CN109755119A - 形成集成电路的方法 - Google Patents

形成集成电路的方法 Download PDF

Info

Publication number
CN109755119A
CN109755119A CN201810457817.XA CN201810457817A CN109755119A CN 109755119 A CN109755119 A CN 109755119A CN 201810457817 A CN201810457817 A CN 201810457817A CN 109755119 A CN109755119 A CN 109755119A
Authority
CN
China
Prior art keywords
layer
gate
dielectric
dopant
workpiece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810457817.XA
Other languages
English (en)
Other versions
CN109755119B (zh
Inventor
程仲良
陈彦羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109755119A publication Critical patent/CN109755119A/zh
Application granted granted Critical
Publication of CN109755119B publication Critical patent/CN109755119B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请提供了具有栅极结构的集成电路和形成该集成电路的方法的实例。在一些实例中，接收工件，该工件包括具有沟道区域的衬底。在沟道区域上形成栅极电介质，在栅极电介质上形成含有掺杂剂的层。将工件退火，以将掺杂剂转移到栅极电介质，以及在退火后去除层。在一些这样的实例中，在去除层之后，在栅极电介质上形成功函数层，以及在功函数层上形成填充材料以形成栅极结构。本发明还提供了形成集成电路的各种方法。

Description

形成集成电路的方法
技术领域
本发明涉及半导体领域，并且更具体地，涉及形成集成电路的方法。
背景技术
半导体集成电路(IC)工业已经经历了快速发展。在IC演进过程中，功能密度(即，单位芯片面积中的互连器件的数量)通常增大了，而几何尺寸(即，使用制造工艺可形成的最小组件(或线))减小了。这种按比例缩小工艺通常通过增加产量效率和降低相关成本来提供很多益处。然而，这种按比例缩小也伴随着增加了设计和制造包含这些IC的器件的复杂性。制造业的平行进步使得越来越复杂的设计制造得精确可靠。
例如，已经对集成电路中的晶体管的栅极结构进行了发展。在高层级上，栅极结构可以包括导体和将导体与晶体管的沟道区域分隔开的栅极电介质。关于栅极导体，现在的发展允许在栅极导体中使用多层金属作为多晶硅的替代物。由于多晶硅的增强的耐热性和易加工性，多晶硅曾代替金属作为栅极导体，然而金属又一次部分地代替了多晶硅，原因是金属的导电性更高。在一个实例中，含金属的栅极导体包括含有多个功函数金属层和低电阻金属填充层的多个层。
关于电介质，在一些应用中，氧化硅是合适的栅极电介质材料。然而，随着栅极电介质变得更薄，电荷载流子可以隧穿电介质并从栅极导体进入到沟道区域。为了解决这个问题，高k电介质和其它栅极电介质正在追求提供与具有较厚电介质层的氧化硅相同或更好的性能。
发明内容
根据本发明的实施例，提供了一种形成集成电路的方法，包括：接收工件，工件包括具有沟道区域的衬底；在沟道区域上形成的栅极电介质；在栅极电介质上形成含有掺杂剂的层；将工件退火以将掺杂剂转移到栅极电介质；以及在退火后去除层。
根据本发明的实施例，还提供了一种形成集成电路的方法，包括：接收衬底，衬底具有：一对源极/漏极部件；在一对源极/漏极部件之间的沟道区域；以及在沟道区域上的伪栅极结构；去除伪栅极结构以在沟道区域上方限定沟槽；在沟道区域上的沟槽内形成高k栅极电介质；在高k栅极电介质上形成含氟的层；执行热处理以将氟从层转移到高k栅极电介质；以及在执行热处理之后去除层。
根据本发明的实施例，还提供了一种形成集成电路的方法，包括：在衬底上沉积栅极电介质；在栅极电介质上沉积含氟化钨的牺牲层；执行退火工艺以将氟从牺牲层转移到栅极电介质；去除牺牲层；以及在去除牺牲层之后，形成包括具有氟的栅极电介质的栅极结构。
附图说明
当结合附图进行阅读时，从以下详细描述可更好地理解本发明。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1A和图1B是根据本发明的各个实施例的形成具有掺杂栅极电介质的半导体器件的方法的流程图。
图2至图10是根据本发明的各个实施例的经历制造方法的实例性半导体工件的一部分的截面图。
图11是根据本发明各个实施例的具有掺杂栅极电介质的工件的立体图。
具体实施方式
以下公开内容提供了许多不同的实施例或实例以实现本发明的不同特征。以下将描述组件和布置的具体实例以简化本发明。当然，这些仅仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。而且，本发明在各个实例中可以重复参考数字和/或字母。该重复仅是为了简明和清楚，其自身并不指定超出所指的范围的各个实施例和/或配置之间的关系。
此外，以下本发明中一个部件形成在另一个部件上、连接和/或联接至另一部件可以包括部件以直接接触的方式形成的实施例，并且也可以包括形成插入在部件之间的额外的部件，从而使得部件可以不直接接触的实施例。而且，为了便于理解本发明的一个部件与另一部件的关系，使用例如“下部”、“上部”、“水平”、“垂直”、“在...之上”、“在...上方”、“在...之下”、“在...下方”、“上”、“下”、“顶部”、“底部”等以及它们的派生词(例如，“水平地”、“向下地”、“向上地”等)空间相对术语。空间相对术语旨在覆盖包括部件的器件的不同方位。
在最基本的情况下，晶体管可以包括掺杂半导体材料以形成被沟道区域分隔开的源极/漏极部件。栅极结构设置在沟道区域上并包括栅极电极和将栅极电极与沟道区域分隔开的栅极电介质。尽管可以使用任何合适的栅极电介质，但是本发明的许多实例使用高k电介质来减小泄漏电流、降低阈值电压和/或优化晶体管的操作。
在它们的沉积形式中，一些高k电介质材料在与沟道区的界面处以及在与栅极电极的层的界面处可能具有高度的界面缺陷。这些缺陷可能会导致器件性能的变化，并使器件更容易出现如时间依赖性电介质击穿(TDDB)的故障。因为使用时，随着时间的推移，TDDB增加了隧穿栅极电介质的载流子。TDDB通常由电介质材料内部形成的导电路径所导致，这减小了电介质的有效厚度。当然，TDDB只是由于栅极电介质而可能发生的一种类型的器件故障。此外，一些高k电介质材料对随后的栅极制造工艺(例如在栅极电介质上沉积含金属层)期间施加的热敏感。
为了解决这些问题和其它问题，本发明的一些实例沉积高k电介质材料并随后用氟或其它掺杂剂掺杂高k材料以钝化高k材料。该钝化工艺可以减少界面缺陷、减小TDDB、增加热稳定性和/或改善高k电介质的性能。已经确定，可以通过在高k电介质上沉积含金属和掺杂剂的牺牲层并退火以将掺杂剂转移到高k材料来增加高k电介质中的掺杂剂的量。因此，一些实例提供了一种方法：沉积高k电介质材料层、在高k电介质材料层上沉积一个或多个覆盖层、沉积含金属和掺杂剂的层、对该结构进行退火以将掺杂剂引入到高k电介质材料层、随后去除含金属和掺杂剂的层。
在一些实施例中，即使沟道尺寸(以及通过扩展栅极尺寸)变化，这个技术也提供更大的一致性。例如，尽管栅极尺寸不同，但是长沟道和短沟道器件仍然可以提供与在电介质层上共形形成的牺牲层时相同的掺杂(例如，与器件类型之间的配置可能不同的填充金属相反)。此外，通过由固体前驱物驱入来引入钝化组件(例如氟)，一些实施例避免了由热或蒸气退火引入钝化组件所导致的变化。此外，通过牺牲层引入掺杂剂允许在退火之后去除掺杂源。在一些实施例中，在形成功函数层之前执行掺杂剂驱入，从而降低掺杂剂与可能影响阈值电压调整的功函数金属(例如Al)之间的相互作用。通过这些机制和其它机制，这些实例性实施例可以由此提供改进的器件性能和可靠性。然而，除非另有说明，否则不需要任何实施例来提供任何特定的优点。
在图1A至图10中描述了晶体管、它们的栅极结构及其形成方法的实例。在这方面，图1A和图1B是根据本发明的各个实施例的具有掺杂栅极电介质的诸如工件200的半导体器件的形成方法100的流程图。在方法100之前、期间和之后可提供附加步骤，并且该方法100的其它实施例中可替换或删除所描述的一些步骤。图2至图10是根据本发明的各个实施例的经历制造方法100的实例性半导体工件200的一部分的截面图。为了清楚和更好地示出本发明的概念而简化了图2至图10。附加部件可以增加到工件200中，并且对于工件200的其它实施例来说，可以替换或删除以下描述的一些部件。半导体工件200可以包括场效应晶体管(FET)。
在各个实施例中，工件200包括平面器件或鳍式场效应晶体管(FinFET)器件。可以将FinFET设想为平面器件，其从衬底突出并进入栅极。实例性的FinFET被制造为具有从衬底向上延伸的薄“鳍”(或鳍结构)。在该垂直鳍中形成FET的沟道区域，并且在鳍的沟道区域上方(例如环绕)提供栅极。将栅极围绕鳍增加了沟道区域和栅极之间的接触面积，并允许栅极从多个侧面控制沟道。因此，在FinFET实例中，以下描述的栅极结构形成为接合从半导体衬底延伸的鳍元件(例如，诸如硅和/或硅-锗鳍的半导体鳍)的多个侧面。所示的工件200不将实施例限制为任何类型的器件、任何数量的器件、任何数量的区域或者结构或区域的任何配置。此外，工件200可以是在IC或其部分的处理期间制造的中间器件，IC或其部分可以包括静态随机存取存储器(SRAM)和/或其它逻辑电路，诸如电阻器、电容器和电感器的无源组件，以及诸如n型FET(NFET)、p型FET(PFET)、FinFET、金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧化物半导体(CMOS)晶体管、双极晶体管、高压晶体管、高频晶体管、其它存储器单元的有源组件及其组合。
参照图1A的方框102和图2，提供了工件200。工件包括衬底202，在衬底202上形成其它部件。在各个实例中，衬底202包括诸如晶体结构的硅或锗的元素(单元素)半导体；诸如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟的化合物半导体；诸如SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP的合金半导体；诸如钠钙玻璃、熔融二氧化硅、熔融石英和/或氟化钙(CaF2)的非半导体材料；和/或其组合。
衬底202可以是均匀组分，或者可以包括各种层。这些层可具有相似或不同的组分，并且在各个实施例中，一些衬底层具有不均匀的组分以引起器件应变并由此调整器件性能。层叠衬底的实例包括绝缘体上硅(SOI)衬底202。在一些这样的实例中，衬底202的层可以包括诸如半导体氧化物、半导体氮化物、半导体氮氧化物、半导体碳化物和/或其它合适绝缘材料的绝缘体。
衬底202可以包括从衬底202的剩余部分延伸的鳍，在鳍上和周围形成如下描述的栅极结构。相应地，图2的截面图可以穿过衬底202的鳍截取，并且在所示截面之外的衬底202的顶面可以低于在截面区域中的衬底202的顶面。鳍包括半导体材料并且适合于在其上形成FinFET器件，诸如p型FinFET或者n型FinFET。可以使用诸如外延生长以添加材料和/或蚀刻以去除材料的任何合适的工艺，来将鳍制造为从衬底的剩余部分延伸。
衬底202包括掺杂有源区域204以形成工件200的各个操作部件。在FinFET的实例中，有源区域204包括至少一些鳍。各个掺杂区域可以在有源区域中形成，诸如源极/漏极部件和沟道区域。然而，在一些实例中，在接收衬底202时尚未形成掺杂区域(诸如源极/漏极部件)。
工件200可以通过栅极替换或前栅极工艺形成。在栅极替换工艺中，首先在衬底202上形成伪栅极结构206，随后用如下方框104至128所描述的功能栅极替代。在前栅极工艺中，可以省略方框104至110，方法100可以直接进行以在衬底202上形成栅极电介质层(例如，方框112)和随后的层(例如方框114至128)，并且图案化这些层以形成功能栅极结构。
在栅极替换的实例中，参照图1A的方框104和图2，伪栅极结构206在衬底202上形成并在一些制造工艺期间用作预留位置。伪栅极结构206的元件随后被去除并用功能元件替换。当功能元件的材料(例如栅极电极材料、栅极电介质层材料、界面层等)可能被诸如退火的一些制造工艺损坏时可以采用此实例。在各个实例中，伪栅极结构206包括设置在有源区域204上的界面层208、设置在界面层208上的栅极电介质层210以及设置在栅极电介质层210上的伪电极212。
界面层208可以包括界面材料，诸如半导体氧化物、半导体氮化物、半导体氮氧化物、其它半导体电介质、其它合适的界面材料和/或其组合。可使用包括热生长、原子层沉积(ALD)、化学汽相沉积(CVD)、高密度等离子体CVD(HDP-CVD)、物理汽相沉积(PVD)、旋涂沉积和/或其它合适的沉积工艺任何适当的工艺，将界面层208形成为任何合适的厚度。
栅极电介质层210可以形成在界面层208上，或者可以直接形成在衬底202的有源区域204上。栅极电介质层210可以是预留位置材料，或者可以是最终的栅极电介质本身。因此，在一些实施例中，栅极电介质层210是预留位置电介质层，其在去除伪电极212时随后被去除并且在所得沟槽中形成另一栅极电介质层(例如，图4的层402)。在一些实施例中，栅极电介质层210是用于最终工件200的栅极电介质层并且不被替换。换句话说，在这样的实施例中，栅极电介质层210是与如下讨论的栅极电介质402相同的层，并且在栅极电介质层210上执行如下所述的钝化工艺。
栅极电介质层210可以包括一种或多种电介质材料，其通常通过它们相对于二氧化硅的介电常数来表征。在一些实施例中，栅极电介质层210包括高k电介质材料，诸如HfLaO、HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、氧化锆、氧化铝、二氧化铪-氧化铝(HfO2-Al2O3)合金、其它合适的高k电介质材料、和/或其组合。此外或可选地，栅极电介质层210可包括其它电介质，诸如半导体氧化物、半导体氮化物、半导体氮氧化物、半导体碳化物、非晶碳、正硅酸乙酯(TEOS)、其它合适的电介质材料和/或它们的组合。在栅极电介质层210是预留位置的实例中，其可以包括多晶硅和/或电介质材料。可以使用包括ALD、CVD、HDP-CVD、PVD和/或其它合适的沉积工艺的任何合适工艺，将栅极电介质层210形成为任何合适的厚度。
在栅极电介质层210上形成伪电极212。如上所述，伪电极212和/或栅极电介质层210可以是预留位置。预留位置的伪电极212可以包括多晶硅、电介质材料和/或其它合适的材料。可以使用包括ALD、CVD、HDP-CVD、PVD和/或其它合适的沉积工艺的任何合适工艺，将伪电极212形成为任何合适的厚度。
仍参考方框104，在伪栅极结构206的侧壁上形成栅极间隔件214。如下所述，当伪栅极结构206的元件被去除时，栅极间隔件214的内侧壁限定沟槽。栅极间隔件214可以包括半导体氧化物、半导体氮化物、半导体氮氧化物、其它半导体电介质、其它合适的电介质材料和/或其组合的一个或多个层。栅极间隔件214的材料可以选择为具有的蚀刻剂灵敏度与伪栅极结构(例如，伪电极、栅极电介质层210、界面层208等)的材料不同。在一个实例中，栅极间隔件214形成为包括在氧化硅层上的氮化硅层上设置的氧化硅层。可以使用包括CVD、ALD、PVD和/或其它合适的沉积技术的任何合适的工艺，将栅极间隔件214形成为任何合适的厚度。
参考图1A的方框106，源极/漏极部件216可以形成在有源区域204中，源极/漏极部件216之间设置有沟道区域218。在一些实例中，在衬底202的有源区域204上执行蚀刻工艺以创建凹槽，在凹槽中形成源极/漏极部件216。蚀刻工艺可以使用任何合适的蚀刻方法进行，诸如湿法蚀刻、干法蚀刻、反应离子蚀刻(RIE)、灰化和/或其它蚀刻方法，并且可以使用任何合适的蚀刻化学剂。可以选择蚀刻方法和蚀刻化学剂以避免显著蚀刻栅极间隔件214、伪栅极结构206以及栅极结构正下方的有源区域部分(即沟道区域218)。
可以在工件200上执行外延工艺以在凹槽内生长源极/漏极部件216。在各个实例中，外延工艺包括CVD沉积技术(例如汽相外延(VPE)和/或超高真空CVD(UHV-CVD))、分子束外延和/或其它合适的工艺。外延工艺可以使用气体和/或液体前驱物，其与衬底202的组件(例如硅)相互作用以形成源极/漏极部件216。所得到的源极/漏极部件216可以原位掺杂以包括诸如硼或BF2的p型掺杂剂；诸如磷或砷的n型掺杂剂；和/或包括其组合的其它合适的掺杂剂。此外或可选地，在形成源极/漏极部件216之后，可以使用注入工艺(即，结注入工艺)来对源极/漏极部件216进行掺杂。一旦引入掺杂剂，可以执行诸如快速热退火(RTA)和/或激光退火工艺的掺杂剂活化工艺以激活源极/漏极部件216内的掺杂剂。
参照图1A的方框108和图2，在衬底202上形成层间电介质(ILD)层220。ILD层220可以是支持和隔离多级电互连结构的导电迹线的多个这样的层中的第一层，多级电互连结构将诸如源极/漏极部件216和最终栅极电极的工件200的元件电互连。ILD层220可以包括电介质材料(例如，半导体氧化物、半导体氮化物、半导体氮氧化物、半导体碳化物等)、旋涂玻璃(SOG)、氟掺杂硅酸盐玻璃(FSG)、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、(加利福尼亚州的圣克拉拉的应用材料公司)、干凝胶、气凝胶、非晶氟化碳、聚对二甲苯、BCB、(密歇根州米特兰的陶氏化学公司)及其组合。ILD层220可以通过包括CVD、等离子体增强CVD(PECVD)、PVD、旋涂沉积和/或其它合适工艺的任何合适的工艺来形成。
在一些实施例中，沉积ILD层220，随后执行诸如化学机械抛光/平坦化(CMP)的平坦化工艺以暴露伪栅极结构206的顶面。在一个实施例中，工件200还包括在ILD层220下方的蚀刻停止层(未示出)，并且蚀刻停止层可以包括氮化硅、氧化硅、氮氧化硅和/或其它材料。蚀刻停止层可以被称为接触蚀刻停止层(CESL)。
参照图1A的方框110和图3，去除伪栅极结构206，由此创建沟槽302。此外，该步骤表示包括栅极替换工艺的方法100的实施例。
在各个实施例中，栅极替换工艺去除伪电极212、栅极电介质层210和/或界面层208。因此，在图3所示的实施例中，在沟槽302中去除伪电极212、栅极电介质层210和/或界面层208。在其它实施例中，栅极电介质层210和/或界面层208可以保留在沟槽302内并且在它们上形成之后的层。剩余的栅极隔离件214限定去除了伪栅极结构206的栅极沟槽302。
参照图1A的方框112和图4，在沟道区域218上形成栅极电介质层402。如上所述，在预留位置的栅极电介质层210被去除的栅极替换工艺中，可以在由去除预留位置的伪栅极结构206而限定的沟槽302中沉积栅极电介质层402。在保留栅极电介质层210(即使去除伪电极212)的前栅极实例和栅极替换实例中，栅极电介质层402可与图2的栅极电介质层210基本相同。因此，在一些实施例中，栅极电介质层402由栅极电介质层210提供。
形成栅极电介质层402可以包括在沉积栅极电介质层402之前，在沟槽302内的沟道区域218上方形成界面层404。界面层404可以包括电介质材料，诸如半导体氧化物、半导体氮化物、半导体氮氧化物、其它半导体电介质、其它合适的界面材料和/或其组合。可以使用包括热生长、ALD、CVD、HDP-CVD、PVD、旋涂沉积和/或其它合适的沉积工艺的任何合适工艺，将界面层404形成为任何合适的厚度。在替代实施例中，省略了界面层404。
使用图4的实例，在界面层404上方沉积栅极电介质层402。在一些实施例中，栅极电介质层402沿着界面层404水平延伸并且沿着栅极沟槽302的侧壁表面垂直延伸。栅极电介质层402也可以沿着ILD层220的顶面水平延伸。在另一个实施例中，栅极电介质层402不在栅极间隔件214的侧壁垂直向上延伸，而是成形为类似于上述的栅极电介质层210。栅极电介质层402可以包括高k电介质材料，诸如HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、氧化锆、氧化铝、二氧化铪-氧化铝(HfO2-Al2O3)合金、其它合适的金属氧化物、或其组合。栅极电介质层402可以通过ALD和/或其它合适的方法形成。
如所形成的，栅极电介质层402可具有诸如由电介质材料中的氧空位提供的缺陷密度。这些缺陷可能导致阈值电压变化，并可能损害器件的可靠性。钝化这些空位是可以期望的，如下进一步详细讨论的。在一些实施例中，栅极电介质层的钝化是通过将来自上方牺牲层的原子(例如，氟)驱入到栅极电介质以填充空位来执行的。
在一些实施例中，方法100包括在栅极电介质层402上方形成包括诸如覆盖层的一个或多个保护层。参照图1A的方框114和图5，在栅极电介质层402上沉积第一覆盖层502。第一覆盖层502可以包括金属、金属氧化物、金属氮化物、金属氧氮化物、金属碳化物、另一金属化合物、诸如半导体氧化物、半导体氮化物、半导体氮氧化物、半导体碳化物、其它半导体电介质、和/或其组合的电介质材料。可以使用包括ALD、CVD和/或其它合适的沉积工艺的任何合适的工艺，将第一覆盖层502形成为任何合适的厚度。在各个实例中，第一覆盖层502包括通过ALD沉积的厚度在大约10埃至大约30埃之间的TiN。在各个实例中，第一覆盖层502包括通过ALD沉积的厚度在大约10埃至大约30埃之间的TiSiN。第一覆盖层502可以基本共形地沉积并且可以在沟槽302内沿着栅极电介质层402的垂直侧面延伸。
参照图1A的方框116和图5，在第一覆盖层502上沉积第二覆盖层504。第二覆盖层504可以包括金属、金属氧化物、金属氮化物、金属氧氮化物、金属碳化物、另一金属化合物、诸如半导体氧化物、半导体氮化物、半导体氮氧化物、半导体碳化物、其它半导体电介质、和/或其组合的电介质材料。可以使用包括ALD、CVD和/或其它合适的沉积工艺的任何合适的工艺，将第二覆盖层504形成为任何合适的厚度。在各个实例中，第二覆盖层504包括通过ALD沉积的厚度在大约10埃至大约30埃之间的TaN。第二覆盖层504可以基本共形地沉积并且可以在沟槽内沿着第一覆盖层502的垂直侧面延伸。
参照图1B的方框118和图5，在栅极电介质层402和/或覆盖层502和504上方形成一个或多个含掺杂剂的牺牲层。(一个或多个)牺牲层可以是牺牲性的，因为随后从工件200去除该(一个或多个)层。
在一些实施例中，方框118包括形成第一牺牲层506，第一牺牲层506含有待引入到栅极电介质层402中的掺杂剂。在一些这样的实施例中，掺杂剂包括氟，并且第一牺牲层具有包含金属和氟(MxFy)的组分，也被称为金属氟化物组分。金属氟化组分的合适金属包括但不限于钨、铝、钛、钽和/或其它金属。因此，在一个实施例中，第一牺牲层包括氟化钨(WF6)。在一个实施例中，第一牺牲层506是AlF3层。在一个实施例中，第一牺牲层506是TaF5层。在一个实施例中，第一牺牲层506是TiF4层。第一牺牲层506可以通过ALD、CVD和/或其它合适的工艺形成。在一个实施例中，使用ALD工艺，在约300℃至约350℃之间的沉积温度下，在约5托(Torr)至约10托之间的压力下，使用WF6和SiH4前驱物，来形成第一牺牲层506以沉积氟化钨。
也可以通过沉积含金属层并用含掺杂剂的气体处理该沉积层以引入掺杂剂来形成第一牺牲层502。在一些实施例中，使用ALD工艺，在约400℃至约450℃之间的沉积温度下，在约5托至约30托之间的压力下，使用TiCl4和NH3或TEAL(Al2(C2H5)6)前驱物，通过沉积TiN和/或TiAlC形成第一牺牲层502。然后通过在约30℃至约90℃之间的温度下对NH3和NF3处理约10秒至约200秒之间的时间随后在约200℃至约400℃之间的温度下对第一牺牲层退火，来将氟引入到第一牺牲层502中。
包括金属氟化物组分的第一牺牲层506的厚度可以在约10埃至约20埃之间。在一些实施例中，第一牺牲层506的厚度和/或其中的掺杂剂的量选择为向栅极电介质层402提供合适量的掺杂剂。
在一些实施例中，方框118包括在第一牺牲层506上方形成第二牺牲层508。第二牺牲层508可以是阻挡层，并且可以包括金属、金属氧化物、金属氮化物、金属氧氮化物、金属碳化物、另一种金属化合物、半导体电介质和/或其组合。在各个实施例中，第二牺牲层508包括TiN、SiN和/或AlN。第二牺牲层508可以通过ALD、CVD和/或其它合适的工艺形成。在一个实施例中，使用ALD工艺，在约400℃至约450℃之间沉积温度下，在约5托至约30托之间的压力下，使用TiCl4和NH3前驱物，来形成第二牺牲层508以沉积TiN。第二牺牲层的厚度可以在大约10埃至15埃之间。在其它实施例中，省略了第二牺牲层508。
方法100的钝化工艺可以在工件200上的所有器件上或其子集上执行。例如，在一些实施例中，第一牺牲层506和第二牺牲层508仅形成在器件的子集上(例如，仅在NFET器件上)，使得钝化掺杂剂仅引入到子集器件的栅极结构。
在沉积第一覆盖层502、第二覆盖层504、第一牺牲层506和/或第二牺牲层508中的一个或多个之后，可以执行平坦化工艺(或沉积步骤之间的多个工艺)，其从栅极电介质层402的顶面去除层，同时在栅极沟槽302内保留第一覆盖层502、第二覆盖层504、第一牺牲层506和/或第二牺牲层508。
参照图1B的方框120和图6，执行高温处理。高温处理是将衬底暴露在比室温高的温度下的处理，足以导致原子从所形成层中一个层迁移或移动到另一层。高温处理能将元素从叠层上的某些层驱入到包括栅极电介质层的下层中。在一个实施例中，来自第一牺牲层506的掺杂剂(例如，在诸如氟化钨层的金属氟化物层的情况下为氟)被驱入到栅极电介质层402中。值得注意的是，在第一牺牲层506通过中间层(例如，第一覆盖层502和/或第二覆盖层504)与栅极电介质层402分隔开的情况下，高温处理被配置为驱使掺杂剂穿过中间层并进入栅极电介质层402。在一个实施例中，在高温处理期间还将另一掺杂剂(例如，氮)从第一牺牲层506、第二牺牲层508或所在环境中的一个驱入。掺杂剂(例如，氟和/或氮)可以用于钝化栅极电介质层402，由此减少氧空位。
高温处理可以是热退火(例如，快速热退火)，并且可以在任何合适的温度下进行任何合适的持续时间。在各个这样的实施例中，快速热退火在约550℃至约600℃之间的温度下执行约10秒至约50秒。可以在真空环境中提供退火工艺。在另一个实施例中，可以在氮气环境中提供退火工艺。可以选择退火工艺的参数(例如，温度、持续时间等)以提供掺杂剂到栅极电介质层402的适当移动。
参照图6的实例，为衬底202提供退火条件602(例如，热)。如图6所示的位移，来自第一牺牲层506的掺杂剂从第一牺牲层506被驱入至栅极电介质层402。因此，退火602之后，栅极电介质层402的组分包括掺杂剂。掺杂剂可以填充在所沉积的栅极电介质层402内提供的空位中。栅极电介质层402中的掺杂剂的最终量可以取决于第一牺牲层506的厚度和/或组成以及退火工艺的参数。以此方式，栅极电介质层402可具有比使用永久性掺杂剂源(与牺牲层相反)或其它注入工艺可实现的更高的掺杂剂浓度，并且在一些这样的实施例中，栅极电介质层402中掺杂剂的量可以达到或超过4原子百分比。在退火条件602之前和之后，栅极电介质层402的厚度可以基本保持不变。在一些实施例中，其它掺杂剂从层506和/或508和/或周围退火环境中的一个或多个转移到栅极电介质层402中。
参照图1B的方框122和图7，去除牺牲层(例如，牺牲层506和508)。可以通过湿法蚀刻、干法蚀刻、RIE和/或使用任何合适的蚀刻化学剂的其它合适的蚀刻技术来去除牺牲层。在一些实例中，选择蚀刻技术和蚀刻剂以避免栅极电介质层210和/或覆盖层502和504的实质性蚀刻。在一些这样的实例中，通过使用磷酸和过氧化物溶液(H3PO4/H2O2/H2O)约50秒至约100秒的湿法蚀刻去除牺牲层506和/或508。
参考图1B的方框124和图8，在栅极电介质层210上和/或在其上形成的任何覆盖层(例如，层502和504)上形成一个或多个功函数(WF)金属层(统称为层802)。例如，在各个实施例中，形成两个至六个金属功函数层。然而，任何数量的功函数层都被理解为在所讨论的范围内。在一个实施例中，在去除牺牲层(例如，上述的层506和508)之后，方法100将WF层802沉积在栅极沟槽的底部和侧壁上方。WF层802沉积在栅极电介质层402上方并且部分地填充栅极沟槽。
取决于在工件200上形成的器件的类型，WF层802可以包括n型或p型功函数层。用于n型功函数层的合适材料包括具有足够低的有效功函数的金属，该金属选自但不限于钛(Ti)、铝(Al)、碳化钽(TaC)、碳氮化钽(TaCN)、氮硅化钽(TaSiN)、或它们的组合的组。用于p型功函数层的合适材料包括具有足够大的有效功函数的金属，该金属选自但不限于氮化钛(TiN)、氮化钽(TaN)、钌(Ru)、钼(Mo)、钨(W)、铂(Pt)或者它们的组合的组。栅极WF层802可以包括多个层，每个层为所得到的栅极提供合适的n型或p型功函数，并且WF层802的每个层可以具有不同的组分。栅极WF层802可以通过ALD、CVD、PVD和/或其它合适的工艺来沉积。
参考图1B的方框126和图8，填充层(充填层)804沉积在WF层802上。填充层804可以填充留在栅极沟槽302中的任何剩余空间。填充层804可以包括任何合适的导体，包括铝(Al)、钨(W)、钴(Co)、铜(Cu)、其化合物和/或其它合适的材料。填充层804可以通过CVD、PVD、ALD、电镀和/或其它合适的工艺来沉积。此时，与伪栅极结构206组件的不同，栅极结构包含功能性界面层404、栅极电介质层402和电极(例如，WF层802、填充层804和/或其它导电层)，并且具有功能组件的栅极结构被指定为功能栅极结构806。
参照图1B的方框128和图9，执行CMP工艺，去除栅极沟槽外部的过量金属材料并使工件200的顶面平坦化。结果，填充层804的顶面可以与ILD层220的表面基本共面。
参照图1B的方框130和图10，形成连接件。在一些这样的实例中，这包括光刻工艺以选择性地暴露部分ILD层以进行蚀刻。然后蚀刻ILD层220以暴露源极/漏极部件216，并且源极/漏极接触件的第一部分1002A形成在延伸穿过ILD层220的凹槽内并且电连接至源极/漏极部件216中的至少一个。可以执行CMP工艺以平坦化源极/漏极接触件的第一部分1002A。
第二ILD层1004可以沉积在第一ILD层220上。可使用另一光刻工艺来选择性地暴露部分第二ILD层1004以进行蚀刻。第二ILD层1004可以包括与ILD层220的电介质材料相似的电介质材料，并且可以通过旋涂工艺、PECVD工艺、CVD工艺和/或其它合适的沉积技术来沉积。然后蚀刻第二ILD层1004以暴露源极/漏极接触件的第一部分1002A和功能栅极结构806的顶面。源极/漏极接触件的第二部分1002B形成为延伸穿过第二ILD层1004并电连接到第一部分1002A。栅极接触件1006形成为延伸穿过第二ILD层1004并电连接到功能栅极结构806(例如，填充层804、WF层802、第一覆盖层502、第二覆盖层504等)。可以执行CMP工艺以平坦化源极/漏极接触件的第二部分1002B和栅极接触件1006。
在一个实施例中，源极/漏极接触件的第一部分1002A和第二部分1002B以及栅极接触件1006均包括阻挡层和在阻挡层上方的金属通孔层。阻挡层可以包括钽(Ta)、氮化钽(TaN)或另一种合适的金属扩散阻挡材料，并且可以使用CVD、PVD、ALD或其它合适的工艺来沉积。金属通孔层可以包括导电材料，诸如铜(Cu)、铝(Al)、钨(W)、钴(Co)、及其组合和/或其它合适材料；并且可以使用合适工艺来沉积，诸如CVD、PVD、电镀和/或其它合适工艺。
参考图1B的方框132，可以提供工件200用于进一步的制造工艺。
在图11的上下文中更详细地示出了上面的一些实例。在这方面，图11是根据本发明的各个实施例的具有掺杂栅极电介质的工件1100的立体图。工件1100在许多方面可以基本上类似于图2至图10的工件200，并且图2至图10的相应截面通过标记1102指示。
工件1100包括基本如上所述的衬底202，衬底202上形成有一个或多个器件鳍1104。
器件鳍1104表示任何突出部件，虽然所示的实施例包括FinFET器件鳍1104，但其它实施例包括形成在衬底202上的其他突出有源和无源器件。在一些实施例中，FinFET器件鳍1104包括有源区域204，有源区域204包含基本如上所述的由沟道区域218分隔开的一对相对的源极/漏极部件216。通过施加于与沟道区域218相邻且包裹沟道区域218的栅极结构806的电压，来控制载流子(n沟道FinFET的电子以及p沟道FinFET的空穴)穿过沟道区域218的流动。栅极结构806可以如在图1A至图10的上下文中描述的那样形成，并且可以包括含有诸如氟的掺杂剂的高k栅极电介质。然而，为了清楚起见，栅极结构806的单个元件由单一合并形状表示，并且栅极结构806示为半透明以更好地示出下面的沟道区域218。
器件鳍1104的下部分由诸如浅沟槽隔离部件的隔离部件1106分隔开，隔离部件1106可以包括诸如半导体氧化物、半导体氮化物、半导体氮氧化物、另一半导体电介质和/或其它合适材料及其组合的电介质。器件鳍1104的上部由ILD层220分隔开，ILD层220可以基本上如上所述。ILD层220示出为半透明以更好地示出下面的元件。
因此，本发明提供了具有栅极结构的集成电路以及用于形成集成电路的方法的实例。在一些实施例中，方法包括：接收工件，工件包括具有沟道区域的衬底。在沟道区域上形成的栅极电介质，并且在栅极电介质上形成含有掺杂剂的层。将工件退火以将掺杂剂转移到栅极电介质；以及在退火后去除层。在一些这样的实施例中，在去除层之后，在栅极电介质上形成功函数层；以及在功函数层上形成填充材料。在一些这样的实施例中，在栅极电介质上形成第一覆盖层，使得含有掺杂剂的层形成在第一覆盖层上，并且工件的退火使掺杂剂转移通过第一覆盖层。在一些实施例中，在第一覆盖层上形成第二覆盖层，使得含有掺杂剂的层形成在第二覆盖层上，并且工件的退火进一步使掺杂剂转移通过第二覆盖层。在一些这样的实施例中，在将工件退火之前，在含有掺杂剂的层上形成阻挡层。在一些这样的实施例中，在沟道区域上形成伪栅极结构；在伪栅极结构的侧面上形成栅极间隔件。去除伪栅极结构，使得在栅极间隔件之间限定沟槽，并且栅极电介质的形成使栅极电介质形成在沟槽内。在一些这样的实施例中，工件包括设置在衬底上的层间电介质；以及在退火期间，栅极电介质直接设置在层间电介质的顶面上。在一些这样的实施例中，掺杂剂包括氟，并且含有掺杂剂的层还包含选自由钨、铝、钛和钽组成的组的金属。在一些这样的实施例中，工件的退火包括在约550℃至约600℃之间的温度下执行快速热退火。在一些这样的实施例中，执行快速热退火约10秒至约50秒。
在进一步的实施例中，方法包括：接收衬底，衬底具有：一对源极/漏极部件；在一对源极/漏极部件之间的沟道区域；以及在沟道区域上的伪栅极结构。去除伪栅极结构以在沟道区域上方限定沟槽；在沟道区域上的沟槽内形成高k栅极电介质。在高k栅极电介质上形成含氟的层，并且执行热处理以将氟从层转移到高k栅极电介质。在执行热处理之后去除层。在一些这样的实施例中，在去除层之后，形成包括高k栅极电介质的栅极结构。在一些这样的实施例中，使用原子层沉积工艺，在约300℃至约350℃之间的沉积温度下，在约5托至约10托之间的压力下，执行形成含氟的层。在一些这样的实施例中，含氟的层的厚度形成在约10至20埃之间。在一些这样的实施例中，在热处理之前，在含氟的层上形成阻挡层。在一些这样的实施例中，阻挡层包括选自由TiN、SiN和AlN组成的组的材料。
在又一实施例中，方法包括：在衬底上沉积栅极电介质以及在栅极电介质上沉积含氟化钨的牺牲层。执行退火工艺以将氟从牺牲层转移到栅极电介质，并且去除牺牲层。然后，形成包括具有氟的栅极电介质的栅极结构。在一些这样的实施例中，具有氟的栅极电介质具有至少4原子百分比的氟浓度。在一些这样的实施例中，在栅极电介质上形成第一覆盖层，使得牺牲层形成在第一覆盖层上，并且执行退火工艺使氟转移通过第一覆盖层。在一些这样的实施例中，在第一覆盖层上形成第二覆盖层，使得牺牲层形成在第二覆盖层上，并且执行退火工艺使氟转移通过第二覆盖层。
根据本发明的实施例，提供了一种形成集成电路的方法，包括：接收工件，工件包括具有沟道区域的衬底；在沟道区域上形成的栅极电介质；在栅极电介质上形成含有掺杂剂的层；将工件退火以将掺杂剂转移到栅极电介质；以及在退火后去除层。
根据本发明的实施例，还包括：在去除层之后：在栅极电介质上形成功函数层；以及在功函数层上形成填充材料。
根据本发明的实施例，还包括在栅极电介质上形成第一覆盖层，使得含有掺杂剂的层形成在第一覆盖层上，并且工件的退火使掺杂剂转移通过第一覆盖层。
根据本发明的实施例，还包括在第一覆盖层上形成第二覆盖层，使得含有掺杂剂的层形成在第二覆盖层上，并且工件的退火进一步使掺杂剂转移通过第二覆盖层。
根据本发明的实施例，还包括在将工件退火之前，在含有掺杂剂的层上形成阻挡层。
根据本发明的实施例，还包括：在沟道区域上形成伪栅极结构；在伪栅极结构的侧面上形成栅极间隔件；以及去除伪栅极结构，使得在栅极间隔件之间限定沟槽，其中，栅极电介质的形成使栅极电介质形成在沟槽内。
根据本发明的实施例，其中：工件包括设置在衬底上的层间电介质；以及在退火期间，栅极电介质直接设置在层间电介质的顶面上。
根据本发明的实施例，掺杂剂包括氟，并且含有掺杂剂的层还包含选自由钨、铝、钛和钽组成的组的金属。
根据本发明的实施例，工件的退火包括在约550℃至约600℃之间的温度下执行快速热退火。
根据本发明的实施例，执行快速热退火约10秒至约50秒。
根据本发明的实施例，提供了一种形成集成电路的方法，包括：接收衬底，衬底具有：一对源极/漏极部件；在一对源极/漏极部件之间的沟道区域；以及在沟道区域上的伪栅极结构；去除伪栅极结构以在沟道区域上方限定沟槽；在沟道区域上的沟槽内形成高k栅极电介质；在高k栅极电介质上形成含氟的层；执行热处理以将氟从层转移到高k栅极电介质；以及在执行热处理之后去除层。
根据本发明的实施例，还包括在去除层之后，形成包括高k栅极电介质的栅极结构。
根据本发明的实施例，使用原子层沉积工艺，在约300℃至约350℃之间的沉积温度下，在约5托至约10托之间的压力下，执行形成含氟的层。
根据本发明的实施例，含氟的层的厚度形成在约10至20埃之间。
根据本发明的实施例，还包括在热处理之前，在含氟的层上形成阻挡层。
根据本发明的实施例，阻挡层包括选自由TiN、SiN和AlN组成的组的材料。
根据本发明的实施例，提供了一种形成集成电路的方法，包括：在衬底上沉积栅极电介质；在栅极电介质上沉积含氟化钨的牺牲层；执行退火工艺以将氟从牺牲层转移到栅极电介质；去除牺牲层；以及在去除牺牲层之后，形成包括具有氟的栅极电介质的栅极结构。
根据本发明的实施例，具有氟的栅极电介质具有至少4原子百分比的氟浓度。
根据本发明的实施例，还包括在栅极电介质上形成第一覆盖层，使得牺牲层形成在第一覆盖层上，并且执行退火工艺使氟转移通过第一覆盖层。
根据本发明的实施例，还包括在第一覆盖层上形成第二覆盖层，使得牺牲层形成在第二覆盖层上，并且执行退火工艺使氟转移通过第二覆盖层。
以上论述了若干实施例的部件，使得本领域的技术人员可以更好地理解本发明的各个实施例。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍的实施例相同的目的和/或实现相同优点的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种形成集成电路的方法，包括：
接收工件，所述工件包括具有沟道区域的衬底；
在所述沟道区域上形成的栅极电介质；
在所述栅极电介质上形成含有掺杂剂的层；
将所述工件退火以将所述掺杂剂转移到所述栅极电介质；以及
在所述退火后去除所述层。
2.根据权利要求1所述的方法，还包括：
在去除所述层之后：
在所述栅极电介质上形成功函数层；以及
在所述功函数层上形成填充材料。
3.根据权利要求1所述的方法，还包括在所述栅极电介质上形成第一覆盖层，使得所述含有掺杂剂的层形成在所述第一覆盖层上，并且所述工件的退火使所述掺杂剂转移通过所述第一覆盖层。
4.根据权利要求3所述的方法，还包括在所述第一覆盖层上形成第二覆盖层，使得所述含有掺杂剂的层形成在所述第二覆盖层上，并且所述工件的退火进一步使所述掺杂剂转移通过所述第二覆盖层。
5.根据权利要求1所述的方法，还包括在将所述工件退火之前，在所述含有掺杂剂的层上形成阻挡层。
6.根据权利要求1所述的方法，还包括：
在所述沟道区域上形成伪栅极结构；
在所述伪栅极结构的侧面上形成栅极间隔件；以及
去除所述伪栅极结构，使得在所述栅极间隔件之间限定沟槽，其中，所述栅极电介质的形成使所述栅极电介质形成在所述沟槽内。
7.根据权利要求1所述的方法，其中：
所述工件包括设置在所述衬底上的层间电介质；以及
在所述退火期间，所述栅极电介质直接设置在所述层间电介质的顶面上。
8.根据权利要求1所述的方法，其中，所述掺杂剂包括氟，并且所述含有掺杂剂的层还包含选自由钨、铝、钛和钽组成的组的金属。
9.一种形成集成电路的方法，包括：
接收衬底，所述衬底具有：
一对源极/漏极部件；
在所述一对源极/漏极部件之间的沟道区域；以及
在所述沟道区域上的伪栅极结构；
去除所述伪栅极结构以在所述沟道区域上方限定沟槽；
在所述沟道区域上的所述沟槽内形成高k栅极电介质；
在所述高k栅极电介质上形成含氟的层；
执行热处理以将氟从所述层转移到所述高k栅极电介质；以及
在执行所述热处理之后去除所述层。
10.一种形成集成电路的方法，包括：
在衬底上沉积栅极电介质；
在所述栅极电介质上沉积含氟化钨的牺牲层；
执行退火工艺以将氟从所述牺牲层转移到所述栅极电介质；
去除所述牺牲层；以及
在去除所述牺牲层之后，形成包括具有氟的栅极电介质的栅极结构。
CN201810457817.XA 2017-11-06 2018-05-14 形成集成电路的方法 Active CN109755119B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/804,575 2017-11-06
US15/804,575 US10522344B2 (en) 2017-11-06 2017-11-06 Integrated circuits with doped gate dielectrics

Publications (2)

Publication Number Publication Date
CN109755119A true CN109755119A (zh) 2019-05-14
CN109755119B CN109755119B (zh) 2021-04-13

Family

ID=66327593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810457817.XA Active CN109755119B (zh) 2017-11-06 2018-05-14 形成集成电路的方法

Country Status (3)

Country Link
US (3) US10522344B2 (zh)
CN (1) CN109755119B (zh)
TW (1) TWI662604B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112563127A (zh) * 2019-09-26 2021-03-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN113314523A (zh) * 2020-02-26 2021-08-27 台湾积体电路制造股份有限公司 半导体器件和制造半导体器件的方法
CN113437065A (zh) * 2020-06-05 2021-09-24 台湾积体电路制造股份有限公司 半导体器件及其形成方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522344B2 (en) 2017-11-06 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuits with doped gate dielectrics
US10629492B2 (en) 2018-04-27 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure having a dielectric gate and methods thereof
US10497571B2 (en) 2018-04-27 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Device having work function metal stack and method of forming the same
US11088036B2 (en) * 2018-07-31 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Atom probe tomography specimen preparation
US10573723B1 (en) * 2018-08-23 2020-02-25 International Business Machines Corporation Vertical transport FETs with asymmetric channel profiles using dipole layers
US10832963B2 (en) * 2018-08-27 2020-11-10 International Business Machines Corporation Forming gate contact over active free of metal recess
US11088029B2 (en) * 2018-09-26 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Gate stack treatment
US10985022B2 (en) * 2018-10-26 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structures having interfacial layers
US11069534B2 (en) * 2018-10-31 2021-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices and semiconductor devices
US11417517B2 (en) * 2019-05-03 2022-08-16 Applied Materials, Inc. Treatments to enhance material structures
US11990548B2 (en) 2019-05-28 2024-05-21 Etron Technology, Inc. Transistor with low leakage currents and manufacturing method thereof
US11329139B2 (en) * 2019-07-17 2022-05-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device with reduced trap defect and method of forming the same
KR20210011748A (ko) * 2019-07-23 2021-02-02 삼성전자주식회사 반도체 소자
US11264478B2 (en) * 2019-10-31 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Transistors with reduced defect and methods forming same
DE102020130401A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Dipolig-gefertigtes high-k-gate-dielektrikum und verfahren zu dessen bildung desselben
US11784052B2 (en) * 2020-05-28 2023-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Dipole-engineered high-k gate dielectric and method forming same
KR102634254B1 (ko) * 2020-11-18 2024-02-05 어플라이드 머티어리얼스, 인코포레이티드 반도체 구조를 형성하는 방법 및 이의 처리 시스템
TWI797507B (zh) * 2020-11-26 2023-04-01 鈺創科技股份有限公司 具有低漏電流的電晶體及其製造方法
US11777014B2 (en) * 2021-01-04 2023-10-03 Taiwan Semiconductor Manufacturing Co., Ltd. Controlled doping in a gate dielectric layer
US11562910B2 (en) * 2021-03-19 2023-01-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for forming thereof
US20230163129A1 (en) * 2021-11-22 2023-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor Gate Structures and Methods of Forming the Same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080254642A1 (en) * 2007-04-16 2008-10-16 United Microelectronics Corp. Method of fabricating gate dielectric layer
CN101728273A (zh) * 2008-10-17 2010-06-09 台湾积体电路制造股份有限公司 半导体元件及其制造方法
US20100197128A1 (en) * 2009-02-04 2010-08-05 Schaeffer James K CMOS Integration with Metal Gate and Doped High-K Oxides
CN102420187A (zh) * 2011-06-07 2012-04-18 上海华力微电子有限公司 一种改善先栅极工艺中高k栅电介质pmos负偏置温度不稳定性效应的方法
CN103681276A (zh) * 2012-09-18 2014-03-26 中芯国际集成电路制造(上海)有限公司 金属栅极、mos晶体管及cmos结构分别的形成方法
US20160086860A1 (en) * 2014-09-24 2016-03-24 Globalfoundries Inc. Methods for making robust replacement metal gates and multi-threshold devices in a soft mask integration scheme
US20160225871A1 (en) * 2015-01-29 2016-08-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with tunable work function
CN106486352A (zh) * 2015-08-31 2017-03-08 中芯国际集成电路制造(上海)有限公司 高k金属栅极结构、鳍式场效应晶体管及其制作方法
CN106653844A (zh) * 2015-11-03 2017-05-10 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6709911B1 (en) * 2003-01-07 2004-03-23 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
US7564108B2 (en) * 2004-12-20 2009-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Nitrogen treatment to improve high-k gate dielectrics
US20070059874A1 (en) * 2005-07-06 2007-03-15 Sematech, Inc. Dual Metal Gate and Method of Manufacture
US7524727B2 (en) * 2005-12-30 2009-04-28 Intel Corporation Gate electrode having a capping layer
US20070190711A1 (en) 2006-02-10 2007-08-16 Luo Tien Y Semiconductor device and method for incorporating a halogen in a dielectric
US20070218663A1 (en) 2006-03-20 2007-09-20 Texas Instruments Inc. Semiconductor device incorporating fluorine into gate dielectric
KR100788361B1 (ko) 2006-12-12 2008-01-02 동부일렉트로닉스 주식회사 모스펫 소자의 형성 방법
US8883597B2 (en) * 2007-07-31 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabrication of a FinFET element
US8202773B2 (en) * 2008-08-29 2012-06-19 Texas Instruments Incorporated Engineered oxygen profile in metal gate electrode and nitrided high-k gate dielectrics structure for high performance PMOS devices
US8487378B2 (en) 2011-01-21 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Non-uniform channel junction-less transistor
US8809962B2 (en) * 2011-08-26 2014-08-19 Globalfoundries Inc. Transistor with reduced parasitic capacitance
US9006092B2 (en) * 2011-11-03 2015-04-14 United Microelectronics Corp. Semiconductor structure having fluoride metal layer and process thereof
US8887106B2 (en) 2011-12-28 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of generating a bias-adjusted layout design of a conductive feature and method of generating a simulation model of a predefined fabrication process
US8552505B1 (en) * 2012-04-12 2013-10-08 GlobalFoundries, Inc. Integrated circuits having improved metal gate structures and methods for fabricating same
US8735240B2 (en) * 2012-04-25 2014-05-27 Globalfoundries Inc. CET and gate current leakage reduction in high-k metal gate electrode structures by heat treatment after diffusion layer removal
US8729634B2 (en) 2012-06-15 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with high mobility and strain channel
US8890264B2 (en) 2012-09-26 2014-11-18 Intel Corporation Non-planar III-V field effect transistors with conformal metal gate electrode and nitrogen doping of gate dielectric interface
US8921181B2 (en) * 2012-12-27 2014-12-30 Intermolecular, Inc. Flourine-stabilized interface
US8826213B1 (en) 2013-03-11 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Parasitic capacitance extraction for FinFETs
US8943455B2 (en) 2013-03-12 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for layout verification for polysilicon cell edge structures in FinFET standard cells
US9263270B2 (en) 2013-06-06 2016-02-16 Globalfoundries Inc. Method of forming a semiconductor device structure employing fluorine doping and according semiconductor device structure
US20150079780A1 (en) * 2013-09-13 2015-03-19 United Microelectronics Corp. Method of forming semiconductor structure
US20150132938A1 (en) * 2013-11-13 2015-05-14 Intermolecular, Inc. Methods and Systems for Forming Reliable Gate Stack on Semiconductors
US9472628B2 (en) * 2014-07-14 2016-10-18 International Business Machines Corporation Heterogeneous source drain region and extension region
US9960053B2 (en) 2015-12-15 2018-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET doping methods and structures thereof
US10522344B2 (en) 2017-11-06 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuits with doped gate dielectrics

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080254642A1 (en) * 2007-04-16 2008-10-16 United Microelectronics Corp. Method of fabricating gate dielectric layer
CN101728273A (zh) * 2008-10-17 2010-06-09 台湾积体电路制造股份有限公司 半导体元件及其制造方法
US20100197128A1 (en) * 2009-02-04 2010-08-05 Schaeffer James K CMOS Integration with Metal Gate and Doped High-K Oxides
CN102420187A (zh) * 2011-06-07 2012-04-18 上海华力微电子有限公司 一种改善先栅极工艺中高k栅电介质pmos负偏置温度不稳定性效应的方法
CN103681276A (zh) * 2012-09-18 2014-03-26 中芯国际集成电路制造(上海)有限公司 金属栅极、mos晶体管及cmos结构分别的形成方法
US20160086860A1 (en) * 2014-09-24 2016-03-24 Globalfoundries Inc. Methods for making robust replacement metal gates and multi-threshold devices in a soft mask integration scheme
US20160225871A1 (en) * 2015-01-29 2016-08-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with tunable work function
CN106486352A (zh) * 2015-08-31 2017-03-08 中芯国际集成电路制造(上海)有限公司 高k金属栅极结构、鳍式场效应晶体管及其制作方法
CN106653844A (zh) * 2015-11-03 2017-05-10 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112563127A (zh) * 2019-09-26 2021-03-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN112563127B (zh) * 2019-09-26 2023-10-31 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN113314523A (zh) * 2020-02-26 2021-08-27 台湾积体电路制造股份有限公司 半导体器件和制造半导体器件的方法
CN113437065A (zh) * 2020-06-05 2021-09-24 台湾积体电路制造股份有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
CN109755119B (zh) 2021-04-13
TWI662604B (zh) 2019-06-11
US20200126789A1 (en) 2020-04-23
US10930495B2 (en) 2021-02-23
US11605537B2 (en) 2023-03-14
US10522344B2 (en) 2019-12-31
US20210175076A1 (en) 2021-06-10
US20190139759A1 (en) 2019-05-09
TW201919113A (zh) 2019-05-16

Similar Documents

Publication Publication Date Title
CN109755119A (zh) 形成集成电路的方法
US11901408B2 (en) Self-aligned contact air gap formation
US10985022B2 (en) Gate structures having interfacial layers
US11189706B2 (en) FinFET structure with airgap and method of forming the same
KR101334465B1 (ko) 개선된 실리사이드 형성 및 연관된 장치
US11476156B2 (en) Semiconductor device structures
US9461110B1 (en) FETs and methods of forming FETs
TWI762159B (zh) 形成半導體電晶體元件之方法與半導體元件
US9136340B2 (en) Doped protection layer for contact formation
TW201724215A (zh) 半導體裝置及其製造方法
CN106206434A (zh) 半导体结构及其制造工艺
TW201729347A (zh) 半導體裝置
TW201703125A (zh) 半導體裝置結構及其製造方法
CN105990405B (zh) 半导体结构及其制造方法
US20220416035A1 (en) Structure and formation method of semiconductor device with backside contact
US20230307523A1 (en) Structure and formation method of semiconductor device with gate stack
CN109309125B (zh) 具有栅极堆叠件的集成电路及集成电路的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant