CN106486352A - 高k金属栅极结构、鳍式场效应晶体管及其制作方法 - Google Patents
高k金属栅极结构、鳍式场效应晶体管及其制作方法 Download PDFInfo
- Publication number
- CN106486352A CN106486352A CN201510547991.XA CN201510547991A CN106486352A CN 106486352 A CN106486352 A CN 106486352A CN 201510547991 A CN201510547991 A CN 201510547991A CN 106486352 A CN106486352 A CN 106486352A
- Authority
- CN
- China
- Prior art keywords
- barrier layer
- ion implantation
- groove
- layer
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 108
- 239000002184 metal Substances 0.000 title claims abstract description 108
- 238000002353 field-effect transistor method Methods 0.000 title description 3
- 238000002360 preparation method Methods 0.000 title description 3
- 230000004888 barrier function Effects 0.000 claims abstract description 137
- 238000005468 ion implantation Methods 0.000 claims abstract description 86
- 238000000034 method Methods 0.000 claims abstract description 64
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 58
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 58
- 239000010937 tungsten Substances 0.000 claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 claims abstract description 42
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 230000005669 field effect Effects 0.000 claims abstract description 21
- 238000010438 heat treatment Methods 0.000 claims abstract description 19
- 239000000463 material Substances 0.000 claims description 34
- 239000002210 silicon-based material Substances 0.000 claims description 27
- 238000002513 implantation Methods 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 9
- 229910008482 TiSiN Inorganic materials 0.000 claims description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 8
- 239000010931 gold Substances 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 8
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 19
- 229910052731 fluorine Inorganic materials 0.000 description 19
- 239000011737 fluorine Substances 0.000 description 19
- -1 silicon ion Chemical class 0.000 description 15
- 230000008569 process Effects 0.000 description 13
- 238000005530 etching Methods 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 10
- 230000007423 decrease Effects 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 238000000137 annealing Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- XRXPBLNWIMLYNO-UHFFFAOYSA-J tetrafluorotungsten Chemical group F[W](F)(F)F XRXPBLNWIMLYNO-UHFFFAOYSA-J 0.000 description 4
- 238000005275 alloying Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 150000003377 silicon compounds Chemical class 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- YZCKVEUIGOORGS-UHFFFAOYSA-N Hydrogen atom Chemical compound [H] YZCKVEUIGOORGS-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
- H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Abstract
一种高K金属栅极结构、鳍式场效应晶体管及其的制作方法。其中，所述高K金属栅极结构的制作方法包括：提供半导体衬底，在第一凹槽内的第一功函数金属层上形成第一阻挡层；在第二凹槽内的第二功函数金属层上形成第二阻挡层；对第一凹槽内的第一阻挡层进行第一硅离子注入；对第二凹槽内的第二阻挡层进行第二硅离子注入；在对第一阻挡层进行第一硅离子注入后，在第一凹槽内填充满第一钨金属栅极；在对第二阻挡层进行第二硅离子注入后，在第二凹槽内填充满第二钨金属栅极；在进行第一硅离子注入和第二硅离子注入后，所述制作方法还包括至少一个热处理步骤。所述制作方法提高晶体管的匹配性能，防止晶体管出现性能失配问题。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种高K金属栅极结构、鳍式场效应晶体管及其制作方法。
背景技术
在传统的MOS晶体管工艺中，通常采用二氧化硅作为栅介质，重掺杂的多晶硅作为栅极材料。随着半导体器件的集成化和微型化的发展，采用材料为二氧化硅的栅介质层和多晶硅的栅极层的MOS器件，出现了漏电量增加和栅极损耗等问题。为解决上述的问题，高K(高介电常数绝缘层)金属栅极(High K Metal Gate，HKMG)工艺成为现在研究的热点，高K金属栅极结构的制作方法广泛应用于当前的半导体工艺制程。
然而，现有制作方法制作的高K金属栅极结构，易导致晶体管的匹配性能下降，即导致晶体管的性能失配问题(Mismatch)。
发明内容
本发明解决的问题是提供一种高K金属栅极结构、鳍式场效应晶体管及其制作方法，以提高晶体管的匹配性能，防止晶体管出现性能失配问题。
为解决上述问题，本发明提供一种高K金属栅极结构的制作方法，包括：
提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域具有第一凹槽，所述第二区域具有第二凹槽，所述第一凹槽内具有第一高K介质层和位于所述第一高K介质层上的第一功函数金属层，所述第二凹槽内具有第二高K介质层和位于所述第二高K介质层上的第二功函数金属层；
在所述第一凹槽内的所述第一功函数金属层上形成第一阻挡层；
在所述第二凹槽内的所述第二功函数金属层上形成第二阻挡层；
对所述第一凹槽内的所述第一阻挡层进行第一硅离子注入；
对所述第二凹槽内的所述第二阻挡层进行第二硅离子注入；
在对所述第一阻挡层进行所述第一硅离子注入后，在所述第一凹槽内填充满第一钨金属栅极；
在对所述第二阻挡层进行所述第二硅离子注入后，在所述第二凹槽内填充满第二钨金属栅极；
在进行所述第一硅离子注入和所述第二硅离子注入后，所述制作方法还包括至少一个热处理步骤。
可选的，第一阻挡层的材料为TiN，所述第二阻挡层的材料为TiN。
可选的，所述第一硅离子注入中，采用的注入剂量为1E13～1E16，采用的注入能量为10eV～3keV；所述第二硅离子注入中，采用的注入剂量为1E13～1E16，采用的注入能量为10eV～3keV。
可选的，所述第一阻挡层的厚度为所述第二阻挡层的厚度为
可选的，所述第一硅离子注入采用无掩膜离子注入；所述第二硅离子注入采用无掩膜离子注入。
为解决上述问题，本发明还提供了一种鳍式场效应晶体管的制作方法，采用如上所述的制作方法制作高K金属栅极结构。
为解决上述问题，本发明还提供了一种高K金属栅极结构，包括：
半导体衬底，所述半导体衬底包括第一区域和第二区域；
所述第一区域具有第一高K介质层和位于第一高K介质层上的第一功函数金属层；
所述第二区域具有第二高K介质层和位于第二高K介质层上的第二功函数金属层；
所述第一功函数金属层上具有第一钨金属栅极；
所述第二功函数金属层上具有第二钨金属栅极；
所述第一功函数金属层和所述第一钨金属栅极之间还具有第一阻挡层，所述第一阻挡层的材料为含硅化合物；
所述第二功函数金属层和所述第二钨金属栅极之间还具有第二阻挡层，所述第二阻挡层的材料为含硅化合物。
可选的，所述第一阻挡层的材料为TiSiN，所述第二阻挡层的材料为TiSiN。
可选的，所述第一阻挡层的厚度为所述第二阻挡层的厚度为
为解决上述问题，本发明还提供了一种鳍式场效应晶体管，具有如上所述的高K金属栅极结构。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案中，经过对第一阻挡层进行第一硅离子注入，对第二阻挡层形成第二硅离子注入，在后续的热处理步骤时，第一阻挡层和第二阻挡层内的硅离子均与阻挡层反应，形成能够阻挡氟扩散的含硅化合物。因此，所述含硅化合物能够防止钨金属栅极中的氟穿透各阻挡层而进入到相应的功函数金属层，从而防止功函数金属层的功函数值发生变化，使功函数金属层的电学性质保持稳定，因此，相应器件的性能稳定，相邻的两个同样的晶体管的阈值电压和饱和漏电流等电学参数相一致，即晶体管的匹配性能提高，防止晶体管发生失配问题。
进一步，第一阻挡层的厚度为第一阻挡层的厚度如果小于不仅不利于后续第一硅离子注入的进行，而且后续形成的含硅化合物厚度太薄，因此，控制第一阻挡层的厚度在以上。第一阻挡层的厚度如果大于后续第一凹槽不易填充，因此，控制第一阻挡层的厚度在以下。
附图说明
图1至图4为本发明实施例所提供的高K金属栅极结构的制作方法中，各步骤对应的结构示意图。
具体实施方式
正如背景技术所述，现有制作方法易导致NMOS晶体管和PMOS晶体管的匹配性能下降。经发明人分析，原来：对于采用铝作为金属栅极的半导体结构中，由于铝扩散问题，导致晶体管(NMOS晶体管和PMOS晶体管等)的匹配性能下降严重；然而，对于采用钨作为金属栅极的半导体结构中，虽然已经不存在铝扩散问题，但是，仍然出现晶体管匹配性能下降的现象。发明人进一步分析发现，原来，钨金属栅极是由化学气相沉积法(CVD)形成的，而CVD形成钨金属栅极时，采用的前驱体通常是六氟化钨(WF6)或者是四氟化钨(WF4)，而六氟化钨或四氟化钨中的氟容易穿透过(penetrate)栅极结构中的阻挡层，一旦氟穿透所述阻挡层而进入到相应的P型功函数金属层或者N型功函数金属层中，就会影响P型功函数金属层和N型功函数金属层的功函数值，从而使功函数金属层的电学性质发生异常，导致器件的性能波动增大，造成相邻的两个同样的晶体管的阈值电压(Vt)和饱和漏电流(Idsat)等电学参数不一样，甚至相差很大，即晶体管的电学参数失配，亦即晶体管的匹配特性下降。
上述晶体管的匹配特性下降对静态随机存储器(Static Random AccessMemory，SRAM)和中央处理器(Central Processing Unit，CPU)等半导体器件的影响尤其严重，SRAM或CPU中名义上相同的MOS晶体管时，如果出现上述情况，电学参数常常会发生漂移，造成原本应相同的MOS晶体管的电学参数失配(Mismatch)，即匹配特性下降，从而会引起SRAM或CPU的性能下降，例如，会引起SRAM存储速度变缓、功耗增加、时钟混乱等问题，会引起CPU运行速度变慢等问题，进而引起由SRAM和CPU组成的半导体器件的性能下降。
为此，本发明提供一种新的高K金属栅极结构的制作方法，包括在第一功函数金属层和第一钨金属栅极之间形成第一阻挡层，还包括在第二功函数金属层和第二钨金属栅极之间形成第一阻挡层。其中，第一阻挡层经过了第一硅离子注入，第二阻挡层经过了第二硅离子注入。因此，第一阻挡层和第二阻挡层在后续的热处理步骤过程中，均与注入的硅离子反应形成含硅化合物，含硅化合物能够防止第一钨金属栅极和第二钨金属栅极中的氟扩散，从而保护第一功函数金属层和第二功函数金属层，使第一功函数金属层和第二功函数金属层性能稳定，从而使相应的各晶体管性能稳定，进而防止各晶体管出现性能失配问题。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例提供一种高K金属栅极结构的制作方法，请结合参考图1至图4。
请参考图1，提供半导体衬底100，半导体衬底100包括第一区域(未标注)和第二区域(未标注)，所述第一区域和所述第二区域均位于半导体衬底100，图1至图4中，用虚线将所述第一区域和所述第二区域分开以示区别，在此一并说明。所述第一区域具有第一凹槽110，所述第一区域具有第二凹槽120。
本实施例中，半导体衬底100可以为硅衬底。其它实施例中，半导体衬底100可以为其它合适半导体材料制作的衬底，例如可以为锗衬底或锗硅衬底等。
本实施例中，所述第一区域可以为NFET(Field Effect Transistor，FET)区域，所述第二区域可以为PFET区域。需要说明的是，其它实施例中，所述第一区域也可以为PFET，此时相应的所述第二区域为NFET。
本实施例中，半导体衬底100的各区域之间可以具有隔离结构(未标注)。所述隔离结构具体可以为浅沟槽隔离结构(STI)。所述隔离结构将各区域相互隔离。
本实施例中，所述第一区域具有第一伪栅极结构(未示出)和位于所述第一伪栅极结构两侧的第一偏移侧墙(未标注)和第一主侧墙(未标注)，所述第二区域具有第二伪栅极结构(未示出)和位于所述第二伪栅极结构两侧的第二偏移侧墙(未标注)和第二主侧墙(未标注)。第一伪栅极结构、第一偏移侧墙和第一主侧墙运用于形成第一类型晶体管的轻掺杂区域和重掺杂区域等结构，第二伪栅极结构、第二偏移侧墙和第二主侧墙运用于形成第二类型晶体管的轻掺杂区域和重掺杂区域等结构。这些结构的作用和制作过程为本领域技术人员所熟知，在此不再赘述。而形成第一凹槽110的过程可以为：去除所述第一伪栅极结构，直至形成位于所述第一侧墙(第一侧墙包括第一偏移侧墙和第一主侧墙)之间的第一凹槽110。形成第二凹槽120的过程可以为：去除所述第二伪栅极结构，直至形成位于所述第二侧墙(第二侧墙包括第二偏移侧墙和第二主侧墙)之间的第二凹槽120。
请结合参考图2至图4，第一凹槽110内具有第一高K介质层111和位于第一高K介质层111上的第一功函数金属层114(请参考图4)，第二凹槽120内具有第二高K介质层121和位于第二高K介质层121上的第二功函数金属层123。具体制作上述结构时，本实施例可以采取以下过程：先在第一凹槽110内形成第一高K介质层111，在第二凹槽120内形成第二高K介质层121；然后在第一凹槽110内形成第一刻蚀停止层112，在第二凹槽120内形成第二刻蚀停止层122；然后在第一凹槽110和第二凹槽120内均形成第二功函数金属层123；再形成掩膜层(未示出)覆盖第二凹槽120，以所述掩膜层为掩模，以第一刻蚀停止层112为终止层，刻蚀位于第一凹槽110内的第二功函数金属层123，从而去除位于第一凹槽110内的第二功函数金属层123，去除第一凹槽110内第二功函数金属层123后的结构如图3所示；最后在第一凹槽110内形成第一功函数金属层114，如图4所示。
需要说明的是，其它实施例中，也可以先在第一凹槽内形成第一高K介质层，在第二凹槽内形成第二高K介质层；然后在第一凹槽内形成第一刻蚀停止层，在第二凹槽内形成第二刻蚀停止层；之后，在第一凹槽和第二凹槽内均形成第一功函数金属层；再形成掩膜层(未示出)覆盖第一凹槽，以所述掩膜层为掩模，以第二刻蚀停止层为终止层，刻蚀位于第二凹槽内的第一功函数金属层，从而去除位于第二凹槽内的第一功函数金属层；最后在第二凹槽内形成第二功函数金属层。
本实施例中，第一高K介质层111和第二高K介质层121可以在第一凹槽110和第二凹槽120均未被掩膜层覆盖时，采用同一工艺同时形成，即第一高K介质层111和第二高K介质层121可以为覆盖在不同区域的同一层结构。同样的，第一刻蚀停止层112和第二刻蚀停止层122可以采用同一工艺同时形成，即第一刻蚀停止层112和第二刻蚀停止层122可以为覆盖在不同区域的同一层结构。
需要说明的是，本实施例在第一凹槽110内具有第一高K介质层111之前，还可以先在第一凹槽110内形成第一界面层(未示出)，在第二凹槽120内具有第二高K介质层121之前，还可以先在第二凹槽120内形成第二界面层(未示出)。并且，第一界面层和第二界面层可以采用同一工艺同时形成，即第一界面层和第二界面层可以为覆盖在不同区域的同一层结构。第一界面层和第二界面层的制作方法和作用为本领域技术人员所熟知，在此不再赘述。
需要说明的是，本实施例在第一凹槽110内具有第一高K介质层111之后，还可以在第一高K介质层111上形成第一帽盖层(未示出)保护第一高K介质层111。在第二凹槽120内具有第二高K介质层121之后，还可以在第二高K介质层121上形成第二帽盖层(未示出)保护第二高K介质层121。第一帽盖层和第二帽盖层也可以为覆盖在不同区域的同一层结构。第一帽盖层和第二帽盖层的材料、作用和制作方法为本领域技术人员所熟知，在此不再赘述。
请继续参考图4，在第一凹槽110内的第一功函数金属层114上形成第一阻挡层115，在第二凹槽120内的第二功函数金属层123上形成第二阻挡层125。
第一阻挡层115的材料的第二阻挡层125的材料的选择，考虑的是后续经过硅离子注入后，能够反应形成可以防止氟扩散的相应含硅化合物。发明人经过对各种不同材料的分析和实验，并对这些材料实验的总结，最终得到TiN能够与后续注入的硅离子发生反应，在后续的热处理步骤过程中，进行反应并形成相应具有防止氟扩散能力的含硅化合物，此含硅化合物的其中一种为TiSiN。因此，本实施例中，第一阻挡层115的材料为TiN，第二阻挡层125的材料为TiN。
需要说明的是，其它实施例中，第一阻挡层115和第二阻挡层125也可以采用其它材料，只需要保证所采用的材料能够与注入硅离子反应形成能够防止氟扩散的含硅化合物即可。
在形成上述第一阻挡层115和第二阻挡层125之后，本实施例对第一凹槽110内的第一阻挡层115进行第一硅离子注入，对第二凹槽120内的第二阻挡层125进行第二硅离子注入。
本实施例中，第一阻挡层115的厚度为第一阻挡层115的厚度如果小于不仅不利于后续第一硅离子注入的进行，而且后续形成的含硅化合物(TiSiN)厚度太薄，因此，控制第一阻挡层115的厚度在以上。第一阻挡层115的厚度如果大于后续第一凹槽110不易填充，因此，控制第一阻挡层115的厚度在以下。
本实施例中，第二阻挡层125的厚度为其原因与前述第一阻挡层115的厚度选择原因相同，可参考前述内容。
本实施例中，所述第一硅离子注入中，采用的注入剂量为1E13～1E16，采用的注入能量为10eV～3keV。第一硅离子注入采用的注入剂量影响后续第一阻挡层115内形成的含硅化合物的成分多少，进而影响后续含硅化合物对氟扩散阻挡作用的大小，为了保证对氟扩散阻挡作用达到相应的水平，本实施例将注入剂量控制为1E13～1E16。注入能量影响硅离子的注入位置深度，为了保证注入的硅离子进入到第一阻挡层115内，本实施例将注入能量控制为10eV～3keV。
本实施例中，所述第二硅离子注入中，采用的注入剂量为1E13～1E16，采用的注入能量为10eV～3keV，其原因与前述第一硅离子相应工艺参数选择原因相同，可参考前述内容。
本实施例中，所述第一硅离子注入采用无掩膜硅离子注入，即所述第一硅离子注入采用的具体方法为无掩膜硅离子注入(blanket Si implant)。采用无掩膜硅离子注入即不需要采用额外的掩膜对相应结构进行保护，从而可以节省工艺步骤，节约成本。在形成第一阻挡层115之后，不需要制作掩膜层而直接进行第一硅离子注入，工艺简单，成本低。
本实施例中，所述第二硅离子注入也采用无掩膜硅离子注入，其原因与前述第一硅离子的选择原因相同，可参考前述内容。
需要特别说明的是，本实施例中，经过上述描述可知，第一硅离子注入和第二硅离子注入均可以采用无掩膜硅离子注入方法，由此容易知道，本实施例中，第一硅离子注入和第二硅离子注入可以采用同一离子注入过程实施，即本实施例中，第一硅离子注入和第二硅离子注入为同一注入。其它实施例中，当第一硅离子注入和第二硅离子注入不采用无掩膜硅离子注入方法时，第一硅离子注入和第二硅离子注入仍然可以采用同一离子注入过程实施，从而节省工艺步骤，降低成本。
请继续参考图4，在对第一阻挡层115进行所述第一硅离子注入后，在第一凹槽110内填充满第一钨金属栅极116，在对第二阻挡层125进行所述第二硅离子注入后，在第二凹槽120内填充满第二钨金属栅极126。其中，第一钨金属栅极116和第二钨金属栅极126可以采用同一工艺同时形成。
正如前面所述，形成钨金属栅极的过程通常采用六氟化钨或四氟化钨做为前驱体，并且采用化学气相沉积法或者原子层沉积法进行。具体过程为本领域技术人员熟知，在此不再赘述。
需要特别说明的是，本实施例中，在进行所述第一硅离子注入和所述第二硅离子注入后，所述制作方法还包括至少一个热处理步骤。所述第一硅离子注入和所述第二硅离子注入分别在第一阻挡层115和第二阻挡层125内注入了硅离子，但是，注入的硅离子并不是马上与相应阻挡层的材料发生反应，而是需要在一定的温度条件才能促使反应的发生。通常情况下，上述反应通常只需要在大约高于室温100℃的条件下就可以进行，温度越高，反应越迅速。通常在整个高K金属栅极结构的制作过程中，在完成上述第一硅离子注入和第二硅离子注入后，至少会进行一个热处理步骤，这些热处理步骤就能够促使硅离子与阻挡层的材料发生反应，从而形成所述含硅化合物。
其中，所述热处理步骤可以是加热工艺条件或者退火工艺。例如沉积形成钨金属栅极时，如果采用高于室温一定温度的条件进行沉积时，就可以促使上述反应(硅离子和相应阻挡层材料反应)的发生。而通常可以采用在250℃～600℃的温度条件下，采用化学气相沉积法形成钨金属栅极。在钨金属栅极沉积之后，还可以进行退火工艺，所述退火工艺的温度通常高于450℃，也能够促使上述反应的快速进行。
在上述形成第一钨金属栅极116和第二钨金属栅极126的过程中，由于通常采用六氟化钨或四氟化钨做为前驱体，因此形成的第一钨金属栅极116和第二钨金属栅极126会带有氟。本实施例经过对第一阻挡层115进行第一硅离子注入，对第二阻挡层125形成第二硅离子注入，从而在第一阻挡层115和第二阻挡层125内，在后续热处理步骤时，均能够反应形成可以阻挡氟扩散的含硅化合物，从而防止氟扩散到第一功函数金属层114和第二功函数金属层123，进而防止第一区域形成的晶体管和第二区域形成的晶体管性能发生变化，即防止晶体管发生失配，从而提高晶体管的匹配性能。
本实施例所提供的高K金属栅极结构的制作方法中，在所述热处理步骤过程中，第一阻挡层115和第二阻挡层125均能够与注入的硅离子反应，形成能够阻挡氟扩散的含硅化合物。因此，含硅化合物能够防止第一钨金属栅极116中的氟穿透第一阻挡层115而进入到相应的第一功函数金属层114，含硅化合物能够防止第二钨金属栅极126中的氟穿透第二阻挡层125而进入到相应的第二功函数金属层123，从而防止P型功函数金属层和N型功函数金属层的功函数值发生变化，使功函数金属层的电学性质保持稳定，相应器件的性能稳定，因此，相邻的两个同样的晶体管的阈值电压和饱和漏电流等电学参数相一致，即晶体管的电学参数相匹配，防止晶体管发生失配问题。
本发明实施例还提供一种鳍式场效应晶体管的制作方法，所述鳍式场效应晶体管的制作方法包括采用上述实施例提供的制作方法形成高K金属栅极结构。因此，所述鳍式场效应晶体管的制作方法制作过程中，高K金属栅极结构的制作过程可以参考前述实施例相应内容，因此可以同时结合参考图1至图4。
具体的，所述鳍式场效应晶体管的制作方法提供半导体衬底100，半导体衬底100包括第一区域和第二区域，所述第一区域具有第一凹槽110，所述第一区域具有第二凹槽120，所述第一凹槽110内具有第一高K介质层111和位于第一高K介质层111上的第一功函数金属层114，所述第二凹槽120内具有第二高K介质层121和位于第二高K介质层121上的第二功函数金属层123；在所述第一凹槽110内的第一功函数金属层114上形成第一阻挡层115；在所述第二凹槽120内的第二功函数金属层123上形成第二阻挡层125；对所述第一凹槽110内的所述第一阻挡层115进行第一硅离子注入；对所述第二凹槽120内的所述第二阻挡层125进行第二硅离子注入；在对所述第一阻挡层115进行所述第一硅离子注入后，在所述第一凹槽110内填充满第一钨金属栅极116；在对所述第二阻挡层125进行所述第二硅离子注入后，在所述第二凹槽120内填充满第二钨金属栅极126。在形成第一钨金属栅极116和第二钨金属栅极126之后，所述鳍式场效应晶体管的制作方法可以进行后段工艺(BEOL)。更多详细的过程可以参考前述实施例相应内容。
需要特别说明的是，在进行所述第一硅离子注入和所述第二硅离子注入后，所述制作方法还包括至少一个热处理步骤。所述热处理步骤除了可以为前述实施例提到的两个过程(钨金属栅极沉积过程中的加热步骤和钨金属栅极沉积后的退火步骤)，在整个鳍式场效应晶体管的制作过程中，还可以是指金属硅化物的热退火步骤和合金化热处理步骤。其中，合金化热处理步骤用来改善器件的稳定性。该合金化步骤主要是将晶体管器件置于高温环境下，并通入氢气和氮气的混合气体，使氢离子与器件中游离态的悬空键结合，形成稳定的形态，同时，释放器件与金属层，金属层与导线层等各层之间的应力，从而提高器件的稳定程度。其它实施例中，所述热处理步骤还可以包括在所述第一硅离子注入和所述第二硅离子注入后，相应的均温退火(soakanneal)等工艺步骤。
本实施例中，第一阻挡层115的材料可以为TiN，所述第二阻挡层125的材料可以为TiN；所述第一硅离子注入中，采用的注入剂量可以为1E13～1E16，采用的注入能量可以为10eV～3keV；所述第二硅离子注入中，采用的注入剂量可以为1E13～1E16，采用的注入能量可以为10eV～3keV；所述第一阻挡层115的厚度可以为所述第二阻挡层125的厚度可以为所述第一硅离子注入采用无掩膜离子注入；所述第二硅离子注入采用无掩膜离子注入。相应原因可参考前述实施例相应内容。
本实施例所提供的鳍式场效应晶体管的制作方法中，采用前述实施例所提供的方法形成了高K金属栅极结构。因此，所形成的鳍式场效应晶体管中，高K金属栅极结构包括在第一功函数金属层114和第一钨金属栅极116之间形成第一阻挡层115，还包括在第二功函数金属层123和第二钨金属栅极126之间形成第一阻挡层125。其中，第一阻挡层115经过了第一硅离子注入，第二阻挡层125经过了第二硅离子注入。因此，第一阻挡层115和第二阻挡层125在后续的热处理步骤过程中，均与注入的硅离子反应形成含硅化合物，含硅化合物能够防止第一钨金属栅极116和第二钨金属栅极126中的氟扩散，从而保护第一功函数金属层114和第二功函数金属层123，使第一功函数金属层114和第二功函数金属层123性能稳定，从而使相应的各晶体管性能稳定，进而防止各晶体管出现性能失配问题。
本发明实施例还提供了一种高K金属栅极结构，所述高K金属栅极结构可以采用本说明书第一个实施例提供的制作方法形成，因此，可以参考本说明书第一个实施例相应内容。
具体的，请参考图4，所述高K金属栅极结构包括半导体衬底100，所述半导体衬底100包括第一区域和第二区域。所述第一区域具有第一高K介质层111和位于第一高K介质层111上的第一功函数金属层114。所述第二区域具有第二高K介质层121和位于第二高K介质层121上的第二功函数金属层123。第一功函数金属层114上具有第一钨金属栅极116。第二功函数金属层123上具有第二钨金属栅极126。第一功函数金属层114和第一钨金属栅极116之间还具有第一阻挡层116。第二功函数金属层123和第二钨金属栅极126之间还具有第二阻挡层126。第一阻挡层116的材料为含硅化合物。第二阻挡层126的材料为含硅化合物。
本实施例中，所述第一阻挡层116的材料可以为TiSiN，所述第二阻挡层126的材料可以为TiSiN。所述第一阻挡层116的厚度可以为所述第二阻挡层126的厚度可以为所述第一阻挡层116的材料和厚度选择原因可参考前述实施例相应内容。
本实施例所提供的高K金属栅极结构中，在第一功函数金属层114和第一钨金属栅极116之间还具有第一阻挡层116，并且第一阻挡层116为含硅化合物，含硅化合物能够防止第一钨金属栅极116中由于制作工艺而带入的氟扩散至第一功函数金属层114，因此能够防止制作在第一区域的晶体管器件性能发生变动。同样的，在第二功函数金属层124和第二钨金属栅极126之间还具有第二阻挡层126，并且第二阻挡层126为含硅化合物，含硅化合物能够防止第二钨金属栅极126中由于制作工艺而带入的氟扩散至第二功函数金属层124，因此能够防止制作在第二区域的晶体管器件性能发生变动。通过设置第一阻挡层116和第二阻挡层126为含硅化合物，本实施例提供的高K金属栅极结构能够防止相应的晶体管发生失配问题。
本发明实施例还提供了一种鳍式场效应晶体管，所述鳍式场效应晶体管具有上述实施例所提供的高K金属栅极结构。具体的，鳍式场效应晶体管包括半导体衬底100，所述半导体衬底100包括第一区域和第二区域。所述第一区域具有第一高K介质层111和位于第一高K介质层111上的第一功函数金属层114。所述第二区域具有第二高K介质层121和位于第二高K介质层121上的第二功函数金属层123。第一功函数金属层114上具有第一钨金属栅极116。第二功函数金属层123上具有第二钨金属栅极126。第一功函数金属层114和第一钨金属栅极116之间还具有第一阻挡层116。第二功函数金属层123和第二钨金属栅极126之间还具有第二阻挡层126。
本实施例所提供的鳍式场效应晶体管中，由于具有上述实施例所提供的高K金属栅极结构，因引，所述鳍式场效应晶体管中，第一阻挡层116和第二阻挡层126为含硅化合物，因此，能够防止所述鳍式场效应晶体管发生失配问题。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种高K金属栅极结构的制作方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域具有第一凹槽，所述第二区域具有第二凹槽，所述第一凹槽内具有第一高K介质层和位于所述第一高K介质层上的第一功函数金属层，所述第二凹槽内具有第二高K介质层和位于所述第二高K介质层上的第二功函数金属层；
在所述第一凹槽内的所述第一功函数金属层上形成第一阻挡层；
在所述第二凹槽内的所述第二功函数金属层上形成第二阻挡层；
对所述第一凹槽内的所述第一阻挡层进行第一硅离子注入；
对所述第二凹槽内的所述第二阻挡层进行第二硅离子注入；
在对所述第一阻挡层进行所述第一硅离子注入后，在所述第一凹槽内填充满第一钨金属栅极；
在对所述第二阻挡层进行所述第二硅离子注入后，在所述第二凹槽内填充满第二钨金属栅极；
在进行所述第一硅离子注入和所述第二硅离子注入后，所述制作方法还包括至少一个热处理步骤。
2.如权利要求1所述的制作方法，其特征在于，所述第一阻挡层的材料为TiN，所述第二阻挡层的材料为TiN。
3.如权利要求1所述的制作方法，其特征在于，所述第一硅离子注入中，采用的注入剂量为1E13～1E16，采用的注入能量为10eV～3keV；所述第二硅离子注入中，采用的注入剂量为1E13～1E16，采用的注入能量为10eV～3keV。
4.如权利要求1所述的制作方法，其特征在于，所述第一阻挡层的厚度为所述第二阻挡层的厚度为
5.如权利要求1所述的制作方法，其特征在于，所述第一硅离子注入采用无掩膜离子注入；所述第二硅离子注入采用无掩膜离子注入。
6.一种鳍式场效应晶体管的制作方法，其特征在于，采用如权利要求1至5任一项所述的制作方法制作高K金属栅极结构。
7.一种高K金属栅极结构，其特征在于，包括：
半导体衬底，所述半导体衬底包括第一区域和第二区域；
所述第一区域具有第一高K介质层和位于所述第一高K介质层上的第一功函数金属层；
所述第二区域具有第二高K介质层和位于所述第二高K介质层上的第二功函数金属层；
所述第一功函数金属层上具有第一钨金属栅极；
所述第二功函数金属层上具有第二钨金属栅极；
所述第一功函数金属层和所述第一钨金属栅极之间还具有第一阻挡层，所述第一阻挡层的材料为含硅化合物；
所述第二功函数金属层和所述第二钨金属栅极之间还具有第二阻挡层，所述第二阻挡层的材料为含硅化合物。
8.如权利要求7所述的高K金属栅极结构，其特征在于，所述第一阻挡层的材料为TiSiN，所述第二阻挡层的材料为TiSiN。
9.如权利要求7所述的高K金属栅极结构，其特征在于，所述第一阻挡层的厚度为所述第二阻挡层的厚度为
10.一种鳍式场效应晶体管，其特征在于，具有如权利要求7至9任一项所述的高K金属栅极结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510547991.XA CN106486352B (zh) | 2015-08-31 | 2015-08-31 | 高k金属栅极结构、鳍式场效应晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510547991.XA CN106486352B (zh) | 2015-08-31 | 2015-08-31 | 高k金属栅极结构、鳍式场效应晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106486352A true CN106486352A (zh) | 2017-03-08 |
| CN106486352B CN106486352B (zh) | 2020-04-07 |
Family
ID=58236008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510547991.XA Active CN106486352B (zh) | 2015-08-31 | 2015-08-31 | 高k金属栅极结构、鳍式场效应晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106486352B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109427880A (zh) * | 2017-08-22 | 2019-03-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| CN109671673A (zh) * | 2017-10-13 | 2019-04-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109755119A (zh) * | 2017-11-06 | 2019-05-14 | 台湾积体电路制造股份有限公司 | 形成集成电路的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102903741A (zh) * | 2011-07-28 | 2013-01-30 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
| CN103022101A (zh) * | 2011-09-24 | 2013-04-03 | 台湾积体电路制造股份有限公司 | 具有TiAlN阻挡/润湿层的金属栅叠层 |
| CN103730418A (zh) * | 2012-10-10 | 2014-04-16 | 中芯国际集成电路制造(上海)有限公司 | 一种制作半导体器件的方法 |
| CN104081531A (zh) * | 2012-02-27 | 2014-10-01 | 应用材料公司 | 用于金属栅极电极的原子层沉积方法 |
-
2015
- 2015-08-31 CN CN201510547991.XA patent/CN106486352B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102903741A (zh) * | 2011-07-28 | 2013-01-30 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
| CN103022101A (zh) * | 2011-09-24 | 2013-04-03 | 台湾积体电路制造股份有限公司 | 具有TiAlN阻挡/润湿层的金属栅叠层 |
| CN104081531A (zh) * | 2012-02-27 | 2014-10-01 | 应用材料公司 | 用于金属栅极电极的原子层沉积方法 |
| CN103730418A (zh) * | 2012-10-10 | 2014-04-16 | 中芯国际集成电路制造(上海)有限公司 | 一种制作半导体器件的方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109427880A (zh) * | 2017-08-22 | 2019-03-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| CN109427880B (zh) * | 2017-08-22 | 2021-12-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| CN109671673A (zh) * | 2017-10-13 | 2019-04-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109671673B (zh) * | 2017-10-13 | 2021-02-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109755119A (zh) * | 2017-11-06 | 2019-05-14 | 台湾积体电路制造股份有限公司 | 形成集成电路的方法 |
| CN109755119B (zh) * | 2017-11-06 | 2021-04-13 | 台湾积体电路制造股份有限公司 | 形成集成电路的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106486352B (zh) | 2020-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103426928B (zh) | 半导体器件和该器件的制造方法 | |
| US7172954B2 (en) | Implantation process in semiconductor fabrication | |
| US8889022B2 (en) | Methods of forming asymmetric spacers on various structures on integrated circuit products | |
| US8828834B2 (en) | Methods of tailoring work function of semiconductor devices with high-k/metal layer gate structures by performing a fluorine implant process | |
| US20040104442A1 (en) | Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers | |
| US8704229B2 (en) | Partial poly amorphization for channeling prevention | |
| CN104269376B (zh) | 浅沟槽隔离的制造方法 | |
| CN103854983A (zh) | P型mosfet的制造方法 | |
| CN103855012A (zh) | N型mosfet的制造方法 | |
| CN106486352A (zh) | 高k金属栅极结构、鳍式场效应晶体管及其制作方法 | |
| JP4237161B2 (ja) | 半導体装置の製造方法 | |
| CN106328650A (zh) | 半导体结构及其形成方法 | |
| US20050098818A1 (en) | Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers | |
| US8536034B2 (en) | Methods of forming stressed silicon-carbon areas in an NMOS transistor | |
| US8962414B1 (en) | Reduced spacer thickness in semiconductor device fabrication | |
| CN104299911A (zh) | 通过单步骤沉积实现栅极包覆 | |
| KR20150105858A (ko) | 트랜지스터, 트랜지스터의 제조 방법 및 트랜지스터를 포함하는 전자장치 | |
| KR20150049129A (ko) | 반도체 장치 및 이의 제조 방법 | |
| US20120302026A1 (en) | Method for forming a transistor | |
| US20060244069A1 (en) | Semiconductor device having a gate dielectric of different blocking characteristics | |
| CN103377933B (zh) | Mos晶体管的制造方法 | |
| US9224653B2 (en) | Integrated circuit and method of forming the integrated circuit with improved logic transistor performance and SRAM transistor yield | |
| US9490344B2 (en) | Methods of making transistor devices with elevated source/drain regions to accommodate consumption during metal silicide formation process | |
| CN103377935B (zh) | Mos晶体管的制造方法 | |
| US8440530B2 (en) | Methods of forming highly scaled semiconductor devices using a disposable spacer technique |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |