CN104269376B - 浅沟槽隔离的制造方法 - Google Patents
浅沟槽隔离的制造方法 Download PDFInfo
- Publication number
- CN104269376B CN104269376B CN201410491604.0A CN201410491604A CN104269376B CN 104269376 B CN104269376 B CN 104269376B CN 201410491604 A CN201410491604 A CN 201410491604A CN 104269376 B CN104269376 B CN 104269376B
- Authority
- CN
- China
- Prior art keywords
- shallow trench
- annealing
- silicon
- manufacture method
- fill oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000002955 isolation Methods 0.000 title abstract description 23
- 238000000137 annealing Methods 0.000 claims abstract description 65
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 47
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 42
- 239000010703 silicon Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000005468 ion implantation Methods 0.000 claims abstract description 17
- 125000004430 oxygen atom Chemical group O* 0.000 claims abstract description 14
- 230000007547 defect Effects 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 238000002513 implantation Methods 0.000 claims description 4
- 238000005224 laser annealing Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 33
- 230000008569 process Effects 0.000 abstract description 16
- 239000000377 silicon dioxide Substances 0.000 abstract description 16
- 238000007254 oxidation reaction Methods 0.000 abstract description 8
- 238000005429 filling process Methods 0.000 abstract description 3
- 229920006395 saturated elastomer Polymers 0.000 abstract description 3
- 238000005549 size reduction Methods 0.000 abstract description 3
- -1 germanium ion Chemical class 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Element Separation (AREA)
Abstract
本发明公开了一种浅沟槽隔离的制造方法，通过在浅沟槽填充氧化物与热退火之间，添加硅离子注入的步骤，使填充氧化物，如二氧化硅等，含有甚至充满硅原子，在热退火的过程中产生的氧原子可以与之结合，有效避免氧原子扩散氧化浅沟槽侧面的衬底硅，从而避免了由此导致浅沟槽尺寸缩小的问题；更甚者，向浅沟槽侧面的硅衬底同时注入硅离子，可以在硅衬底形成无定型硅，无定型硅在退火后重结晶，释放浅沟槽中的压力，从而提高器件性能。本发明可以大大增加有源区浅沟槽隔离填充工艺段的健壮性和工艺窗口，提升器件性能、可靠性和良率。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种浅沟槽隔离的制造方法。
背景技术
随着超大型集成电路尺寸微缩化的持续发展，电路元器件的尺寸越来越小且对其运行速度的要求越来越高，但直到目前为止，提高CMOS(Complementary Metal OxideSemiconductor，互补金属氧化物半导)器件运行速度的方法都集中于减小其沟道长度以及栅介质层的厚度。然而，在小于100nm的沟道长度情况下，若器件尺寸进一步缩小就会受到物理极限以及设备成本的限制。随着集成电路工艺逐步进入40nm、32nm甚至是28nm时代，栅氧厚度和栅极长度的减小趋势都已经逐步放缓，微电子工业界开始寻找其它方式以继续提高CMOS器件性能。
目前，集成电路包括许多形成在半导体衬底上的晶体管，一般来说，晶体管是通过绝缘或隔离结构而彼此间隔开。现有技术中，用来形成隔离结构的工艺是浅沟槽隔离(Shallow Trench Isolation，简称STI)工艺，传统的STI工艺通常包括以下简化步骤：首先，在硅衬底上热生长或淀积氮化硅层；接下来，通过光刻和刻蚀选择性去除该氮化硅层和硅衬底，在该硅衬底中形成浅沟槽；最后向浅沟槽里填充绝缘层二氧化硅。
在45nm/40nm及以下的高阶半导体制造工艺中，由于浅沟槽开口尺寸越来越小，有源区浅沟槽隔离填充工艺变得越来越难，陆续用到HARP，eHARP以及FCVD填充工艺，后续用热退火工艺使二氧化硅薄膜致密化，并消除沟槽内缝隙缺陷(seam)。
然而，由于上述工艺沉积的二氧化硅薄膜富含氧元素，在高温的热退火过程中会扩散氧化衬底硅，导致有源区尺寸缩小，如图1所示，这对器件性能、可靠性和良率都带来影响，而且随着工艺节点不断缩小越来越不可控。此外，即使采用高热预算的退火工艺，也不能完全消除缝隙缺陷。
申请号为201310753728.7的中国专利申请提供了一种浅沟槽隔离的制造方法，包括用多晶硅填充浅沟槽后离子注入锗，并退火。该申请虽然可以提供沟道的应力，提高硅的载流子迁移率，但并不能解决二氧化硅填充浅沟槽后退火所导致氧原子扩散氧化衬底硅使有源区尺寸缩小的技术问题。
申请号为201010198373.6的中国专利申请提供了一种浅沟槽隔离结构的制造方法，通过直接在需要制作浅沟槽隔离结构的位置处，对露出的单晶硅进行氧离子注入，并退火形成二氧化硅隔离区。该申请虽然流程简洁，不受浅沟槽宽度尺寸的限制，但对浅沟槽的尺寸和形貌无法准确把握，注入的氧离子也会在退火过程中扩散氧化衬底硅，从而影响器件性能、质量。
发明内容
为了解决上述现有技术存在的问题，本发明提供一种浅沟槽隔离的制造方法，以解决有源区浅沟槽隔离填充工艺的缝隙缺陷问题以及后续的高温的热退火过程中扩散氧化衬底硅而导致有源区尺寸缩小的问题。
本发明提供的浅沟槽隔离的制造方法，其包括以下步骤：
步骤S01，在硅片的硅衬底中形成浅沟槽；
步骤S02，向该浅沟槽内填充氧化物；
步骤S03，对该浅沟槽进行硅离子注入，以使得该浅沟槽内的填充氧化物区域含有硅原子；
步骤S04，对该硅片进行热退火，包括第一步快速退火和第二步常规退火，该第一步快速退火中填充氧化物内的硅原子快速锁定退火所产生的氧原子并与之结合，该第二步常规退火中致密填充氧化物，以消除浅沟槽中缝隙缺陷。
进一步地，步骤S03还包括对该浅沟槽进行硅离子注入，以使得该浅沟槽内的填充氧化物结构被打散。
进一步地，步骤S03为多次硅离子注入，以使得该浅沟槽内的填充氧化物区域充满硅原子。
进一步地，步骤S03中硅离子注入的注入深度为该浅沟槽深度的5-100％。
进一步地，步骤S03中硅离子注入为常温离子注入、低温离子注入或高温离子注入。
进一步地，步骤S04中热退火为Spike退火、RTA退火、激光退火或高温炉管退火，热退火温度为600-1250℃。
进一步地，该第一步快速退火为RTA退火，退火时间为10-60秒；该第二步常规退火为高温炉管退火，退火时间为5-30分钟。
进一步地，步骤S02中填充氧化物为HARP工艺、eHARP工艺、ALD工艺或FCVD工艺。
本发明的浅沟槽隔离的制造方法，通过在浅沟槽填充氧化物与热退火之间，添加硅离子注入的步骤，使填充氧化物，如二氧化硅等，含有甚至充满硅原子，在热退火的过程中产生的氧原子可以与之结合，有效避免氧原子扩散氧化浅沟槽侧面的衬底硅，从而避免了由此导致浅沟槽尺寸缩小的问题；另一方面，向浅沟槽内填充氧化物注入硅离子，可以使本身就呈无定型的氧化层被打得更散，被打散后的无定型氧化层在退火后重结晶，结构变得更紧密，可以有效消除浅沟槽氧化层内的缝隙和空洞缺陷，从而提高器件性能。本发明可以大大增加有源区浅沟槽隔离填充工艺段的健壮性和工艺窗口，提升器件性能、可靠性和良率。
附图说明
为能更清楚理解本发明的目的、特点和优点，以下将结合附图对本发明的较佳实施例进行详细描述，其中：
图1是现有工艺中浅沟槽填充氧化物后与退火后的对比结构示意图；
图2是本发明第一实施例浅沟槽隔离制造方法的流程示意图。
具体实施方式
第一实施例
请参阅图2，本实施例中的浅沟槽隔离的制造方法，包括以下步骤：
步骤S01，在硅片的硅衬底中形成浅沟槽；本步骤可通过刻蚀等现有方法，不再赘述；
步骤S02，向该浅沟槽内填充氧化物，如二氧化硅等；
步骤S03，对该浅沟槽进行硅离子注入，以使得该浅沟槽内的二氧化硅区域含有硅原子，用来与后续退火过程中产生的氧原子结合，避免氧原子扩散氧化浅沟槽旁的衬底硅；
步骤S04，对该硅片进行热退火，使二氧化硅变得致密，消除缝隙缺陷等。
本实施例通过在浅沟槽填充氧化物与热退火之间，添加硅离子注入的步骤，使填充氧化物区域含有甚至充满硅原子，在热退火的过程中产生的氧原子可以与之结合，有效避免氧原子扩散氧化浅沟槽侧面的衬底硅，从而避免了由此导致浅沟槽尺寸缩小的问题。本实施例可以大大增加有源区浅沟槽隔离填充工艺段的健壮性和工艺窗口，提升器件性能、可靠性和良率。
第二实施例
本实施例中的浅沟槽隔离的制造方法，包括以下步骤：
步骤S01，在硅片的硅衬底中形成浅沟槽，该浅沟槽的深度为最小尺寸为 本步骤可通过刻蚀等现有方法，不再赘述。
步骤S02，向该浅沟槽内填充二氧化硅，二氧化硅的厚度为本步骤可以是HARP工艺、eHARP工艺、ALD工艺或FCVD工艺，可以针对不同尺寸的浅沟槽。
步骤S03，对该浅沟槽进行硅离子注入，以使得该浅沟槽内的二氧化硅区域含有硅原子，用来与后续退火过程中产生的氧原子结合，避免氧原子扩散氧化浅沟槽旁的衬底硅；并且使得浅沟槽内二氧化硅层的结构被打散，打散后的无定型二氧化硅在退火后重结晶，结构变得更紧密，从而消除缝隙和空洞缺陷，提高器件性能；
其中，本步骤包括两步常温硅离子注入：第一步高能量低剂量注入硅离子，注入深度第二步低能量高剂量注入硅离子，注入深度本步骤通过两次硅离子注入，使得浅沟槽内的填充氧化物区域充满硅原子；离子注入的注入深度可根据实际需要进行调整，较佳地为浅沟槽深度的5-100％；硅离子注入工艺可以是常温离子注入、低温离子注入或高温离子注入工艺。
步骤S04，对该硅片进行热退火，使二氧化硅变得致密，消除缝隙缺陷等。
其中，本步骤包括两步退火：第一步RTA快速退火和第二步高温炉管常规退火，第一步快速退火的退火温度为1050℃，退火时间为30秒，该步使得填充氧化物内的硅原子快速锁定退火所产生的氧原子并与之结合；第二步常规退火的退火温度为1050℃，退火时间为15分钟，该步使得填充二氧化硅变得更加致密，以消除浅沟槽中缝隙缺陷。实际应用中，退火工艺还可以Spike退火、RTA退火、激光退火或高温炉管退火，热退火温度为600-1250℃。第一步快速退火的退火时间可以为10-60秒；第二步常规退火的退火时间可以为5-30分钟。
本实施例可以应用于32/28纳米工艺平台有源区浅沟槽隔离填充工艺中，也可以用于16/14纳米FinFET工艺平台等其他有源区浅沟槽隔离填充工艺中。
Claims (8)
1.一种浅沟槽隔离的制造方法，其特征在于，其包括以下步骤：
步骤S01，在硅片的硅衬底中形成浅沟槽；
步骤S02，向该浅沟槽内填充氧化物；
步骤S03，对该浅沟槽进行硅离子注入，以使得该浅沟槽内的填充氧化物区域含有硅原子；
步骤S04，对该硅片进行热退火，包括第一步快速退火和第二步常规退火，该第一步快速退火中填充氧化物内的硅原子快速锁定退火所产生的氧原子并与之结合，该第二步常规退火中致密填充氧化物，以消除浅沟槽中缝隙缺陷。
2.根据权利要求1所述的浅沟槽隔离的制造方法，其特征在于：步骤S03还包括对该浅沟槽进行硅离子注入，以使得该浅沟槽内的填充氧化物结构被打散。
3.根据权利要求2所述的浅沟槽隔离的制造方法，其特征在于：步骤S03为多次硅离子注入，以使得该浅沟槽内的填充氧化物区域充满硅原子。
4.根据权利要求3所述的浅沟槽隔离的制造方法，其特征在于：步骤S03中硅离子注入的注入深度为该浅沟槽深度的5-100％。
5.根据权利要求3所述的浅沟槽隔离的制造方法，其特征在于：步骤S03中硅离子注入为常温离子注入、低温离子注入或高温离子注入。
6.根据权利要求1所述的浅沟槽隔离的制造方法，其特征在于：步骤S04中热退火为Spike退火、RTA退火、激光退火或高温炉管退火，热退火温度为600-1250℃。
7.根据权利要求1所述的浅沟槽隔离的制造方法，其特征在于：该第一步快速退火为RTA退火，退火时间为10-60秒；该第二步常规退火为高温炉管退火，退火时间为5-30分钟。
8.根据权利要求1所述的浅沟槽隔离的制造方法，其特征在于：步骤S02中填充氧化物为HARP工艺、eHARP工艺、ALD工艺或FCVD工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410491604.0A CN104269376B (zh) | 2014-09-24 | 2014-09-24 | 浅沟槽隔离的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410491604.0A CN104269376B (zh) | 2014-09-24 | 2014-09-24 | 浅沟槽隔离的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104269376A CN104269376A (zh) | 2015-01-07 |
| CN104269376B true CN104269376B (zh) | 2017-03-15 |
Family
ID=52160887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410491604.0A Active CN104269376B (zh) | 2014-09-24 | 2014-09-24 | 浅沟槽隔离的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104269376B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180061389A (ko) * | 2015-10-23 | 2018-06-07 | 어플라이드 머티어리얼스, 인코포레이티드 | 진보된 cmp 및 리세스 플로우를 위한 갭필 필름 수정 |
| CN107492521B (zh) * | 2016-06-12 | 2020-02-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及形成方法 |
| CN108321202A (zh) * | 2017-01-18 | 2018-07-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110223952A (zh) * | 2019-06-14 | 2019-09-10 | 武汉新芯集成电路制造有限公司 | 浅沟槽隔离结构的形成方法及半导体器件的形成方法 |
| US20230369050A1 (en) * | 2020-08-21 | 2023-11-16 | Applied Materials, Inc. | Etch Rate Modulation of FinFET Through High-Temperature Ion Implantation |
| CN112420915B (zh) * | 2020-11-23 | 2022-12-23 | 济南晶正电子科技有限公司 | 复合衬底的制备方法、复合薄膜及电子元器件 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1845308A (zh) * | 2006-03-17 | 2006-10-11 | 中国科学院上海微系统与信息技术研究所 | 提高金属氧化物半导体器件场区抗总剂量的加固方法 |
| CN102543821A (zh) * | 2010-12-22 | 2012-07-04 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的形成方法 |
-
2014
- 2014-09-24 CN CN201410491604.0A patent/CN104269376B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1845308A (zh) * | 2006-03-17 | 2006-10-11 | 中国科学院上海微系统与信息技术研究所 | 提高金属氧化物半导体器件场区抗总剂量的加固方法 |
| CN102543821A (zh) * | 2010-12-22 | 2012-07-04 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104269376A (zh) | 2015-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104269376B (zh) | 浅沟槽隔离的制造方法 | |
| JP4890448B2 (ja) | 相異なるチャネル領域に相異なるよう調整された内在応力を有するエッチストップ層を形成することによって、相異なる機械的応力を生成するための技術 | |
| JP4597531B2 (ja) | チャネル領域のドーパント分布がレトログレードな半導体デバイスおよびそのような半導体デバイスの製造方法 | |
| KR20120035699A (ko) | 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법 | |
| JP2012186281A (ja) | 半導体装置及びその製造方法 | |
| JP2010021525A (ja) | 半導体装置の製造方法 | |
| CN106816467A (zh) | 半导体装置及其制造方法 | |
| JP5821174B2 (ja) | 半導体装置の製造方法 | |
| CN102237396B (zh) | 半导体器件及其制造方法 | |
| US20050098818A1 (en) | Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers | |
| CN103811420A (zh) | 一种半导体器件的制备方法 | |
| KR100840684B1 (ko) | 반도체 소자의 제조방법 | |
| US7060547B2 (en) | Method for forming a junction region of a semiconductor device | |
| CN102543823B (zh) | 一种浅沟槽隔离制作方法 | |
| JP3737504B2 (ja) | 半導体装置の製造方法 | |
| CN106328534B (zh) | Mos晶体管及其形成方法 | |
| KR100728958B1 (ko) | 반도체 소자의 제조방법 | |
| KR101134157B1 (ko) | 차등적으로 변형된 진성 응력을 가지는 식각 정지층을 형성함으로써 차등 채널 영역들 내에 차등적인 기계적 응력을 생성하는 기술 | |
| CN107045985B (zh) | 半导体结构的形成方法 | |
| KR100798790B1 (ko) | 반도체 소자 제조 방법 | |
| KR100995332B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100604046B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100622812B1 (ko) | 반도체 소자의 게이트 제조 방법 | |
| JP5854104B2 (ja) | 半導体装置 | |
| KR101132298B1 (ko) | 반도체 소자의 게이트 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |