CN110223952A - 浅沟槽隔离结构的形成方法及半导体器件的形成方法 - Google Patents

浅沟槽隔离结构的形成方法及半导体器件的形成方法 Download PDF

Info

Publication number
CN110223952A
CN110223952A CN201910519120.5A CN201910519120A CN110223952A CN 110223952 A CN110223952 A CN 110223952A CN 201910519120 A CN201910519120 A CN 201910519120A CN 110223952 A CN110223952 A CN 110223952A
Authority
CN
China
Prior art keywords
oxide layer
silicon oxide
forming method
isolation structure
fleet plough
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910519120.5A
Other languages
English (en)
Inventor
罗清威
李赟
周俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201910519120.5A priority Critical patent/CN110223952A/zh
Publication of CN110223952A publication Critical patent/CN110223952A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明提供了一种浅沟槽隔离结构的形成方法及半导体器件的形成方法，包括：利用高深宽比工艺形成氧化硅层于一衬底的隔离沟槽中，所述氧化硅层可能在一设定深度范围内具有一孔隙缺陷；然后在所述氧化硅层的所述设定深度范围内注入硅离子；对所述氧化硅层执行高温湿法氧化工艺，以使注入的硅离子被氧化为氧化硅；对所述氧化硅层执行高温退火工艺，氧化形成的氧化硅可以修复所述氧化硅层中的孔隙缺陷，从而有效的提高了浅沟槽隔离结构的隔离性能，进而提高了半导体器件的性能。

Description

浅沟槽隔离结构的形成方法及半导体器件的形成方法
技术领域
本发明涉及半导体制备技术领域，尤其涉及一种浅沟槽隔离结构的形成方法及半导体器件的形成方法。
背景技术
在半导体工艺中，浅沟槽隔离结构(Shallow trench isolation，STI)的质量决定着半导体器件的基础电学性能。随着半导体制备工艺的飞速发展，半导体器件的特征尺寸显著减小，为了实现更高的电路密度，不仅半导体器件的特征尺寸被减小，半导体器件中的浅沟槽隔离结构的尺寸也会对应的缩小。由此，对浅沟槽隔离结构的制造工艺提出了更高要求，尤其对于非易失闪存(Nor Flash)来说，技术节点已经发展到55nm以下，浅沟槽隔离结构区域宽度变小，而深宽比(Aspect Ratio，AR)变大，使得隔离沟槽的填充变得越来越困难，成为影响半导体器件性能的一个重要的工艺步骤。
目前业界普遍采用高深宽比工艺(High Aspect Ratio Process，HARP)用作隔离沟槽的填充，其填充能力极强，可以较好的填充深宽比大于或等于3的隔离沟槽，但是采用HARP工艺填充隔离沟槽时，会在形成的氧化硅层中形成孔隙，从而影响浅沟槽隔离结构的隔离性能，导致半导体器件的性能下降。
发明内容
本发明的目的在于提供一种浅沟槽隔离结构的形成方法及半导体器件的形成方法，能够修复氧化硅层中的孔隙，提高浅沟槽隔离结构的隔离性能。
为了达到上述目的，本发明提供了一种浅沟槽隔离结构的形成方法，包括：
提供一衬底，所述衬底中形成有至少一个隔离沟槽；
利用高深宽比工艺形成氧化硅层于所述隔离沟槽中；
在所述氧化硅层的一设定深度范围内注入硅离子；
对所述氧化硅层执行高温湿法氧化工艺，以使注入的硅离子被氧化为氧化硅；
对所述氧化硅层执行高温退火工艺，以使氧化形成的氧化硅修复所述氧化硅层。
可选的，所述隔离沟槽的深宽比大于或等于4。
可选的，所述设定深度范围为从所述氧化硅层顶面沿内部延伸100埃-1000埃之间。
可选的，在所述氧化硅层的所述设定深度范围内注入硅离子的浓度大于1E14atoms/cm2。
可选的，对所述氧化硅层执行高温湿法氧化工艺的温度介于500摄氏度-800摄氏度之间。
可选的，对所述氧化硅层执行高温退火工艺的温度介于1000摄氏度-1200摄氏度之间。
可选的，所述衬底上形成有图形化的掩模层，所述氧化硅层填充所述隔离沟槽并延伸覆盖所述图形化的掩模层。
可选的，在利用高深宽比工艺形成所述氧化硅层之前，所述浅沟槽隔离结构的形成方法还包括：
利用炉管氧化工艺在所述隔离沟槽的内壁上形成一缓冲氧化层。
可选的，对所述氧化硅层执行高温退火工艺之后，所述浅沟槽隔离结构的形成方法还包括：
去除所述图形化的掩模层上方的氧化硅层，以使所述隔离沟槽及所述隔离沟槽内剩余的所述氧化硅层构成浅沟槽隔离结构；
去除所述图形化的掩模层。
本发明还提供了一种半导体器件的形成方法，利用所述的浅沟槽隔离结构的形成方法形成浅沟槽隔离结构。
在本发明提供的浅沟槽隔离结构的形成方法及半导体器件的形成方法中，包括：利用高深宽比工艺形成氧化硅层于一衬底的隔离沟槽中，所述氧化硅层可能在一设定深度范围内具有一孔隙缺陷；然后在所述氧化硅层的所述设定深度范围内注入硅离子；对所述氧化硅层执行高温湿法氧化工艺，以使注入的硅离子被氧化为氧化硅；对所述氧化硅层执行高温退火工艺，氧化形成的氧化硅可以修复所述氧化硅层中的孔隙缺陷，从而有效的提高了浅沟槽隔离结构的隔离性能，进而提高了半导体器件的性能。
附图说明
图1为本发明实施例提供的浅沟槽隔离结构的形成方法的流程图；
图2为本发明实施例提供的衬底上形成有垫氧化层及掩模层的结构示意图；
图3为本发明实施例提供的刻蚀掩模层、垫氧化层及部分厚度的衬底形成隔离沟槽的结构示意图；
图4为本发明实施例提供的对隔离沟槽进行第一次高温氧化工艺形成缓冲氧化层的结构示意图；
图5为本发明实施例提供的采用高深宽比工艺形成氧化硅层于隔离沟槽中的结构示意图；
图6为本发明实施例提供的在氧化硅层的设定深度范围内注入硅离子并执行高温湿法氧化工艺及高温退火工艺后的结构示意图；
图7为本发明实施例提供的去除图形化的掩模层上方的氧化硅层之后的结构示意图；
图8为本发明实施例提供的去除图形化的掩模层之后的结构示意图；
其中，附图标记为：
10-衬底；11-垫氧化层；111-图形化的垫氧化层；12-掩模层；121-图形化的掩模层；20-隔离沟槽；30-缓冲氧化层；40-氧化硅层；50-孔隙缺陷；60-浅沟槽隔离结构。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
如图1所示，本实施例提供了一种浅沟槽隔离结构的形成方法，包括：
步骤S1：提供一衬底，所述衬底中形成有至少一个隔离沟槽；
步骤S2：利用高深宽比工艺形成氧化硅层于所述隔离沟槽中；
步骤S3：在所述氧化硅层的一设定深度范围内注入硅离子；
步骤S4：对所述氧化硅层执行高温湿法氧化工艺，以使注入的硅离子被氧化为氧化硅；
步骤S5：对所述氧化硅层执行高温退火工艺，以使氧化形成的氧化硅修复所述氧化硅层。
具体的，请参阅图2-图8，其为采用所述浅沟槽隔离结构的形成方法形成的半导体结构的剖面示意图，接下来，将结合图2-图8对本实施例提供的浅沟槽隔离结构的形成方法作详细说明。
首先，请参阅图2，执行步骤S1，提供一衬底10，所述衬底10中定义出了多个有源区(未图示)，每个所述有源区均从所述衬底10的顶部向所述衬底10的内部延伸至所述衬底10的一定深度，所述有源区中可以通过离子注入等方式形成源区和漏区(未图示)，进一步的，所述源区和漏区的掺杂类型可根据所形成的半导体器件的类型决定。所述衬底10上形成有一垫氧化层11及掩模层12，所述垫氧化层11覆盖所述衬底10，所述掩模层12覆盖所述垫氧化层11。所述垫氧化层11的材料可以是氧化硅等，以起到缓解应力，增加膜层之间的粘附力的作用，所述掩模层12的材料可以是氮化硅等，其可以用于刻蚀阻挡或研磨阻挡等。
接下来，请参阅图3，刻蚀所述掩模层12、垫氧化层11及部分厚度的所述衬底10，以在所述衬底10中形成至少一个竖向贯穿所述有源区的隔离沟槽20，所述隔离沟槽20的数量及尺寸可以根据实际需要形成的半导体器件进行设计(图中仅示意性的展示出两个隔离沟槽20)。可选的，所述隔离沟槽20的深宽比大于或等于4，所以刻蚀所述掩模层12、垫氧化层11及部分厚度的所述衬底10的工艺可以是高密度等离子体刻蚀工艺，以较好的形成深宽比较大的所述隔离沟槽20。刻蚀完成后，剩余的所述垫氧化层11构成图形化的垫氧化层111，剩余的所述掩模层12构成图形化的掩模层121。
接着，请参阅图4，由于高密度等离子体刻蚀工艺形成所述隔离沟槽20时会损伤所述隔离沟槽20表面的衬底10，本实施例中，将所述衬底10送入炉管内进行炉管氧化工艺，以修复所述隔离沟槽20表面的等离子体损伤，在执行完炉管氧化工艺之后，所述隔离沟槽20的内壁上形成一层较薄的缓冲氧化层30，所述缓冲氧化层30的材料通常是氧化硅，且所述缓冲氧化层30可以起到缓冲应力的作用。
进一步，请参阅图5，执行步骤S2，利用高深宽比工艺(HARP工艺)形成氧化硅层40，所述氧化硅层40填充所述隔离沟槽20并延伸覆盖所述图形化的掩模层121。本实施例中，所述高深宽比工艺是在HARP机台中，采用含硅气体(例如是正硅酸乙酯，TEOS)和臭氧(O3)反应生成氧化硅以填充所述隔离沟槽20。但是从图5中可见，由于高深宽比工艺的工艺特性导致在所述氧化硅层40内可能会产生孔隙缺陷50，且产生的所述孔隙缺陷50呈竖直的线状分布。
经研究发现，采用所述高深宽比工艺填充所述隔离沟槽20时，若产生所述孔隙缺陷50，则所述孔隙缺陷50总是出现在所述氧化硅层40的一设定深度范围内；进一步通过实验得出，所述设定深度范围为从所述氧化硅层40的顶面沿内部延伸100埃-1000埃之间，也即采用所述高深宽比工艺填充所述隔离沟槽20时，所述孔隙缺陷50总是出现在从所述氧化硅层40的顶面沿内部延伸100埃-1000埃之间的深度范围内。
基于此发现，如图6所示，首先执行步骤S3，在所述氧化硅层40的所述设定深度范围内注入浓度大于1E14atoms/cm2硅离子，以使所述氧化硅层40中增加大剂量的硅离子；然后执行步骤S4，对所述氧化硅层40执行高温湿法氧化工艺，可以理解的是，高温湿法氧化工艺可以在高温、高压的条件下，利用气态的氧气作为氧化剂，将所述氧化硅层40中注入的硅离子氧化形成氧化硅。接着执行步骤S5，对所述氧化硅层40执行高温退火工艺，可以理解的是，高温退火工艺可以提高氧化硅的密度和质量，对所述氧化硅层40执行高温退火工艺后，步骤S4中氧化形成的氧化硅与所述氧化硅层40牢固的结合在一起，从而加速修复所述氧化硅层40中的孔隙缺陷50，这样一来，即使采用所述高深宽比工艺填充所述隔离沟槽20会形成所述孔隙缺陷50，也可以通过硅离子注入、高温湿法氧化及高温退火将所述孔隙缺陷50修复好。
可选的，本实施例中，对所述氧化硅层40执行高温湿法氧化工艺的温度介于500摄氏度-800摄氏度之间，例如是600摄氏度或700摄氏度等；对所述氧化硅层40执行高温退火工艺的温度介于1000摄氏度-1200摄氏度之间，例如是1050摄氏度、1100摄氏度或1150摄氏度等。
接下来，如图7所示，将所述孔隙缺陷50修复好以后，采用化学机械平滑化工艺去除所述图形化的掩模层121上方的氧化硅层40，以使所述隔离沟槽20及所述隔离沟槽20内剩余的所述氧化硅层40构成浅沟槽隔离结构60；接着如图8所示，采用湿法刻蚀工艺去除所述图形化的掩模层121。
本实施例还提供了一种半导体器件的形成方法，利用如图2-图8所示的浅沟槽隔离结构的形成方法形成所述浅沟槽隔离结构60，所述浅沟槽隔离结构60中没有孔隙缺陷50，从而具有较好的隔离性能，提高了所述半导体器件的性能。
综上，在本发明实施例提供浅沟槽隔离结构的形成方法及半导体器件的形成方法中，包括：利用高深宽比工艺形成氧化硅层于一衬底的隔离沟槽中，所述氧化硅层可能在一设定深度范围内具有一孔隙缺陷；然后在所述氧化硅层的所述设定深度范围内注入硅离子；对所述氧化硅层执行高温湿法氧化工艺，以使注入的硅离子被氧化为氧化硅；对所述氧化硅层执行高温退火工艺，氧化形成的氧化硅可以修复所述氧化硅层中的孔隙缺陷，从而有效的提高了浅沟槽隔离结构的隔离性能，进而提高了半导体器件的性能。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (10)

1.一种浅沟槽隔离结构的形成方法，其特征在于，包括：
提供一衬底，所述衬底中形成有至少一个隔离沟槽；
利用高深宽比工艺形成氧化硅层于所述隔离沟槽中；
在所述氧化硅层的一设定深度范围内注入硅离子；
对所述氧化硅层执行高温湿法氧化工艺，以使注入的硅离子被氧化为氧化硅；
对所述氧化硅层执行高温退火工艺，以使氧化形成的氧化硅修复所述氧化硅层。
2.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述隔离沟槽的深宽比大于或等于4。
3.如权利要求1或2所述的浅沟槽隔离结构的形成方法，其特征在于，所述设定深度范围为从所述氧化硅层顶面沿内部延伸100埃-1000埃之间。
4.如权利要求1或2所述的浅沟槽隔离结构的形成方法，其特征在于，在所述氧化硅层的所述设定深度范围内注入硅离子的浓度大于1E14atoms/cm2。
5.如权利要求1或2所述的浅沟槽隔离结构的形成方法，其特征在于，对所述氧化硅层执行高温湿法氧化工艺的温度介于500摄氏度-800摄氏度之间。
6.如权利要求1或2所述的浅沟槽隔离结构的形成方法，其特征在于，对所述氧化硅层执行高温退火工艺的温度介于1000摄氏度-1200摄氏度之间。
7.如权利要求1或2所述的浅沟槽隔离结构的形成方法，其特征在于，所述衬底上形成有图形化的掩模层，所述氧化硅层填充所述隔离沟槽并延伸覆盖所述图形化的掩模层。
8.如权利要求7所述的浅沟槽隔离结构的形成方法，其特征在于，在利用高深宽比工艺形成所述氧化硅层之前，所述浅沟槽隔离结构的形成方法还包括：
利用炉管氧化工艺在所述隔离沟槽的内壁上形成一缓冲氧化层。
9.如权利要求7所述的浅沟槽隔离结构的形成方法，其特征在于，对所述氧化硅层执行高温退火工艺之后，所述浅沟槽隔离结构的形成方法还包括：
去除所述图形化的掩模层上方的氧化硅层，以使所述隔离沟槽及所述隔离沟槽内剩余的所述氧化硅层构成浅沟槽隔离结构；
去除所述图形化的掩模层。
10.一种半导体器件的形成方法，其特征在于，利用如权利要求1-9中任一项所述的浅沟槽隔离结构的形成方法形成浅沟槽隔离结构。
CN201910519120.5A 2019-06-14 2019-06-14 浅沟槽隔离结构的形成方法及半导体器件的形成方法 Pending CN110223952A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910519120.5A CN110223952A (zh) 2019-06-14 2019-06-14 浅沟槽隔离结构的形成方法及半导体器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910519120.5A CN110223952A (zh) 2019-06-14 2019-06-14 浅沟槽隔离结构的形成方法及半导体器件的形成方法

Publications (1)

Publication Number Publication Date
CN110223952A true CN110223952A (zh) 2019-09-10

Family

ID=67817257

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910519120.5A Pending CN110223952A (zh) 2019-06-14 2019-06-14 浅沟槽隔离结构的形成方法及半导体器件的形成方法

Country Status (1)

Country Link
CN (1) CN110223952A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6214698B1 (en) * 2000-01-11 2001-04-10 Taiwan Semiconductor Manufacturing Company Shallow trench isolation methods employing gap filling doped silicon oxide dielectric layer
US20110117721A1 (en) * 2009-11-12 2011-05-19 Samsung Electronics Co., Ltd Method of forming isolation layer structure and method of manufacturing a semiconductor device including the same
CN102420130A (zh) * 2011-07-01 2012-04-18 上海华力微电子有限公司 通过离子注入工艺来控制氧化膜厚度的方法
CN103594413A (zh) * 2012-08-14 2014-02-19 中芯国际集成电路制造(上海)有限公司 一种浅沟槽隔离结构的制作方法
CN104269376A (zh) * 2014-09-24 2015-01-07 上海华力微电子有限公司 浅沟槽隔离的制造方法
CN106245002A (zh) * 2015-06-12 2016-12-21 朗姆研究公司 消除在原子层沉积中二氧化硅膜的接缝的系统和方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6214698B1 (en) * 2000-01-11 2001-04-10 Taiwan Semiconductor Manufacturing Company Shallow trench isolation methods employing gap filling doped silicon oxide dielectric layer
US20110117721A1 (en) * 2009-11-12 2011-05-19 Samsung Electronics Co., Ltd Method of forming isolation layer structure and method of manufacturing a semiconductor device including the same
CN102420130A (zh) * 2011-07-01 2012-04-18 上海华力微电子有限公司 通过离子注入工艺来控制氧化膜厚度的方法
CN103594413A (zh) * 2012-08-14 2014-02-19 中芯国际集成电路制造(上海)有限公司 一种浅沟槽隔离结构的制作方法
CN104269376A (zh) * 2014-09-24 2015-01-07 上海华力微电子有限公司 浅沟槽隔离的制造方法
CN106245002A (zh) * 2015-06-12 2016-12-21 朗姆研究公司 消除在原子层沉积中二氧化硅膜的接缝的系统和方法

Similar Documents

Publication Publication Date Title
US8211779B2 (en) Method for forming isolation layer in semiconductor device
US20090068817A1 (en) Method for forming isolation layer in semiconductor device
CN103531522B (zh) 浅沟槽隔离结构制备方法
CN110223952A (zh) 浅沟槽隔离结构的形成方法及半导体器件的形成方法
CN111933572A (zh) 半导体结构及其制作方法
CN105097640B (zh) 一种快闪存储器的隔离绝缘膜及其制作方法
KR101035595B1 (ko) 반도체장치의 트렌치 갭필 방법
CN107968040A (zh) 一种提高硅外延生长均匀性的工艺
JP2006319063A (ja) 半導体装置の製造方法
KR100554828B1 (ko) 반도체 소자의 소자 분리막 형성 방법
JP2010050145A (ja) 素子分離構造の製造方法および素子分離構造
US20120220124A1 (en) Method for fabricating semiconductor device
CN103887229A (zh) 一种改善厚栅氧化物形貌的方法
CN103871953B (zh) 一种浅沟槽填充方法
CN114361010B (zh) 半导体器件的制备方法
KR100557960B1 (ko) 반도체 장치의 소자 분리막 형성 방법
KR100694984B1 (ko) 반도체 소자의 제조방법
KR100474863B1 (ko) 반도체 소자의 소자 분리막 형성 방법
CN104051321A (zh) 浅沟槽隔离的制备方法
KR100779370B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100815951B1 (ko) 에스티아이의 트랜치 프로파일 개선 방법
JP2004200267A (ja) 半導体装置の製造方法
CN105097643A (zh) 浅沟槽隔离结构的形成方法
KR20060075402A (ko) 반도체 소자의 소자 분리막 형성 방법
CN102130044B (zh) 硅通孔内形成绝缘层的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190910

RJ01 Rejection of invention patent application after publication