CN1845308A - 提高金属氧化物半导体器件场区抗总剂量的加固方法 - Google Patents
提高金属氧化物半导体器件场区抗总剂量的加固方法 Download PDFInfo
- Publication number
- CN1845308A CN1845308A CN 200610024846 CN200610024846A CN1845308A CN 1845308 A CN1845308 A CN 1845308A CN 200610024846 CN200610024846 CN 200610024846 CN 200610024846 A CN200610024846 A CN 200610024846A CN 1845308 A CN1845308 A CN 1845308A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- metal oxide
- oxide semiconductor
- reinforcement means
- dose radiation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明涉及提高MOS晶体管场区抗总剂量辐射的加固方法,属于微电子与固体电子学中、半导体集成电路加工技术领域。本发明的特征在于在金属氧化物半导体器件制备工艺流程的刻蚀硅岛、场注入、去胶清洗、场氧化之后,以及预栅氧之前,在场区氧化层中室温下注入氮、氟、硅或锗离子中的一种或者它们的组合,在惰性气氛的保护下,于800~1000℃的温度退火30~60min,然后正常进行后续工艺,注入的能量和剂量根据场氧化层的厚度决定;在氧化层中引入深电子陷阱,避免了边缘漏电流,减小了辐射产生正电荷对器件的影响,从而提高了器件的抗总剂量辐射的水平。而且这种方法不用特殊制备氧化埋层的方法,适用于商业化生产。
Description
技术领域
本发明涉及一种提高金属氧化物半导体(MOS)器件的场区抗总剂量辐射的加固方法,更确切地说,是采用离子注入的方法将掺杂离子引入到器件的场区氧化层中,以提高基于器件和电路的抗总剂量辐射性能。属于微电子学与固体电子学、硅集成电子器件材料的制造等研究领域。
背景技术
在互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)制造技术中,一般通过局域氧化硅(LOCOS)或浅沟道隔离(STI)技术获得氧化层以实现器件间的电隔离,而MOS器件中对总剂量辐射最敏感的区域就是氧化层,在MOS器件中总剂量辐射引起的效应主要是在氧化物中产生电荷以及在Si/SiO2界面产生界面状态。电离辐射在半导体内部产生的电子—空穴对可以很快复合,但在MOS器件的SiO2中产生的电子—空穴对,只是部分复合,从图1可以看出,在外电场的作用下,由于电子迁移率(2×10-3m2/Vs(T=300K))较大,可以很快的离开绝缘层,留下空穴将在电场作用下,以较慢的迁移速度(2×10-9m2/Vs(T=300K)),在SiO2中迁移。最后,当空穴到达Si/SiO2界面附近靠近SiO2侧被陷阱所俘获而成为正的空间电荷,并同时在Si/SiO2界面引入辐射感生界面态。因此,采用场区氧化物隔离的器件,在经受电离辐射时,场区氧化物俘获的正电荷远远大于栅氧层所俘获的正电荷。对于体硅N管,场氧化层下面的P型衬底的阈值电压会因此大大的降低,甚至能降到0V左右,此时场绝缘氧化层就起不到隔离的作用,泄漏电流随之增加,如图2所示。对于SOI MOS器件,如图3所示,硅岛边缘就等价于平行于SOI MOS器件平行的寄生晶体管,硅岛边缘的氧化层对辐射更敏感,此时这些寄生晶体管在主晶体管为关态时也很有可能导通(边缘泄漏电流),导致器件漏电流意想不到的增加。但这些漏电流是可以由栅电压控制的,只是在转移特性(I-V)曲线上会出现一个“台阶”,如图4中Sidewall current所指的电流。对于CMOS器件,这些由隔离氧化层引起的泄漏电流,是迫切需要解决的问题。
对于场氧的加固,人们想了很多办法,目前主要有两种方法,一是采用无边缘器件以避开场区,如环栅,但是这种无边缘器件占用版图面积比较大,不适应于目前超大规模集成电路的发展对器件尺寸减小的要求。另一种就是从场区工艺本身入手,抑制P型场区的反型,消除场区边缘电离辐射寄生漏电,一方面采用P型注入,提高场氧化层下P型硅表面掺杂浓度,可以增加电路的抗电离辐照的能力,但是由于场氧化层下P型掺杂浓度直接影响NMOS器件的击穿电压,掺杂浓度越高,器件的击穿电压越低,因为保证电路正常可靠地工作,P型掺杂浓度的提高受到限制,同时由于P型杂质在Si/SiO2界面的分凝效应,P型杂质在厚场氧下表面浓度难于大幅度提高,采用该方法提高电路的抗辐射能力不明显;另一方面改变场氧的制备工艺,如减薄氧化层厚度、改变热生长场氧化层的工艺条件,但是这仍不能满足电路抗辐照的要求。
发明内容
本发明的目的在于提供一种提高MOS器件场区抗辐射性能的加固方法,所述的加固方法既能避免了MOS器件中隔离场氧化层中电离辐射导致的边缘泄漏电流,同时延长了MOS器件在恶劣辐射环境下的使用寿命;因而,既避免了采用无边缘器件带来的器件尺寸增加,也避免了采用提高场氧化层下P型硅表面掺杂浓度方法造成的电路击穿电压降低,且所述的加固工艺简单并与CMOS工艺兼容,且加固工艺,适合于商业化生产。
本发明提供的方法的特征是,在MOS器件的隔离场氧化层中注入一定剂量氮、氟、硅、锗等离子中的一种或几种,以提供深电子陷阱及复合中心,这种深电子陷阱及复合中心在场氧化层中、位于场氧化层/硅岛界面附近,既不在界面上,也不在硅岛硅中。
本发明的实现方案是
本发明,通过在场区氧化层中产生深电子陷阱/复合中心,抑制电子从氧化层中向外迁移。从而使得氧化层始终保持电中性,器件的使用性能也得以保持。注入氧化层中的掺杂离子应该能与辐射损伤引起的任何自由电子牢牢结合,由此而言,注入的氮、氟、硅和锗离子可以很好的达到要求。
本发明实现的技术方案:
1)在MOS器件制备工艺流程的刻蚀硅岛、场注入、去胶清洗、场氧化之后,以及预栅氧之前,在场区氧化层中室温下注入氮、氟、硅和锗离子的一种或者他们的组合,在N2或者Ar气氛或Ar+3vol%O2的保护下,于800~1000℃的温度下退火30~60min,然后正常进行后续工艺。注入的能量和剂量根据场氧化层的厚度决定。
2)对于隔离区场氧化层参数不同的器件而言,注入离子的能量和剂量不同,但是退火之后最终得到的注入离子的峰值都是位于场区氧化层中、距离Si与氧化层界面为800~1600处;
3)注入后的退火与标准CMOS工艺兼容:温度为在700~1000℃范围内、在惰性气氛保护下进行;所涉及的MSO晶体管可以是体硅MOS晶体管或绝缘层上的硅(SOI)MOS晶体管;
4)采用局域热氧化(LOCOS)或者浅沟道(STI)工艺获得场区氧化层以实现器件的电隔离。
本发明所用的离子注入工艺是非常成熟的工艺,但是本发明的特点在于采用离子注入的工艺对MOS器件的隔离场氧化层注入其他杂质离子,从而对MOS器件进行加固,降低了MOS器件的边缘漏电流,提高了MOS器件的抗总剂量辐射水平。本发明的特征在于离子注入的剂量、能量等工艺参数对提高MOS器件的抗总剂量辐射性能有显著的效果。如果离子注入的剂量过高,会对隔离氧化层的绝缘性能产生影响,不利于器件之间的绝缘隔离。如果剂量太低,则对加固起不到相应的作用。对注Si离子,剂量必须达到在氧化层中形成Si纳米团簇(Si Nanoclusters),并且对隔离氧化层的绝缘性能的损伤尽可能少,这个剂量范围大概为1×1015~1×1017ions/cm2。剂量低于1×1015ions/cm2时退火后在场氧化层中只会形成SiOx结构,不能形成Si纳米团簇,起不到加固的作用;剂量过高(>5×1017ions/cm2)时,会在场氧化层中会形成富硅结构,这对器件性能产生负面影响。对于F离子的注入,剂量为1×1012~1×1016ions/cm2范围内;对于N离子的注入,剂量在1×1014~1×1017ions/cm2范围内,剂量过低(<1×1014ions/cm2)达不到加固的效果,剂量过高会在氧化层层中形成一层氮化硅(Si3N4),甚至形成气泡,这种氮化物的晶格结构和Si差别较大,从而引起界面的起伏,导致场氧化层的绝缘性能,最终影响器件的电学性能。对Ge离子注入的剂量范围为1×1011~5×1015ions/cm2。
附图说明
图1.MOS结构中,辐照感生电荷的生成、传输和俘获示意图
图2.NMOSFET中场氧化物可能存在的辐射致漏电流通道
图3.SOI NMOSFET中场氧化物可能存在的辐射致边缘侧沟漏电流通道
图4.NMOSFET/SOI在辐射前后的I-V曲线,显示了侧墙的泄漏电流
图5.采用本发明提供的方法加固的SOI器件在不同辐射剂量下,器件的Ids-Vgs曲线:(a)加固器件,(b)对比器件
图6.采用本发明提供的方法加固的SOI器件在不同辐射剂量下,器件的Ids-Vgs曲线(a)加固器件,(b)对比器件
具体实施方式
下列实施例将有助理解本发明,但本发明的内容决不限制实施例。
实施例1.
以SOI MOSFET为例。采用标准的CMOS工艺,在标准SIMOX圆片上制作MOS器件的过程中,在场氧化步骤之后,获得氧化层的厚度为300nm,然后采用掩模板保护,注入能量为120keV、剂量为1×1016cm-2的硅离子,在N2气氛的保护、1000℃的温度下退火30min;然后进行后续工艺,直至完成整个的MOS器件的制作工艺。此时获得的SOI MOS器件没有边缘漏电流,具有优越的抗辐射性能,如图5所示。
实施例2~9
注入离子分别为Si,或N,或F,注入剂量深度以及退火等工艺列于表中,经加固后,使SOI绝缘埋层具有优越的抗辐射性能。(图6所示)由图5和图6曲线中可以看出,经过辐照后,对比样品的漏电流骤然增加,而加固样品的漏电流没有明显的变化,且阈值电压漂移大大小于非加固样品;经过1.5Mrad(Si)辐照后,加固样品仍然具有良好的Ids-Vgs特性曲线。
No. | 注入离子 | 剂量(ions/cm2) | 退火温度(℃) | 时间(h) | 保护气氛 | 耐辐射性能指标 |
2 | F | 1×1014 | 900~1000 | 1 | Ar | ~3×105rad(Si) |
3 | F | 1×1015 | 1 | N2 | ||
4 | N | 1×1014 | ~1000 | 1 | N2 | 3×105~5×105rad(Si) |
5 | N | 1×1016 | 1 | Ar | ||
6 | N | 1×1017 | 1 | N2 | ||
7 | Si | 5×1015 | ~800 | 0.5 | Ar+3%O2 | >5×105rad(Si) |
8 | Si | 4×1016 | ~1000 | 1 | Ar+3%O2 | |
9 | Si | 1×1017 | ~900 | 0.8 | Ar |
Claims (8)
1.一种提高金属氧化物半导体器件场区抗总剂量辐射的加固方法,其特征在于在金属氧化物半导体器件制备工艺流程的刻蚀硅岛、场注入、去胶清洗、场氧化之后,以及预栅氧之前,在场区氧化层中室温下注入氮、氟、硅或锗离子中的一种或者它们的组合,在惰性气氛的保护下,于800~1000℃的温度退火30~60min,然后正常进行后续工艺,注入的能量和剂量根据场氧化层的厚度决定。
2.按权利要求1所述的提高金属氧化物半导体器件场区抗总剂量辐射的加固方法,其特征在于离子注入是在室温下进行的。
3.按权利要求1所述的提高金属氧化物半导体器件场区抗总剂量辐射的加固方法,其特征在于Si离子注入的剂量范围为1×1015~1×1017cm-2。
4.按权利要求1所述的提高金属氧化物半导体器件场区抗总剂量辐射的加固方法,其特征在于氮离子注入的剂量范围为1×1014~1×1017cm-2。
5.按权利要求1所述的提高金属氧化物半导体器件场区抗总剂量辐射的加固方法,其特征在于氟离子注入的剂量范围为1×1012~1×1016cm-2。
6.按权利要求1所述的提高金属氧化物半导体器件场区抗总剂量辐射的加固方法,其特征在于锗离子注入的剂量范围为1×1011~5×1015cm-2。
7.按权利要求1、2、3、4、5或6中任意一个权利要求所述的提高金属氧化物半导体器件场区抗总剂量辐射的加固方法,其特征在于退火之后最终得到的注入离子的峰值位于场区氧化层中,距离硅与氧化层界面为800~1600处。
8.按权利要求1所述的提高金属氧化物半导体器件场区抗总剂量辐射的加固方法,其特征在于所述的惰性气氛为Ar、氮气或Ar+3vol%O2。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100248464A CN100373585C (zh) | 2006-03-17 | 2006-03-17 | 提高金属氧化物半导体器件场区抗总剂量的加固方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100248464A CN100373585C (zh) | 2006-03-17 | 2006-03-17 | 提高金属氧化物半导体器件场区抗总剂量的加固方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1845308A true CN1845308A (zh) | 2006-10-11 |
CN100373585C CN100373585C (zh) | 2008-03-05 |
Family
ID=37064235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006100248464A Expired - Fee Related CN100373585C (zh) | 2006-03-17 | 2006-03-17 | 提高金属氧化物半导体器件场区抗总剂量的加固方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100373585C (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104217925A (zh) * | 2013-06-05 | 2014-12-17 | 中国科学院微电子研究所 | 一种降低绝缘体上硅材料埋氧层中正电荷密度的方法 |
CN104269376B (zh) * | 2014-09-24 | 2017-03-15 | 上海华力微电子有限公司 | 浅沟槽隔离的制造方法 |
CN108598168A (zh) * | 2018-05-03 | 2018-09-28 | 深圳吉华微特电子有限公司 | 抗总剂量辐射的功率场效应晶体管及其制造方法 |
CN111739838A (zh) * | 2020-06-23 | 2020-10-02 | 中国科学院上海微系统与信息技术研究所 | 一种抗辐射的soi材料的制备方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2778550B2 (ja) * | 1995-09-08 | 1998-07-23 | 日本電気株式会社 | 半導体集積回路の製造方法 |
JPH1065156A (ja) * | 1996-08-20 | 1998-03-06 | Nittetsu Semiconductor Kk | 半導体装置の製造方法 |
JP4665141B2 (ja) * | 2001-06-29 | 2011-04-06 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
US6569781B1 (en) * | 2002-01-22 | 2003-05-27 | International Business Machines Corporation | Method of forming an ultra-thin oxide layer on a silicon substrate by implantation of nitrogen through a sacrificial layer and subsequent annealing prior to oxide formation |
US6825133B2 (en) * | 2003-01-22 | 2004-11-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Use of fluorine implantation to form a charge balanced nitrided gate dielectric layer |
-
2006
- 2006-03-17 CN CNB2006100248464A patent/CN100373585C/zh not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104217925A (zh) * | 2013-06-05 | 2014-12-17 | 中国科学院微电子研究所 | 一种降低绝缘体上硅材料埋氧层中正电荷密度的方法 |
CN104217925B (zh) * | 2013-06-05 | 2017-07-18 | 中国科学院微电子研究所 | 一种降低绝缘体上硅材料埋氧层中正电荷密度的方法 |
CN104269376B (zh) * | 2014-09-24 | 2017-03-15 | 上海华力微电子有限公司 | 浅沟槽隔离的制造方法 |
CN108598168A (zh) * | 2018-05-03 | 2018-09-28 | 深圳吉华微特电子有限公司 | 抗总剂量辐射的功率场效应晶体管及其制造方法 |
CN111739838A (zh) * | 2020-06-23 | 2020-10-02 | 中国科学院上海微系统与信息技术研究所 | 一种抗辐射的soi材料的制备方法 |
CN111739838B (zh) * | 2020-06-23 | 2023-10-31 | 中国科学院上海微系统与信息技术研究所 | 一种抗辐射的soi材料的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100373585C (zh) | 2008-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6677622B2 (en) | Semiconductor device having insulated gate bipolar transistor with dielectric isolation structure | |
CN1280918C (zh) | 参考电压半导体 | |
CN101226962B (zh) | Hvmos及集成hvmos与cmos的半导体器件 | |
CN101043053B (zh) | 具有改善性能的功率半导体器件和方法 | |
CN101707210A (zh) | 一种抗辐照的场效应晶体管、cmos集成电路及其制备 | |
CN101777580B (zh) | 一种隧穿场效应晶体管及其制造方法 | |
CN1494742A (zh) | 半导体器件及其制造方法 | |
CN102194827A (zh) | 一种基于高介电常数材料的抗辐照soi器件及制备方法 | |
CN103762230B (zh) | N沟道注入效率增强型绝缘栅双极型晶体管 | |
CN102130153B (zh) | 绝缘体上硅的n型横向绝缘栅双极晶体管及其制备方法 | |
CN100373585C (zh) | 提高金属氧化物半导体器件场区抗总剂量的加固方法 | |
EP0368444B1 (en) | Semiconductor device, e.g. field-effect transistor, and method of producing the same | |
CN103928309B (zh) | N沟道碳化硅绝缘栅双极型晶体管的制备方法 | |
CN102088030A (zh) | 横向双扩散金属氧化物半导体场效应管及其制造方法 | |
CN101834202B (zh) | 降低热载流子效应的n型横向绝缘栅双极型器件 | |
CN101819993B (zh) | 降低热载流子效应的p型横向绝缘栅双极型器件 | |
CN102347367B (zh) | 一种基于部分耗尽型soi工艺的抗辐射mos器件结构 | |
CN111293169A (zh) | 一种提高抗辐射vdmos的栅氧反向击穿加固工艺方法 | |
CN102760761B (zh) | 一种抗闩锁n型绝缘体上硅横向绝缘栅双极型晶体管 | |
CN202394982U (zh) | 一种基于部分耗尽型soi工艺的抗辐射mos器件结构 | |
US8530967B2 (en) | Lateral insulated-gate bipolar transistor and manufacturing method thereof | |
KR101779224B1 (ko) | 펀치스루 반도체 디바이스 및 그의 제조 방법 | |
CN1193432C (zh) | 降低绝缘体上的硅晶体管源漏串联电阻的结构及实现方法 | |
CN104347403A (zh) | 一种绝缘栅双极性晶体管的制造方法 | |
JP5463698B2 (ja) | 半導体素子、半導体装置および半導体素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080305 Termination date: 20120317 |