JPH1065156A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1065156A JPH1065156A JP21874796A JP21874796A JPH1065156A JP H1065156 A JPH1065156 A JP H1065156A JP 21874796 A JP21874796 A JP 21874796A JP 21874796 A JP21874796 A JP 21874796A JP H1065156 A JPH1065156 A JP H1065156A
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- resist
- concentration impurity
- gate electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 ドレインコンダクタンス低減と同時にフィー
ルド酸化膜下の結晶欠陥に起因するリーク電流を低減し
得る半導体装置の製造方法を提供する。 【解決手段】 Ｐ型シリコン基板１３上にＭＯＳトラン
ジスタのゲート電極１８を形成した後、ゲート電極上に
レジストパターン１７をそのまま残存させる。そして、
レジスト２０を塗布した後、エッチバックを行うことに
より、ゲート電極１８の側壁部にレジストからなる側壁
スペーサー２２を形成する。その後、基板１３中に高濃
度の不純物をイオン注入し、ついで、レジストパターン
１７と側壁スペーサー２２を除去した後、低濃度の不純
物をイオン注入する。最後に、アニール処理を行って高
濃度不純物拡散層、低濃度不純物拡散層を形成する。
ルド酸化膜下の結晶欠陥に起因するリーク電流を低減し
得る半導体装置の製造方法を提供する。 【解決手段】 Ｐ型シリコン基板１３上にＭＯＳトラン
ジスタのゲート電極１８を形成した後、ゲート電極上に
レジストパターン１７をそのまま残存させる。そして、
レジスト２０を塗布した後、エッチバックを行うことに
より、ゲート電極１８の側壁部にレジストからなる側壁
スペーサー２２を形成する。その後、基板１３中に高濃
度の不純物をイオン注入し、ついで、レジストパターン
１７と側壁スペーサー２２を除去した後、低濃度の不純
物をイオン注入する。最後に、アニール処理を行って高
濃度不純物拡散層、低濃度不純物拡散層を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特にＬＤＤ（Lightly Doped Drain）構造
を有するＭＯＳトランジスタの形成方法に関するもので
ある。
方法に関し、特にＬＤＤ（Lightly Doped Drain）構造
を有するＭＯＳトランジスタの形成方法に関するもので
ある。
【０００２】
【従来の技術】ＬＤＤ構造は、ＭＯＳトランジスタのゲ
ート両端の不純物濃度を部分的に低下させ、この部分で
の電界を緩和することにより、トランジスタ特性に悪影
響を及ぼすホットキャリアの発生を防止しようとするも
のである。以下、ＬＤＤ構造を有する従来の半導体装置
の製造方法の一例を図３を用いて説明する。
ート両端の不純物濃度を部分的に低下させ、この部分で
の電界を緩和することにより、トランジスタ特性に悪影
響を及ぼすホットキャリアの発生を防止しようとするも
のである。以下、ＬＤＤ構造を有する従来の半導体装置
の製造方法の一例を図３を用いて説明する。
【０００３】図３（ａ）に示すように、まず、周囲を素
子分離領域のフィールド酸化膜１に取り囲まれた素子能
動領域のシリコン基板２表面を露出させた状態でゲート
酸化膜、ゲート電極用導電膜を形成する。そして、フォ
トリソグラフィー技術とドライエッチング技術を用いて
これらの膜のパターニングを行うことにより、ゲート絶
縁膜３およびゲート電極４を形成する。その後、パター
ニングに用いたレジストマスクを除去し、低濃度不純物
層を形成するためのイオン注入（図中矢印５で示す）を
基板２に対してイオンが垂直に入射するように行う。
子分離領域のフィールド酸化膜１に取り囲まれた素子能
動領域のシリコン基板２表面を露出させた状態でゲート
酸化膜、ゲート電極用導電膜を形成する。そして、フォ
トリソグラフィー技術とドライエッチング技術を用いて
これらの膜のパターニングを行うことにより、ゲート絶
縁膜３およびゲート電極４を形成する。その後、パター
ニングに用いたレジストマスクを除去し、低濃度不純物
層を形成するためのイオン注入（図中矢印５で示す）を
基板２に対してイオンが垂直に入射するように行う。
【０００４】次に、図３（ｂ）に示すように、全面にＣ
ＶＤ酸化膜６を形成し、続いてエッチバックを行うこと
により、ゲート電極４の側壁部に前記酸化膜６からなる
側壁スペーサー７を形成する。そして、図３（ｃ）に示
すように、高濃度不純物層を形成するためのイオン注入
（図中矢印８で示す）を基板２に対してイオンが垂直に
入射するように行う。最後に、熱処理を施して注入イオ
ンの活性化処理を行うことにより、図３（ｄ）に示すよ
うなソース・ドレイン領域９をなす低濃度不純物拡散層
１０、高濃度不純物拡散層１１が形成される。
ＶＤ酸化膜６を形成し、続いてエッチバックを行うこと
により、ゲート電極４の側壁部に前記酸化膜６からなる
側壁スペーサー７を形成する。そして、図３（ｃ）に示
すように、高濃度不純物層を形成するためのイオン注入
（図中矢印８で示す）を基板２に対してイオンが垂直に
入射するように行う。最後に、熱処理を施して注入イオ
ンの活性化処理を行うことにより、図３（ｄ）に示すよ
うなソース・ドレイン領域９をなす低濃度不純物拡散層
１０、高濃度不純物拡散層１１が形成される。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
方法で形成されたＭＯＳトランジスタには、次に示す３
つの問題点がある。まず、第１の問題点は、上記ＭＯＳ
トランジスタでは、基板内に注入した不純物が熱処理に
よって拡散し、ドレイン領域の高濃度不純物拡散層の端
部がゲート電極の直下にまで延びた状態となる。このよ
うな構造では、ゲート電極直下の高濃度不純物拡散層に
よる寄生容量が増加し、ドレインコンダクタンスが増加
することになる。
方法で形成されたＭＯＳトランジスタには、次に示す３
つの問題点がある。まず、第１の問題点は、上記ＭＯＳ
トランジスタでは、基板内に注入した不純物が熱処理に
よって拡散し、ドレイン領域の高濃度不純物拡散層の端
部がゲート電極の直下にまで延びた状態となる。このよ
うな構造では、ゲート電極直下の高濃度不純物拡散層に
よる寄生容量が増加し、ドレインコンダクタンスが増加
することになる。
【０００６】第２の問題点は、上記ＭＯＳトランジスタ
を形成する際、低濃度不純物拡散層と高濃度不純物拡散
層の形成にはエッチバック法を用いてゲート電極の側壁
部に酸化膜のスペーサーを形成し、イオン注入の打ち分
けを行っていた。そのため、工程数が多くなるという問
題、または酸化膜形成、エッチバック処理に伴ってパー
ティクル数が増加するという問題が生じていた。
を形成する際、低濃度不純物拡散層と高濃度不純物拡散
層の形成にはエッチバック法を用いてゲート電極の側壁
部に酸化膜のスペーサーを形成し、イオン注入の打ち分
けを行っていた。そのため、工程数が多くなるという問
題、または酸化膜形成、エッチバック処理に伴ってパー
ティクル数が増加するという問題が生じていた。
【０００７】第３の問題点は、ＬＤＤ構造に関わる問題
ではなく、素子分離にＬＯＣＯＳ（Local Oxidation of
Silicon）法によるフィールド酸化膜を用いたことに伴
う問題である。フィールド酸化膜を形成する際には酸化
膜形成時の体積膨張や、選択酸化のマスクである窒化膜
形成時の酸化膜、基板との熱膨張率の違いから基板に応
力が加わり、フィールド酸化膜端部のバーズビーク（Bi
rd's Beak ）下に結晶欠陥が生じる。その結果、この結
晶欠陥に起因してリーク電流が増加し、素子特性に悪影
響を及ぼすという問題がある。
ではなく、素子分離にＬＯＣＯＳ（Local Oxidation of
Silicon）法によるフィールド酸化膜を用いたことに伴
う問題である。フィールド酸化膜を形成する際には酸化
膜形成時の体積膨張や、選択酸化のマスクである窒化膜
形成時の酸化膜、基板との熱膨張率の違いから基板に応
力が加わり、フィールド酸化膜端部のバーズビーク（Bi
rd's Beak ）下に結晶欠陥が生じる。その結果、この結
晶欠陥に起因してリーク電流が増加し、素子特性に悪影
響を及ぼすという問題がある。
【０００８】そこで、第１の問題点を解決するために、
特開平２−１５３５３８号公報には、素子分離領域に垂
直入射により高濃度の不純物をイオン注入して高濃度不
純物拡散層を形成する工程と、絶縁膜およびゲート側壁
の酸化膜を除去した後、低濃度の不純物を斜め回転イオ
ン注入により導入し低濃度不純物拡散層を形成する工程
を有する半導体装置の製造方法が開示されている。この
方法を用いると、ゲート端とソース・ドレイン領域の端
部がオーバーラップしない構造にできるため、ドレイン
コンダクタンスの抑制効果が得られる。しかしながら、
フィールド酸化膜のバーズビーク下の結晶欠陥によって
リーク電流が増加するという第３の問題点が解決されな
い。
特開平２−１５３５３８号公報には、素子分離領域に垂
直入射により高濃度の不純物をイオン注入して高濃度不
純物拡散層を形成する工程と、絶縁膜およびゲート側壁
の酸化膜を除去した後、低濃度の不純物を斜め回転イオ
ン注入により導入し低濃度不純物拡散層を形成する工程
を有する半導体装置の製造方法が開示されている。この
方法を用いると、ゲート端とソース・ドレイン領域の端
部がオーバーラップしない構造にできるため、ドレイン
コンダクタンスの抑制効果が得られる。しかしながら、
フィールド酸化膜のバーズビーク下の結晶欠陥によって
リーク電流が増加するという第３の問題点が解決されな
い。
【０００９】また、第３の問題点を解決するために、特
開平７−６６２７９号公報には、フィールド酸化膜の膜
厚を薄くし、結晶欠陥を取り囲むように基板と逆導電型
の拡散層を形成した半導体装置およびその製造方法が開
示されている。この製造方法によれば、リーク電流増加
の問題は解決できるものの、上記第１、第２の問題点を
解決することはできない。さらに、この方法ではフィー
ルド酸化膜の膜厚を薄くするため、素子分離耐圧が著し
く低下するという問題を抱えており、適切な方法ではな
い。
開平７−６６２７９号公報には、フィールド酸化膜の膜
厚を薄くし、結晶欠陥を取り囲むように基板と逆導電型
の拡散層を形成した半導体装置およびその製造方法が開
示されている。この製造方法によれば、リーク電流増加
の問題は解決できるものの、上記第１、第２の問題点を
解決することはできない。さらに、この方法ではフィー
ルド酸化膜の膜厚を薄くするため、素子分離耐圧が著し
く低下するという問題を抱えており、適切な方法ではな
い。
【００１０】本発明は、上記の課題を解決するためにな
されたものであって、ＬＤＤ構造を有する半導体装置に
おいてドレインコンダクタンスを低減し得る製造方法、
さらには、ドレインコンダクタンスの低減と同時にフィ
ールド酸化膜下の結晶欠陥に起因するリーク電流を低減
し得る製造方法を提供することを目的とする。
されたものであって、ＬＤＤ構造を有する半導体装置に
おいてドレインコンダクタンスを低減し得る製造方法、
さらには、ドレインコンダクタンスの低減と同時にフィ
ールド酸化膜下の結晶欠陥に起因するリーク電流を低減
し得る製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置の製造方法は、ソース・ドレ
イン領域が高濃度不純物拡散層、低濃度不純物拡散層か
らなるＬＤＤ構造のＭＯＳトランジスタを有する半導体
装置の製造方法において、半導体基板上に絶縁膜、ゲー
ト電極用導電膜を順次形成した後、これらをフォトリソ
グラフィー、エッチング技術を用いてパターニングしＭ
ＯＳトランジスタのゲート絶縁膜およびゲート電極を形
成するとともに、パターニング時に用いたレジストパタ
ーンを前記ゲート電極上にそのまま残存させる工程と、
全面にレジストを塗布した後、該レジストのエッチバッ
クを行うことにより、前記ゲート絶縁膜、前記ゲート電
極、前記レジストパターンからなる積層部の側壁に前記
レジストからなる側壁スペーサーを形成する工程と、イ
オン注入を用いて前記半導体基板中に高濃度の不純物を
導入する工程と、前記レジストパターンと前記側壁スペ
ーサーを同時に除去する工程と、イオン注入を用いて前
記半導体基板中に低濃度の不純物を導入する工程と、前
記不純物を活性化させるためのアニール処理を行うこと
により高濃度不純物拡散層、低濃度不純物拡散層をそれ
ぞれ形成する工程、を有することを特徴とするものであ
る。
めに、本発明の半導体装置の製造方法は、ソース・ドレ
イン領域が高濃度不純物拡散層、低濃度不純物拡散層か
らなるＬＤＤ構造のＭＯＳトランジスタを有する半導体
装置の製造方法において、半導体基板上に絶縁膜、ゲー
ト電極用導電膜を順次形成した後、これらをフォトリソ
グラフィー、エッチング技術を用いてパターニングしＭ
ＯＳトランジスタのゲート絶縁膜およびゲート電極を形
成するとともに、パターニング時に用いたレジストパタ
ーンを前記ゲート電極上にそのまま残存させる工程と、
全面にレジストを塗布した後、該レジストのエッチバッ
クを行うことにより、前記ゲート絶縁膜、前記ゲート電
極、前記レジストパターンからなる積層部の側壁に前記
レジストからなる側壁スペーサーを形成する工程と、イ
オン注入を用いて前記半導体基板中に高濃度の不純物を
導入する工程と、前記レジストパターンと前記側壁スペ
ーサーを同時に除去する工程と、イオン注入を用いて前
記半導体基板中に低濃度の不純物を導入する工程と、前
記不純物を活性化させるためのアニール処理を行うこと
により高濃度不純物拡散層、低濃度不純物拡散層をそれ
ぞれ形成する工程、を有することを特徴とするものであ
る。
【００１２】そして、ゲート電極のパターニングに用い
た前記レジストパターンの膜厚、もしくは前記レジスト
のエッチバック時の処理時間を調節することによって、
前記側壁スペーサーの幅を制御することができる。ま
た、前記高濃度の不純物をイオン注入する際には斜め入
射イオン注入を用いてもよく、その場合の一例として、
ヒ素イオンもしくはリンイオンを入射角度５°〜４５°
の範囲で入射させるとよい。
た前記レジストパターンの膜厚、もしくは前記レジスト
のエッチバック時の処理時間を調節することによって、
前記側壁スペーサーの幅を制御することができる。ま
た、前記高濃度の不純物をイオン注入する際には斜め入
射イオン注入を用いてもよく、その場合の一例として、
ヒ素イオンもしくはリンイオンを入射角度５°〜４５°
の範囲で入射させるとよい。
【００１３】本発明の半導体装置の製造方法の最大の特
徴は、ゲート電極形成に用いたレジストパターンをゲー
ト電極上に残存させたまま、レジスト塗布、レジストの
エッチバックを行うことにより、ゲート絶縁膜、ゲート
電極、レジストパターンからなる積層部の側壁にレジス
トの側壁スペーサーを形成する点である。その際、例え
ばゲート電極パターニング時のレジストパターンの膜
厚、もしくはレジストのエッチバック時間の調節等で側
壁スペーサーの幅を容易に制御することができるため、
側壁スペーサーの幅によって決まる高濃度不純物拡散層
の端部がゲート電極直下に達しないようにすることがで
きる。
徴は、ゲート電極形成に用いたレジストパターンをゲー
ト電極上に残存させたまま、レジスト塗布、レジストの
エッチバックを行うことにより、ゲート絶縁膜、ゲート
電極、レジストパターンからなる積層部の側壁にレジス
トの側壁スペーサーを形成する点である。その際、例え
ばゲート電極パターニング時のレジストパターンの膜
厚、もしくはレジストのエッチバック時間の調節等で側
壁スペーサーの幅を容易に制御することができるため、
側壁スペーサーの幅によって決まる高濃度不純物拡散層
の端部がゲート電極直下に達しないようにすることがで
きる。
【００１４】さらに、高濃度不純物のイオン注入時に斜
め入射によるイオン注入を行うと、ＭＯＳトランジスタ
が素子分離領域のフィールド酸化膜で囲まれている場
合、不純物がフィールド酸化膜のバーズビーク下にまで
導入される。その結果、バーズビーク下の結晶欠陥がそ
の後のアニール処理で形成される高濃度不純物拡散層内
に取り込まれ、リーク電流の原因とはならなくなる。
め入射によるイオン注入を行うと、ＭＯＳトランジスタ
が素子分離領域のフィールド酸化膜で囲まれている場
合、不純物がフィールド酸化膜のバーズビーク下にまで
導入される。その結果、バーズビーク下の結晶欠陥がそ
の後のアニール処理で形成される高濃度不純物拡散層内
に取り込まれ、リーク電流の原因とはならなくなる。
【００１５】
【発明の実施の形態】以下、本発明の一実施の形態を図
１を参照して説明する。本実施の形態の半導体装置の製
造方法は、Ｐ型基板上に素子分離領域としてフィールド
酸化膜を形成し、素子能動領域にＬＤＤ構造のＮ型ＭＯ
Ｓトランジスタを形成する場合の例であり、図１は本製
造方法を順を追って示すプロセスフロー図である。
１を参照して説明する。本実施の形態の半導体装置の製
造方法は、Ｐ型基板上に素子分離領域としてフィールド
酸化膜を形成し、素子能動領域にＬＤＤ構造のＮ型ＭＯ
Ｓトランジスタを形成する場合の例であり、図１は本製
造方法を順を追って示すプロセスフロー図である。
【００１６】ＭＯＳトランジスタの形成に先だって、ま
ず、図１（ａ）に示すように、ＬＯＣＯＳ法を用いて素
子分離領域を形成する。具体的には、Ｐ型シリコン基板
１３（半導体基板）上に、窒化膜のパッドの役割を担う
膜厚１００〜３００Åの酸化シリコン膜１４を形成す
る。この際には、ドライ酸化法か、または水素を燃焼さ
せ、水を生成して酸化を行うパイロジェニック法を用い
る。その後、耐酸化性絶縁膜である膜厚１０００〜１５
００Åの窒化シリコン膜１５をＣＶＤ法により形成す
る。
ず、図１（ａ）に示すように、ＬＯＣＯＳ法を用いて素
子分離領域を形成する。具体的には、Ｐ型シリコン基板
１３（半導体基板）上に、窒化膜のパッドの役割を担う
膜厚１００〜３００Åの酸化シリコン膜１４を形成す
る。この際には、ドライ酸化法か、または水素を燃焼さ
せ、水を生成して酸化を行うパイロジェニック法を用い
る。その後、耐酸化性絶縁膜である膜厚１０００〜１５
００Åの窒化シリコン膜１５をＣＶＤ法により形成す
る。
【００１７】次に、フォトリソグラフィー技術を用い
て、後でＭＯＳトランジスタを形成する素子能動領域を
レジスト膜で被覆し、素子分離領域のみを開口したレジ
ストパターン（図示略）を形成する。そして、ドライエ
ッチング技術を用いて素子分離領域の窒化シリコン膜１
５をエッチング、除去し、その下の酸化シリコン膜１４
を露出させる。この際には、ＣＦ4／Ｏ2／Ｎ2 のガス組
成を用いたドライエッチングを用いるのが一般的であ
る。
て、後でＭＯＳトランジスタを形成する素子能動領域を
レジスト膜で被覆し、素子分離領域のみを開口したレジ
ストパターン（図示略）を形成する。そして、ドライエ
ッチング技術を用いて素子分離領域の窒化シリコン膜１
５をエッチング、除去し、その下の酸化シリコン膜１４
を露出させる。この際には、ＣＦ4／Ｏ2／Ｎ2 のガス組
成を用いたドライエッチングを用いるのが一般的であ
る。
【００１８】次に、酸素アッシング、もしくは硫酸と過
酸化水素水の混合溶液等を用いて、窒化シリコン膜１５
のパターニングに用いたレジストパターンを剥離、除去
した後、パイロジェニック法にて酸化設定温度を９５０
〜１０００℃とし、膜厚５０００Å程度のフィールド酸
化膜１６を形成する。この時、フィールド酸化膜１６の
バーズビーク直下には結晶欠陥Ｋが発生する。
酸化水素水の混合溶液等を用いて、窒化シリコン膜１５
のパターニングに用いたレジストパターンを剥離、除去
した後、パイロジェニック法にて酸化設定温度を９５０
〜１０００℃とし、膜厚５０００Å程度のフィールド酸
化膜１６を形成する。この時、フィールド酸化膜１６の
バーズビーク直下には結晶欠陥Ｋが発生する。
【００１９】次に、図１（ｂ）に示すように、窒化シリ
コン膜１５および下地の酸化シリコン膜１４をエッチン
グ、除去し、素子能動領域のシリコン基板１３表面を露
出させた後、ドライ酸化法により酸化シリコン膜（絶縁
膜）を形成し、ついで、その上にＣＶＤ法により多結晶
ポリシリコン膜（ゲート電極用導電膜）を形成する。そ
の後、フォトリソグラフィー技術によりゲート電極形成
用の膜厚１．２μｍ程度のレジストパターン１７を形成
し、ドライエッチング技術により多結晶ポリシリコン
膜、酸化シリコン膜を順次エッチングすることによっ
て、ゲート電極１８、ゲート絶縁膜１９を形成する。そ
して、ここで用いたレジストパターン１７は除去せず、
ゲート電極１８上にそのまま残存させておく。
コン膜１５および下地の酸化シリコン膜１４をエッチン
グ、除去し、素子能動領域のシリコン基板１３表面を露
出させた後、ドライ酸化法により酸化シリコン膜（絶縁
膜）を形成し、ついで、その上にＣＶＤ法により多結晶
ポリシリコン膜（ゲート電極用導電膜）を形成する。そ
の後、フォトリソグラフィー技術によりゲート電極形成
用の膜厚１．２μｍ程度のレジストパターン１７を形成
し、ドライエッチング技術により多結晶ポリシリコン
膜、酸化シリコン膜を順次エッチングすることによっ
て、ゲート電極１８、ゲート絶縁膜１９を形成する。そ
して、ここで用いたレジストパターン１７は除去せず、
ゲート電極１８上にそのまま残存させておく。
【００２０】次に、図１（ｃ）に示すように、スピンコ
ート法を用いて全面に膜厚１．２μｍ程度のレジスト膜
２０を塗布した後、酸素ガスを用いたドライエッチング
によりレジスト膜２０のエッチバック処理を行い、ゲー
ト絶縁膜１９、ゲート電極１８、レジストパターン１７
からなる積層部２１の側壁にレジスト膜２０からなる側
壁スペーサー２２を形成する。このエッチバック処理の
一例としては、例えばＯ２ガスを用い、パワー６００
Ｗ、圧力１．０Torrの条件の下でドライエッチングを行
う。
ート法を用いて全面に膜厚１．２μｍ程度のレジスト膜
２０を塗布した後、酸素ガスを用いたドライエッチング
によりレジスト膜２０のエッチバック処理を行い、ゲー
ト絶縁膜１９、ゲート電極１８、レジストパターン１７
からなる積層部２１の側壁にレジスト膜２０からなる側
壁スペーサー２２を形成する。このエッチバック処理の
一例としては、例えばＯ２ガスを用い、パワー６００
Ｗ、圧力１．０Torrの条件の下でドライエッチングを行
う。
【００２１】次に、図１（ｄ）に示すように、高濃度不
純物拡散層の形成を目的とし、イオン種をヒ素（Ａｓ）
またはリン（Ｐ）、加速電圧を８０ｋｅＶ、ドーズ量を
５．０×１０15／cm2 とした条件で、入射角度を基板に
垂直な方向から５°〜４５°傾けた、いわゆる斜め入射
によるイオン注入（図中矢印２３で示す）を行う。な
お、ここでのイオン注入条件は、後述するアニール処理
後に形成される高濃度不純物拡散層がフィールド酸化膜
１６端部のバーズビーク下の結晶欠陥Ｋを取り込む状態
となるように加速電圧、ドーズ量、入射角度等を設定す
るとよい。なお、イオンの入射角度が５°未満では、イ
オンの飛程がバーズビークに遮られ、イオンがバーズビ
ークの奥側（素子分離領域の中央側）に向けて侵入して
いけないので不適当である。また、イオンの入射角度が
４５°を超えると、イオンはバーズビークの奥側に向け
て侵入していけるが、基板内での飛程が長くなるために
結晶欠陥領域まで到達できないので不適当である。
純物拡散層の形成を目的とし、イオン種をヒ素（Ａｓ）
またはリン（Ｐ）、加速電圧を８０ｋｅＶ、ドーズ量を
５．０×１０15／cm2 とした条件で、入射角度を基板に
垂直な方向から５°〜４５°傾けた、いわゆる斜め入射
によるイオン注入（図中矢印２３で示す）を行う。な
お、ここでのイオン注入条件は、後述するアニール処理
後に形成される高濃度不純物拡散層がフィールド酸化膜
１６端部のバーズビーク下の結晶欠陥Ｋを取り込む状態
となるように加速電圧、ドーズ量、入射角度等を設定す
るとよい。なお、イオンの入射角度が５°未満では、イ
オンの飛程がバーズビークに遮られ、イオンがバーズビ
ークの奥側（素子分離領域の中央側）に向けて侵入して
いけないので不適当である。また、イオンの入射角度が
４５°を超えると、イオンはバーズビークの奥側に向け
て侵入していけるが、基板内での飛程が長くなるために
結晶欠陥領域まで到達できないので不適当である。
【００２２】次に、図２（ｅ）に示すように、酸素アッ
シング、または硫酸と過酸化水素水の混合溶液等を用い
て、ゲート電極形成に用いたレジストパターン１７と側
壁スペーサー２２を同時に除去した後、低濃度不純物拡
散層の形成を目的として、イオン種をリン（Ｐ）、加速
電圧を８０ｋｅＶ、ドーズ量を１．０×１０13／cm2と
した条件で垂直入射によるイオン注入（図中矢印２４で
示す）を行う。
シング、または硫酸と過酸化水素水の混合溶液等を用い
て、ゲート電極形成に用いたレジストパターン１７と側
壁スペーサー２２を同時に除去した後、低濃度不純物拡
散層の形成を目的として、イオン種をリン（Ｐ）、加速
電圧を８０ｋｅＶ、ドーズ量を１．０×１０13／cm2と
した条件で垂直入射によるイオン注入（図中矢印２４で
示す）を行う。
【００２３】次に、図２（ｆ）に示すように、温度９５
０℃、Ｏ2／Ｎ2の雰囲気によるアニール処理を行うこと
によって注入したイオンを活性化させ、ソース・ドレイ
ン領域２５をなすＮ+ 高濃度不純物拡散層２６およびＮ
- 低濃度不純物拡散層２７を形成する。以上の工程を経
て、ＬＤＤ構造を有するＮ型ＭＯＳトランジスタが形成
される。
０℃、Ｏ2／Ｎ2の雰囲気によるアニール処理を行うこと
によって注入したイオンを活性化させ、ソース・ドレイ
ン領域２５をなすＮ+ 高濃度不純物拡散層２６およびＮ
- 低濃度不純物拡散層２７を形成する。以上の工程を経
て、ＬＤＤ構造を有するＮ型ＭＯＳトランジスタが形成
される。
【００２４】本実施の形態の半導体装置の製造方法によ
れば、ゲート電極形成時のレジストパターン１７の膜
厚、もしくは次のレジストエッチバック工程のエッチバ
ック時間の調節で側壁スペーサー２２の幅を容易に制御
することができる。したがって、図２（ｇ）に示すよう
に、側壁スペーサー２２の幅によって決まる高濃度不純
物拡散層２６の端部がゲート電極１８直下に達しないよ
うにすることができる。その結果、高濃度不純物拡散層
２６による寄生容量が大きく低減され、ドレインコンダ
クタンスを充分に低減することができる。
れば、ゲート電極形成時のレジストパターン１７の膜
厚、もしくは次のレジストエッチバック工程のエッチバ
ック時間の調節で側壁スペーサー２２の幅を容易に制御
することができる。したがって、図２（ｇ）に示すよう
に、側壁スペーサー２２の幅によって決まる高濃度不純
物拡散層２６の端部がゲート電極１８直下に達しないよ
うにすることができる。その結果、高濃度不純物拡散層
２６による寄生容量が大きく低減され、ドレインコンダ
クタンスを充分に低減することができる。
【００２５】また、本方法は、ゲート電極形成時のレジ
ストパターン１７を除去しないまま、レジスト膜２０の
全面塗布、エッチバックによりレジスト膜による側壁ス
ペーサー２２を形成し、高濃度不純物イオン注入後にま
とめて除去する方法である。したがって、酸化膜による
側壁スペーサーを用いた従来の方法に比べて工程数を増
加させることなく、最終的に側壁スペーサーのないＭＯ
Ｓトランジスタを形成することができる。
ストパターン１７を除去しないまま、レジスト膜２０の
全面塗布、エッチバックによりレジスト膜による側壁ス
ペーサー２２を形成し、高濃度不純物イオン注入後にま
とめて除去する方法である。したがって、酸化膜による
側壁スペーサーを用いた従来の方法に比べて工程数を増
加させることなく、最終的に側壁スペーサーのないＭＯ
Ｓトランジスタを形成することができる。
【００２６】以上の効果に加えて、本実施の形態の場
合、高濃度不純物拡散層形成のイオン注入時に斜め入射
イオン注入を適用し、しかもイオン注入条件を最適化し
たことで、不純物イオンがフィールド酸化膜１６のバー
ズビーク下にまで侵入する。その結果、図２（ｇ）に示
すように、バーズビーク下の結晶欠陥Ｋがその後のアニ
ール処理で形成される高濃度不純物拡散層２６内に取り
込まれるため、この結晶欠陥Ｋがリーク電流の原因とは
ならなくなり、リーク電流を大幅に低減することができ
る。
合、高濃度不純物拡散層形成のイオン注入時に斜め入射
イオン注入を適用し、しかもイオン注入条件を最適化し
たことで、不純物イオンがフィールド酸化膜１６のバー
ズビーク下にまで侵入する。その結果、図２（ｇ）に示
すように、バーズビーク下の結晶欠陥Ｋがその後のアニ
ール処理で形成される高濃度不純物拡散層２６内に取り
込まれるため、この結晶欠陥Ｋがリーク電流の原因とは
ならなくなり、リーク電流を大幅に低減することができ
る。
【００２７】なお、本発明の技術範囲は上記実施の形態
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば本実施の形態では高濃度不純物拡散層形成のイオン
注入に斜め入射イオン注入を適用したが、素子分離にＬ
ＯＣＯＳ法を使用しない場合、結晶欠陥に起因するリー
ク電流低減の効果を求めないのであれば、高濃度不純物
拡散層形成のイオン注入にも垂直入射イオン注入を適用
してもよい。また、本実施の形態で用いた各工程の具体
的な条件、各種の膜の膜厚等に関しては、適宜変更が可
能である。
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば本実施の形態では高濃度不純物拡散層形成のイオン
注入に斜め入射イオン注入を適用したが、素子分離にＬ
ＯＣＯＳ法を使用しない場合、結晶欠陥に起因するリー
ク電流低減の効果を求めないのであれば、高濃度不純物
拡散層形成のイオン注入にも垂直入射イオン注入を適用
してもよい。また、本実施の形態で用いた各工程の具体
的な条件、各種の膜の膜厚等に関しては、適宜変更が可
能である。
【００２８】
【発明の効果】以上、詳細に説明したように、本発明の
半導体装置の製造方法は、側壁スペーサーをレジストで
形成するものであり、側壁スペーサーの幅を容易に制御
することができる。したがって、側壁スペーサーの幅に
よって決まる高濃度不純物拡散層の端部がゲート電極直
下に達しないようにすることができる。その結果、高濃
度不純物拡散層による寄生容量が大きく低減され、ドレ
インコンダクタンスを充分に低減することができる。ま
た、ゲート電極形成時のレジストパターンを除去しない
まま、レジストによる側壁スペーサーを形成し、高濃度
不純物のイオン注入後にまとめて除去する方法であるか
ら、従来の方法に比べて工程数が増加することがない。
以上の効果に加えて、高濃度不純物拡散層形成のイオン
注入時に斜め入射イオン注入を適用した場合、不純物イ
オンがフィールド酸化膜のバーズビーク下にまで侵入
し、バーズビーク下の結晶欠陥が高濃度不純物拡散層内
に取り込まれるため、結晶欠陥に起因するリーク電流を
大幅に低減することができる。
半導体装置の製造方法は、側壁スペーサーをレジストで
形成するものであり、側壁スペーサーの幅を容易に制御
することができる。したがって、側壁スペーサーの幅に
よって決まる高濃度不純物拡散層の端部がゲート電極直
下に達しないようにすることができる。その結果、高濃
度不純物拡散層による寄生容量が大きく低減され、ドレ
インコンダクタンスを充分に低減することができる。ま
た、ゲート電極形成時のレジストパターンを除去しない
まま、レジストによる側壁スペーサーを形成し、高濃度
不純物のイオン注入後にまとめて除去する方法であるか
ら、従来の方法に比べて工程数が増加することがない。
以上の効果に加えて、高濃度不純物拡散層形成のイオン
注入時に斜め入射イオン注入を適用した場合、不純物イ
オンがフィールド酸化膜のバーズビーク下にまで侵入
し、バーズビーク下の結晶欠陥が高濃度不純物拡散層内
に取り込まれるため、結晶欠陥に起因するリーク電流を
大幅に低減することができる。
【図１】 本発明の一実施の形態である半導体装置の製
造方法を示すプロセスフロー図である。
造方法を示すプロセスフロー図である。
【図２】 同、プロセスフロー図の続きである。
【図３】 ＬＤＤ構造を有する従来の半導体装置の製造
方法の一例を示すプロセスフロー図である。
方法の一例を示すプロセスフロー図である。
１３ Ｐ型シリコン基板（半導体基板） １４ 酸化シリコン膜 １５ 窒化シリコン膜 １６ フィールド酸化膜 １７ レジストパターン １８ ゲート電極 １９ ゲート絶縁膜 ２０ レジスト膜 ２１ 積層部 ２２ 側壁スペーサー ２３、２４ イオン注入 ２５ ソース・ドレイン領域 ２６ Ｎ+ 高濃度不純物拡散層 ２７ Ｎ- 低濃度不純物拡散層
Claims (4)
- 【請求項１】 ソース・ドレイン領域が高濃度不純物拡
散層、低濃度不純物拡散層からなるＬＤＤ構造のＭＯＳ
トランジスタを有する半導体装置の製造方法において、 半導体基板上に絶縁膜、ゲート電極用導電膜を順次形成
した後、これらをフォトリソグラフィー、エッチング技
術を用いてパターニングしＭＯＳトランジスタのゲート
絶縁膜およびゲート電極を形成するとともに、パターニ
ング時に用いたレジストパターンを前記ゲート電極上に
そのまま残存させる工程と、 全面にレジストを塗布した後、該レジストのエッチバッ
クを行うことにより、前記ゲート絶縁膜、前記ゲート電
極、前記レジストパターンからなる積層部の側壁に前記
レジストからなる側壁スペーサーを形成する工程と、 イオン注入を用いて前記半導体基板中に高濃度の不純物
を導入する工程と、 前記レジストパターンと前記側壁スペーサーを同時に除
去する工程と、 イオン注入を用いて前記半導体基板中に低濃度の不純物
を導入する工程と、 前記不純物を活性化させるためのアニール処理を行うこ
とにより高濃度不純物拡散層、低濃度不純物拡散層をそ
れぞれ形成する工程、を有することを特徴とする半導体
装置の製造方法。 - 【請求項２】 請求項１に記載の半導体装置の製造方法
において、 パターニングに用いた前記レジストパターンの膜厚、も
しくは前記レジストのエッチバック時の処理時間を調節
することによって、前記側壁スペーサーの幅を制御する
ことを特徴とする半導体装置の製造方法。 - 【請求項３】 請求項１または２に記載の半導体装置の
製造方法において、 前記高濃度の不純物をイオン注入する際に斜め入射イオ
ン注入を行うことを特徴とする半導体装置の製造方法。 - 【請求項４】 請求項３に記載の半導体装置の製造方法
において、 前記斜め入射イオン注入を行う際にヒ素イオンもしくは
リンイオンを入射角度５°〜４５°の範囲で入射させる
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21874796A JPH1065156A (ja) | 1996-08-20 | 1996-08-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21874796A JPH1065156A (ja) | 1996-08-20 | 1996-08-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1065156A true JPH1065156A (ja) | 1998-03-06 |
Family
ID=16724792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21874796A Withdrawn JPH1065156A (ja) | 1996-08-20 | 1996-08-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1065156A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100373585C (zh) * | 2006-03-17 | 2008-03-05 | 中国科学院上海微系统与信息技术研究所 | 提高金属氧化物半导体器件场区抗总剂量的加固方法 |
-
1996
- 1996-08-20 JP JP21874796A patent/JPH1065156A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100373585C (zh) * | 2006-03-17 | 2008-03-05 | 中国科学院上海微系统与信息技术研究所 | 提高金属氧化物半导体器件场区抗总剂量的加固方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2802263B2 (ja) | 半導体素子の製造方法 | |
| JPH0228939A (ja) | Ｍｏｓ型トランジスタ | |
| JP2771066B2 (ja) | 半導体装置の製造方法 | |
| KR0170436B1 (ko) | 모스트랜지스터 제조방법 | |
| JP2002164537A (ja) | 半導体装置及びその製造方法 | |
| JP2716300B2 (ja) | 半導体装置の製造方法 | |
| JP3088547B2 (ja) | 半導体装置の製造方法 | |
| JPH1065156A (ja) | 半導体装置の製造方法 | |
| JP3061892B2 (ja) | 半導体装置の製造方法 | |
| JP3376305B2 (ja) | 半導体装置の製造方法 | |
| JPH06151834A (ja) | 半導体装置の製造方法 | |
| JP3311082B2 (ja) | 半導体装置の製造方法 | |
| JP2763216B2 (ja) | 半導体装置の製造方法 | |
| JPH08316477A (ja) | 半導体素子の製造方法 | |
| JP3313300B2 (ja) | サイドウォールスペーサの形成方法及び半導体装置の製造方法 | |
| JPH0555204A (ja) | 半導体装置の製造方法 | |
| KR0167231B1 (ko) | 반도체장치의 격리방법 | |
| JPH06188259A (ja) | 半導体装置の製造方法 | |
| KR0146079B1 (ko) | 반도체 소자 제조방법 | |
| KR100201775B1 (ko) | 반도체 장치 제조 방법 | |
| KR920009894B1 (ko) | 고압 반도체 소자의 제조방법 | |
| JPH0555232A (ja) | 半導体装置の製造方法 | |
| JPH0226034A (ja) | 半導体装置の製造方法 | |
| JPH05129593A (ja) | 半導体装置の製造方法 | |
| JPH0582784A (ja) | Ｍｉｓ型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031104 |