JP3061892B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3061892B2 JP3061892B2 JP3153418A JP15341891A JP3061892B2 JP 3061892 B2 JP3061892 B2 JP 3061892B2 JP 3153418 A JP3153418 A JP 3153418A JP 15341891 A JP15341891 A JP 15341891A JP 3061892 B2 JP3061892 B2 JP 3061892B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- polysilicon layer
- silicon substrate
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】この発明は半導体装置の製造方法
に関する。
に関する。
【０００２】
【従来の技術】従来、ＭＯＳトランジスタを形成するに
は、素子分離工程が終了した後、ゲート酸化膜を形成し
たのちポリシリコンを積層し、ホトリソグラフィを用い
てゲートを形成し、そのゲートを用いて自己整合的にＳ
ｉ基板上に高濃度の不純物を注入して行われている。こ
の際、トランジスタのチャンネルは、高濃度領域、いわ
ゆるソース、ドレイン間でゲート直下に形成される。
は、素子分離工程が終了した後、ゲート酸化膜を形成し
たのちポリシリコンを積層し、ホトリソグラフィを用い
てゲートを形成し、そのゲートを用いて自己整合的にＳ
ｉ基板上に高濃度の不純物を注入して行われている。こ
の際、トランジスタのチャンネルは、高濃度領域、いわ
ゆるソース、ドレイン間でゲート直下に形成される。
【０００３】
【発明が解決しようとする課題】しかし、ソース、ドレ
イン領域の接合深さは、ＭＯＳデバイスの微細化を達成
するために縮小する必要があるものの、ソース、ドレイ
ンが通常イオン注入した後その欠陥除去のためのアニー
リングのため相対的に高い温度の熱処理で形成されるか
ら、ソース、ドレインの接合深さの縮小（ｓｃａｌｉｎ
ｇ）が難しい。その上、上記アニーリングの温度が低く
なればなるほど、イオン注入による損傷に関連する接合
リーク電流が、問題になってくる。
イン領域の接合深さは、ＭＯＳデバイスの微細化を達成
するために縮小する必要があるものの、ソース、ドレイ
ンが通常イオン注入した後その欠陥除去のためのアニー
リングのため相対的に高い温度の熱処理で形成されるか
ら、ソース、ドレインの接合深さの縮小（ｓｃａｌｉｎ
ｇ）が難しい。その上、上記アニーリングの温度が低く
なればなるほど、イオン注入による損傷に関連する接合
リーク電流が、問題になってくる。
【０００４】
【課題を解決するための手段】この発明によれば、
（ｉ）フィールド酸化膜を有するシリコン基板上全面に
第１ポリシリコン層、ＳｉＯ2膜及びＳｉＮ膜を順次積
層し、 (ii)ゲート形成領域上及び前記フィールド酸化膜上の前
記ＳｉＮ膜及びＳｉＯ2膜を除去して前記第1ポリシリコ
ン膜を露出させた後、選択酸化を行って前記ゲート形成
領域のシリコン基板上及びフィールド酸化膜上に選択酸
化膜を形成し、 (iii)前記ＳｉＮ膜を除去した後、前記選択酸化膜を含
むシリコン基板に不純物の注入を行って、前記第1ポリ
シリコン層にその不純物を注入し、 (iv)前記ゲート形成領域の選択酸化膜を除去して該ゲー
ト形成領域上に凹所を形成し、その凹所を含むシリコン
基板上にゲート酸化膜を形成し、 （ｖ）前記凹所を含むシリコン基板上全面に第２ポリシ
リコン層を形成し、該第２ポリシリコン層エッチングし
てゲート形成領域のみにゲート電極を形成するととも
に、熱処理を付して第１ポリシリコン層直下のシリコン
基板上に高濃度不純物拡散領域を形成することからなる
半導体装置の製造方法が提供される。すなわち、この発
明は、素子分離を行った後、第１ポリシリコン層を積層
し、高濃度不純物拡散領域が形成される領域の上部のみ
に第１ポリシリコン層を残し、そのポリシリコン層にド
ーピングを行い、ゲート酸化を行った後、第１ポリシリ
コン層に対して自己整合的に第２ポリシリコン層を積層
し、高濃度不純物拡散領域を第１ポリシリコン層に含ま
れる不純物を拡散させることにより形成したものであ
る。この際、第１ポリシリコン層に選択酸化を行うこと
によって、チャネル領域を高濃度不純物拡散層間で凹状
形状に形成し、高濃度不純物拡散領域の実効接合深さを
軽減したものである。
（ｉ）フィールド酸化膜を有するシリコン基板上全面に
第１ポリシリコン層、ＳｉＯ2膜及びＳｉＮ膜を順次積
層し、 (ii)ゲート形成領域上及び前記フィールド酸化膜上の前
記ＳｉＮ膜及びＳｉＯ2膜を除去して前記第1ポリシリコ
ン膜を露出させた後、選択酸化を行って前記ゲート形成
領域のシリコン基板上及びフィールド酸化膜上に選択酸
化膜を形成し、 (iii)前記ＳｉＮ膜を除去した後、前記選択酸化膜を含
むシリコン基板に不純物の注入を行って、前記第1ポリ
シリコン層にその不純物を注入し、 (iv)前記ゲート形成領域の選択酸化膜を除去して該ゲー
ト形成領域上に凹所を形成し、その凹所を含むシリコン
基板上にゲート酸化膜を形成し、 （ｖ）前記凹所を含むシリコン基板上全面に第２ポリシ
リコン層を形成し、該第２ポリシリコン層エッチングし
てゲート形成領域のみにゲート電極を形成するととも
に、熱処理を付して第１ポリシリコン層直下のシリコン
基板上に高濃度不純物拡散領域を形成することからなる
半導体装置の製造方法が提供される。すなわち、この発
明は、素子分離を行った後、第１ポリシリコン層を積層
し、高濃度不純物拡散領域が形成される領域の上部のみ
に第１ポリシリコン層を残し、そのポリシリコン層にド
ーピングを行い、ゲート酸化を行った後、第１ポリシリ
コン層に対して自己整合的に第２ポリシリコン層を積層
し、高濃度不純物拡散領域を第１ポリシリコン層に含ま
れる不純物を拡散させることにより形成したものであ
る。この際、第１ポリシリコン層に選択酸化を行うこと
によって、チャネル領域を高濃度不純物拡散層間で凹状
形状に形成し、高濃度不純物拡散領域の実効接合深さを
軽減したものである。
【０００５】
【作用】上記方法により、高濃度不純物拡散領域の接合
深さが従来に比して浅くでき、接合リーク電流も低減で
きる。さらに、チャネル領域を高濃度不純物拡散領域間
で凹状形状に形成することで高濃度不純物拡散領域の実
効接合深さを減少できる。その結果、この発明では、微
細なＭＯＳＦＥＴにおいて、短チャネル効果及び接合リ
ーク電流の低減を実現でき、ＭＯＳデバイスの縮小を実
現できる。
深さが従来に比して浅くでき、接合リーク電流も低減で
きる。さらに、チャネル領域を高濃度不純物拡散領域間
で凹状形状に形成することで高濃度不純物拡散領域の実
効接合深さを減少できる。その結果、この発明では、微
細なＭＯＳＦＥＴにおいて、短チャネル効果及び接合リ
ーク電流の低減を実現でき、ＭＯＳデバイスの縮小を実
現できる。
【０００６】
【実施例】以下図に示す実施例に基づいてこの発明を詳
述する。なおそれによってこの発明は限定されるもので
はない。Ｎ型ＭＯＳＦＥＴを形成するには、まず、図１
に示すようにＳｉ基板１上に公知の方法でデバイスを分
離するための厚さｄ1 が４００ｎｍのフィールド酸化膜
２を形成する。次に、フィールド酸化膜２を含むＳｉ基
板上の全面に厚さｄ2 が１００ｎｍのポリシリコン層
（第１ポリシリコン層）３、厚さｄ3 が２０ｎｍのＳｉ
Ｏ2 のパッド酸化膜４及び厚さｄ4 が１００ｎｍのＳｉ
Ｎ膜５を順次積層する（図２参照）。この際、上記各層
３，４及び５はそれ自体公知の方法ので形成できる。続
いて、ＳｉＮ膜５及びＳｉＯ2 膜４をホトリソグラフィ
を用いてエッチングし、露出されたポリシリコン層３を
公知の選択酸化法で領域Ｓ1 ，Ｓ2 ，Ｓ3 に厚さｄ5 の
ＳｉＯ2 の選択酸化膜６を形成する（図３参照）。この
選択酸化膜６も公知の方法で形成できる。
述する。なおそれによってこの発明は限定されるもので
はない。Ｎ型ＭＯＳＦＥＴを形成するには、まず、図１
に示すようにＳｉ基板１上に公知の方法でデバイスを分
離するための厚さｄ1 が４００ｎｍのフィールド酸化膜
２を形成する。次に、フィールド酸化膜２を含むＳｉ基
板上の全面に厚さｄ2 が１００ｎｍのポリシリコン層
（第１ポリシリコン層）３、厚さｄ3 が２０ｎｍのＳｉ
Ｏ2 のパッド酸化膜４及び厚さｄ4 が１００ｎｍのＳｉ
Ｎ膜５を順次積層する（図２参照）。この際、上記各層
３，４及び５はそれ自体公知の方法ので形成できる。続
いて、ＳｉＮ膜５及びＳｉＯ2 膜４をホトリソグラフィ
を用いてエッチングし、露出されたポリシリコン層３を
公知の選択酸化法で領域Ｓ1 ，Ｓ2 ，Ｓ3 に厚さｄ5 の
ＳｉＯ2 の選択酸化膜６を形成する（図３参照）。この
選択酸化膜６も公知の方法で形成できる。
【０００７】次に、残存しているＳｉＮ膜５をすべて除
去した後、領域Ｓ1，Ｓ2 ，Ｓ3 に存在するＳｉＯ2 膜
６を含むＳｉ基板１上の全面にリンのイオン１０を加速
エネルギー５０〜８０ｋｅｖで１×１０16ｃｍ-2に注入
する（図４参照）。続いて、ＳｉＯ2 膜６を除去してＳ
ｉ基板１を含むポリシリコン膜５上に膜厚ｄ6 が１０ｎ
ｍのゲート酸化膜７を形成する（図５参照）。この際、
領域Ｓ1 には上記エッチングにより少なくともポリシリ
コン膜３の厚さｄ2 に相当する袱紗の凹所１１が形成さ
れる。
去した後、領域Ｓ1，Ｓ2 ，Ｓ3 に存在するＳｉＯ2 膜
６を含むＳｉ基板１上の全面にリンのイオン１０を加速
エネルギー５０〜８０ｋｅｖで１×１０16ｃｍ-2に注入
する（図４参照）。続いて、ＳｉＯ2 膜６を除去してＳ
ｉ基板１を含むポリシリコン膜５上に膜厚ｄ6 が１０ｎ
ｍのゲート酸化膜７を形成する（図５参照）。この際、
領域Ｓ1 には上記エッチングにより少なくともポリシリ
コン膜３の厚さｄ2 に相当する袱紗の凹所１１が形成さ
れる。
【０００８】しかる後、凹所１１を含むＳｉ基板１に上
の全面に膜厚ｄ7 が２５０ｎｍのポリシリコン層（第２
ポリシリコン層）を形成した後これにリンの不純物のド
ーピング（１０20〜１０21ｃｍ-3）を行い、公知のホト
リソグラフィ技術を用いて上記ポリシリコン層をパター
ン形成によって領域Ｓ1 でＳｉ基板上にゲート酸化膜７
を介してゲート電極８を形成する（図６参照）。この
際、ソース、ドレイン９はポリシリコン膜３からの不純
物の拡散によって形成され得る。その後、周知の配線工
程等を経て素子を作成する。
の全面に膜厚ｄ7 が２５０ｎｍのポリシリコン層（第２
ポリシリコン層）を形成した後これにリンの不純物のド
ーピング（１０20〜１０21ｃｍ-3）を行い、公知のホト
リソグラフィ技術を用いて上記ポリシリコン層をパター
ン形成によって領域Ｓ1 でＳｉ基板上にゲート酸化膜７
を介してゲート電極８を形成する（図６参照）。この
際、ソース、ドレイン９はポリシリコン膜３からの不純
物の拡散によって形成され得る。その後、周知の配線工
程等を経て素子を作成する。
【０００９】このように本実施例では、ＭＯＳトランジ
スタを形成するに際し、第１ポリシリコン層３をソー
ス、ドレイン９を形成するための不純物の拡散源として
利用し、一方、第２ポリシリコン膜８を選択除去した後
に形成された第１ポリシリコン膜３に対して自己整合的
にゲート電極８を形成したものである。しかも、チャネ
ル領域（図６参照）。Ｃは第１ポリシリコン層の選択酸
化によってソース、ドレイン９に対して凹状形状を有す
るものである。
スタを形成するに際し、第１ポリシリコン層３をソー
ス、ドレイン９を形成するための不純物の拡散源として
利用し、一方、第２ポリシリコン膜８を選択除去した後
に形成された第１ポリシリコン膜３に対して自己整合的
にゲート電極８を形成したものである。しかも、チャネ
ル領域（図６参照）。Ｃは第１ポリシリコン層の選択酸
化によってソース、ドレイン９に対して凹状形状を有す
るものである。
【００１０】
【発明の効果】以上のようにこの発明では、浅いソース
／ドレイン接合と凹状形状のチャネルを有するＭＯＳト
ランジスタを、第１ポリシリコン層の選択酸化を利用す
ることにより、第１及び第２ポリシリコン層によって形
成することができる。また、この発明では、浅いソース
／ドレイン接合を、第１ポリシリコン層によって形成さ
れた凹所にチャネル領域を形成することによって、かつ
第１ポリシリコン層からの不純物の拡散によって形成す
ることができるため、シリコン基板へ不純物を直接注入
することによるシリコン基板、ゲート電極等の損傷によ
る接合リーク電流を回避することができる。しかも、ゲ
ート形成領域上に選択酸化膜を形成する際のシリコン窒
化膜及びシリコン酸化膜のパターニングによって、同時
にフィールド酸化膜上のこれらの膜を除去することがで
き、さらに、選択酸化の後にゲート形成領域上に形成さ
れた選択酸化膜を除去する際のエッチングによって、同
時にフィールド酸化膜上の選択酸化膜をも除去すること
ができることから、製造工程の簡略化を図ることが可能
となる。さらに、この発明における一連の工程によって
は、素子分離膜であるフィールド酸化膜の上に重ねて選
択酸化膜を形成することにより、フィールド酸化膜の上
には、もはや除去／パターニングすべき第１ポリシリコ
ン層は存在しないため、第１ポリシリコン層の除去／パ
ターニングを行う必要がなく、フィールド酸化膜のオー
バーエッチングを招くことはないために、フィールド酸
化膜の膜減りを有効に防止することができ、ひいては、
素子分離領域における反転電圧を抑制することができ
る。
／ドレイン接合と凹状形状のチャネルを有するＭＯＳト
ランジスタを、第１ポリシリコン層の選択酸化を利用す
ることにより、第１及び第２ポリシリコン層によって形
成することができる。また、この発明では、浅いソース
／ドレイン接合を、第１ポリシリコン層によって形成さ
れた凹所にチャネル領域を形成することによって、かつ
第１ポリシリコン層からの不純物の拡散によって形成す
ることができるため、シリコン基板へ不純物を直接注入
することによるシリコン基板、ゲート電極等の損傷によ
る接合リーク電流を回避することができる。しかも、ゲ
ート形成領域上に選択酸化膜を形成する際のシリコン窒
化膜及びシリコン酸化膜のパターニングによって、同時
にフィールド酸化膜上のこれらの膜を除去することがで
き、さらに、選択酸化の後にゲート形成領域上に形成さ
れた選択酸化膜を除去する際のエッチングによって、同
時にフィールド酸化膜上の選択酸化膜をも除去すること
ができることから、製造工程の簡略化を図ることが可能
となる。さらに、この発明における一連の工程によって
は、素子分離膜であるフィールド酸化膜の上に重ねて選
択酸化膜を形成することにより、フィールド酸化膜の上
には、もはや除去／パターニングすべき第１ポリシリコ
ン層は存在しないため、第１ポリシリコン層の除去／パ
ターニングを行う必要がなく、フィールド酸化膜のオー
バーエッチングを招くことはないために、フィールド酸
化膜の膜減りを有効に防止することができ、ひいては、
素子分離領域における反転電圧を抑制することができ
る。
【図１】この発明の一実施例による製造工程の第１ステ
ップを示す構成説明図である。
ップを示す構成説明図である。
【図２】上記実施例における製造工程の第２ステップを
示す構成説明図である。
示す構成説明図である。
【図３】上記実施例における製造工程の第３ステップを
示す構成説明図である。
示す構成説明図である。
【図４】上記実施例における製造工程の第４ステップを
示す構成説明図である。
示す構成説明図である。
【図５】上記実施例における製造工程の第５ステップを
示す構成説明図である。
示す構成説明図である。
【図６】上記実施例における製造工程の第６ステップを
示す構成説明図である。
示す構成説明図である。
３ ポリシリコン層（第１ポリシリコン層） ５ ＳｉＮ膜 ６ 選択酸化によって形成されたＳｉＯ2 膜 ７ ゲート酸化膜 ８ ゲート電極（第２ポリシリコン膜） ９ ソース、ドレイン（高濃度不純物拡散領域）
Claims (1)
- 【請求項１】 （ｉ）フィールド酸化膜を有するシリコ
ン基板上全面に第１ポリシリコン層、ＳｉＯ2膜及びＳ
ｉＮ膜を順次積層し、 (ii)ゲート形成領域上及び前記フィールド酸化膜上の前
記ＳｉＮ膜及びＳｉＯ2膜を除去して前記第1ポリシリコ
ン膜を露出させた後、選択酸化を行って前記ゲート形成
領域のシリコン基板上及びフィールド酸化膜上に選択酸
化膜を形成し、 (iii)前記ＳｉＮ膜を除去した後、前記選択酸化膜を含
むシリコン基板に不純物の注入を行って、前記第1ポリ
シリコン層にその不純物を注入し、 (iv)前記ゲート形成領域の選択酸化膜を除去して該ゲー
ト形成領域上に凹所を形成し、その凹所を含むシリコン
基板上にゲート酸化膜を形成し、 （ｖ）前記凹所を含むシリコン基板上全面に第２ポリシ
リコン層を形成し、該第２ポリシリコン層エッチングし
てゲート形成領域のみにゲート電極を形成するととも
に、熱処理を付して第１ポリシリコン層直下のシリコン
基板上に高濃度不純物拡散領域を形成することからなる
半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3153418A JP3061892B2 (ja) | 1991-06-25 | 1991-06-25 | 半導体装置の製造方法 |
| US07/887,753 US5342796A (en) | 1991-05-28 | 1992-05-27 | Method for controlling gate size for semiconduction process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3153418A JP3061892B2 (ja) | 1991-06-25 | 1991-06-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH053210A JPH053210A (ja) | 1993-01-08 |
| JP3061892B2 true JP3061892B2 (ja) | 2000-07-10 |
Family
ID=15562071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3153418A Expired - Fee Related JP3061892B2 (ja) | 1991-05-28 | 1991-06-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3061892B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100348314B1 (ko) * | 2000-09-25 | 2002-08-10 | 주식회사 하이닉스반도체 | 반도체소자 및 그의 제조방법 |
-
1991
- 1991-06-25 JP JP3153418A patent/JP3061892B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH053210A (ja) | 1993-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04348053A (ja) | 半導体装置の製造方法 | |
| JP3061892B2 (ja) | 半導体装置の製造方法 | |
| JP2633104B2 (ja) | 半導体装置の製造方法 | |
| JPH04277617A (ja) | 半導体装置の製造方法 | |
| JP3280734B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07153953A (ja) | ポリサイド構造を有するゲート電極形成方法 | |
| JP2856603B2 (ja) | 半導体装置の製造方法 | |
| JPH08316477A (ja) | 半導体素子の製造方法 | |
| JP3311082B2 (ja) | 半導体装置の製造方法 | |
| JP2818060B2 (ja) | 半導体装置の製造方法 | |
| KR940010928B1 (ko) | 모스 트랜지스터 및 그 제조방법 | |
| JP3848782B2 (ja) | 半導体装置の製造方法 | |
| JPH11150181A (ja) | 半導体装置の製造方法 | |
| JP3134778B2 (ja) | 半導体装置の製造方法 | |
| JP2770762B2 (ja) | 半導体装置の製造方法 | |
| JPH1126766A (ja) | Ｍｏｓ型電界効果トランジスタおよびその製造方法 | |
| JP2630524B2 (ja) | 半導体装置の製造方法 | |
| JP2926817B2 (ja) | 半導体装置の製造方法 | |
| JPH06188259A (ja) | 半導体装置の製造方法 | |
| JP2887902B2 (ja) | 半導体装置の製造方法 | |
| JP2705583B2 (ja) | 半導体装置の製造方法 | |
| JPS6367778A (ja) | 半導体装置の製造方法 | |
| KR19980046004A (ko) | 반도체 소자 및 그의 제조방법 | |
| JPH1065156A (ja) | 半導体装置の製造方法 | |
| JPH04297037A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |