CN107492521B - 半导体结构及形成方法 - Google Patents

半导体结构及形成方法 Download PDF

Info

Publication number
CN107492521B
CN107492521B CN201610407346.2A CN201610407346A CN107492521B CN 107492521 B CN107492521 B CN 107492521B CN 201610407346 A CN201610407346 A CN 201610407346A CN 107492521 B CN107492521 B CN 107492521B
Authority
CN
China
Prior art keywords
isolation
substrate
forming
region
isolation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610407346.2A
Other languages
English (en)
Other versions
CN107492521A (zh
Inventor
周飞
洪中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610407346.2A priority Critical patent/CN107492521B/zh
Publication of CN107492521A publication Critical patent/CN107492521A/zh
Application granted granted Critical
Publication of CN107492521B publication Critical patent/CN107492521B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)

Abstract

一种半导体结构及形成方法，包括：提供衬底；形成位于衬底表面的多个鳍部；填充隔离层，位于第一区衬底表面的隔离层为第一隔离层，位于第二区衬底表面的隔离层为第二隔离层；去除第二区衬底表面的鳍部以及第二隔离层形成开口；对开口的侧壁进行抗氧化处理；在开口中形成隔离结构。本发明在去除第二区衬底表面的鳍部以及第二隔离层形成开口之后，对开口的侧壁进行抗氧化处理，形成覆盖第一隔离层侧壁的抗氧化层。抗氧化层能够与氧反应，从而实现对氧原子的吸收。所以，抗氧化层的形成，能够有效阻止氧原子的扩散，减少氧原子与鳍部的接触，降低其不备氧化的可能，能够有效提高半导体结构中鳍部的均匀性。

Description

半导体结构及形成方法
技术领域
本发明涉及半导体制造领域，特别涉及一种半导体结构及形成方法。
背景技术
随着集成电路向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的元器件数量也越来越多，元器件的尺寸也随之减小。随着MOS器件尺寸的减小，MOS器件的沟道随之缩短。由于沟道缩短，MOS器件的缓变沟道近似不再成立，而凸显出各种不利的物理效应(特别是短沟道效应)，这使得器件性能和可靠性发生退化，限制了器件尺寸的进一步缩小。
为了进一步缩小MOS器件的尺寸，人们发展了多面栅场效应晶体管结构，以提高MOS器件栅极的控制能力，抑制短沟道效应。其中鳍式场效应晶体管就是一种常见的多面栅结构晶体管。
鳍式场效应晶体管为立体结构，包括衬底，所述衬底上形成有一个或多个凸出的鳍，鳍之间设置有绝缘隔离部件；栅极横跨于鳍上且覆盖所述鳍的顶部和侧壁。由于这种立体结构与传统平面结构的晶体管具有较大区别，部分工艺如果操作不当可能对形成器件的电学性能造成很大影响。
鳍式场效应晶体管的源区、漏区和沟道均位于鳍部内，鳍部的形成工艺直接影响所形成晶体管的性能。但是现有技术中形成的半导体结构，存在鳍部均匀度不足的问题。
发明内容
本发明解决的问题是提供一种半导体结构及形成方法，以提高鳍部均匀度，改善所形成半导体结构的性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：
提供衬底，所述衬底包括多个第一区以及位于所述第一区之间的第二区；形成位于所述衬底表面的多个鳍部；在相邻所述鳍部之间填充隔离层，位于第一区衬底表面的隔离层为第一隔离层，位于第二区衬底表面的隔离层为第二隔离层；去除所述第二区衬底表面的鳍部以及所述第二隔离层形成开口，所述开口的侧壁为第一隔离层且底部为第二衬底；对开口的侧壁进行抗氧化处理，形成抗氧化层；抗氧化处理之后，在开口中形成隔离结构。
可选的，所述抗氧化处理的步骤包括：对所述第一隔离层侧壁进行抗氧化离子注入的方式进行所述抗氧化处理。
可选的，对所述第一隔离层侧壁进行抗氧化离子注入的方式进行所述抗氧化处理的步骤包括：通过硅注入的方式进行所述抗氧化处理。
可选的，通过硅注入的方式进行所述抗氧化处理的步骤中，所述硅注入的注入能量在2KeV到20KeV范围内，注入剂量在1.0E14atom/cm2到5.0E16atom/cm2范围内。
可选的，所述抗氧化处理的步骤包括：通过对所述第一隔离层侧壁进行抗氧化表面处理的方式进行所述抗氧化处理。
可选的，通过对所述第一隔离层侧壁进行抗氧化表面处理的方式进行所述抗氧化处理的步骤包括：通过硅烷表面处理的方式进行所述抗氧化处理。
可选的，通过硅烷表面处理的方式进行所述抗氧化处理的步骤中，所述硅烷表面处理的工艺参数包括：所述工艺气体的压强在100Torr到600Torr范围内，工艺气体流量在20sccm到800sccm范围内，工艺温度在500℃到750℃范围内，表面处理时间在10s到1000s范围内。
可选的，在开口中形成隔离结构的步骤包括：在所述第二区的衬底表面形成隔离材料，并对所述隔离材料进行退火处理。
可选的，对所述隔离材料进行退火处理的步骤包括：通过水汽退火的方式进行所述退火处理。
可选的，填充隔离层的步骤以及形成隔离材料的步骤中的一个或两个步骤包括：通过流体化学气相沉积的方式形成。
可选的，通过流体化学气相沉积的方式形成隔离材料的步骤中，在所述第二区的衬底表面形成流体状态的隔离材料；对所述隔离材料进行退火处理的过程中，所述退火处理使所述隔离材料固化形成隔离结构。
可选的，所述隔离材料为含Si-H键、Si-N键以及Si-O键中一种或多种的聚合物。
可选的，形成衬底的步骤中，位于所述第二区表面鳍部的数量大于或等于1；去除所述第二区衬底表面鳍部的步骤中，被除去的所述第二区衬底表面的鳍部数量大于或等于1。
可选的，去除所述第二区衬底表面的鳍部以及所述第二隔离层形成开口的步骤包括：通过干法刻蚀的方式去除所述第二区衬底表面的鳍部以及所述第二隔离层，露出的所述第二区衬底以及所述第一隔离层的侧壁围成所述开口。
可选的，提供所述衬底和形成所述鳍部的步骤包括：提供基底；刻蚀所述基底，形成所述衬底以及位于所述衬底表面的多个鳍部。
可选的，形成衬底的步骤中，所述衬底包括用于形成PMOS晶体管的PMOS区和用于形成NMOS晶体管的NMOS区以及位于PMOS区和NMOS区之间用于实现电隔离的隔离区；所述第一区包括PMOS区和NMOS区，所述第二区包括隔离区；形成隔离结构的步骤包括：形成用于隔离PMOS和NMOS的隔离结构。
可选的，在形成隔离结构之后，所述形成方法还包括：去除所述隔离结构和所述第一隔离层的部分厚度，以露出位于第一区鳍部的顶部和部分侧壁表面。
可选的，形成隔离结构的步骤中，所述隔离结构还覆盖所述隔离层和所述鳍部；去除所述隔离结构和所述第一隔离层的部分厚度的步骤包括：对所述隔离结构进行平坦化处理，去除部分厚度的隔离结构；回刻所述隔离结构、所述第一隔离层和抗氧化层，露出位于第一区衬底表面鳍部顶部和部分侧壁表面。
相应的，本发明还提供一种半导体结构，包括：
衬底，所述衬底包括多个第一区以及位于第一区之间的第二区；位于第一区衬底表面的多个鳍部和填充于相邻鳍部之间的第一隔离层；位于第二区衬底表面的隔离结构；以及位于所述隔离结构和所述隔离层之间的抗氧化层。
可选的，所述衬底包括用于形成PMOS晶体管的PMOS区和用于形成NMOS晶体管的NMOS区以及位于PMOS区和NMOS区之间用于实现电隔离的隔离区；所述第一区包括PMOS区和NMOS区，所述第二区包括隔离区。
与现有技术相比，本发明的技术方案具有以下优点：
本发明在去除所述第二区衬底表面的鳍部以及所述第二隔离层形成开口之后，对所述开口的侧壁进行抗氧化处理，形成覆盖所述第一隔离层侧壁的抗氧化层。所述抗氧化层能够与氧反应，从而实现对氧原子的吸收。所以，所述抗氧化层的形成，能够有效阻止氧原子的扩散，减少氧原子与鳍部的接触，降低其不备氧化的可能，能够有效提高半导体结构中鳍部的均匀性。
附图说明
图1至图3是现有技术中一种半导体结构形成方法各个步骤中间结构的剖面示意图；
图4至图13是本发明半导体结构形成方法一实施例各个步骤中间结构的剖面示意图。
具体实施方式
由背景技术可知，现有技术中鳍部的形成工艺存在鳍部均匀度不足的问题。现结合现有技术中的鳍部的形成过程分析其均匀度不足问题的原因：
参考图1至图3，示出了一种半导体结构形成方法各个步骤中间结构的剖面示意图。
如图1所示，首先提供衬底10，所述衬底10表面具有多个鳍部11；在相邻所述鳍部11之间形成隔离层12。所述衬底10包括多个第一区10a和位于相邻第一区10a之间的第二区10b，所述第一区10a用于形成半导体器件，所述第二区10b用于形成隔离结构。
如图2所示，去除位于第二区10b衬底表面的鳍部11，形成第一开口13。
参考图3，向所述第一开口13内填充前驱体，并对前驱体进行退火处理，形成隔离结构14。
随着半导体器件尺寸的减小，相邻所述鳍部11之间的距离逐渐减小，所述第一开口13的尺寸也逐渐减小。为了提高所述隔离层12和所述隔离结构14的填充效果，减少空腔的出现，往往通过流体化学气相沉积的方式形成所述隔离层12和隔离结构14。
因此向所述第一开口13内填充的隔离材料为流体状态，通过对所述隔离材料进行退火处理而使所述隔离材料固化形成隔离结构14。所述退火处理往往包含有水汽退火处理，另一方面流体化学气相沉积方式所形成的隔离层12的致密度较低，阻挡性能较差。因此，在退火处理过程中，氧气很容易透过所述隔离层12与位于第一区10a靠近所述第二区10b边缘附近的鳍部11(如图3中圈15所示)接触，使所述鳍部11被氧化。后续在降低隔离层12和隔离结构14的高度，以露出所述鳍部11顶部和侧壁表面时，被氧化的鳍部11容易被部分去除，因而尺寸会变小，从而影响了所形成鳍部11的尺寸均匀性，影响了所形成半导体器件的性能。
为解决所述技术问题，本发明提供一种半导体结构的形成方法，包括：
提供衬底，所述衬底包括多个第一区以及位于所述第一区之间的第二区；形成位于所述衬底表面的多个鳍部；在相邻所述鳍部之间填充隔离层，位于第一区衬底表面的隔离层为第一隔离层，位于第二区衬底表面的隔离层为第二隔离层；去除所述第二区衬底表面的鳍部以及所述第二隔离层形成开口，所述开口的侧壁为第一隔离层且底部为第二衬底；对开口的侧壁进行抗氧化处理，形成抗氧化层；抗氧化处理之后，在开口中形成隔离结构。
本发明在去除所述第二区衬底表面的鳍部以及所述第二隔离层形成开口之后，对所述开口的侧壁进行抗氧化处理，形成覆盖所述第一隔离层侧壁的抗氧化层。所述抗氧化层能够与氧反应，从而实现对氧原子的吸收。所以，所述抗氧化层的形成，能够有效阻止氧原子的扩散，减少氧原子与鳍部的接触，降低其不备氧化的可能，能够有效提高半导体结构中鳍部的均匀性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参考图4至图13，示出了本发明半导体结构形成方法一实施例各个步骤中间结构的剖面示意图。
参考图4和图5，提供衬底100，所述衬底100包括多个第一区100a以及位于所述第一区100a之间的第二区100b；形成位于所述衬底100表面的多个鳍部110。
所述衬底100是后续半导体工艺的操作平台；所述第一区100a用于形成具有鳍部的半导体结构，所述第二区100b用于形成不具有鳍部的半导体结构。因此位于所述第二区100b内的所述鳍部110后续需被去除。位于所述第二区100b所述第二区100b的衬底表面鳍部的数量大于或等于1。
本实施例中，所述衬底100包括用于形成PMOS晶体管的PMOS区域和用于形成NMOS晶体管的NMOS区域以及位于PMOS区域和NMOS区域之间用于实现电隔离的隔离区。所述PMOS区域用于形成P型鳍式场效应晶体管，所述NMOS区域用于形成N型鳍式场效应晶体管，所述隔离区用于形成实现PMOS区域和NMOS区域之间电隔离的隔离结构。所以所述第一区100a包括所述PMOS区域和所述NMOS区域，所述第二区100b包括所述隔离区。
本实施例中，提供所述衬底100和形成所述鳍部110的步骤包括：提供基底；刻蚀所述基底，形成所述衬底100以及位于所述衬底100表面的多个所述鳍部110。
具体的，参考图4，提供基底sub。
所述基底sub用于为后续工艺提供操作平台，以及刻蚀形成鳍部110。所述基底sub的材料选自单晶硅、多晶硅或者非晶硅；所述基底sub也可以选自硅、锗、砷化镓或硅锗化合物；所述基底sub还可以是其他半导体材料。本实施例中，所述基底sub材料为单晶硅，因此所述衬底100和所述鳍部110的材料均为单晶硅。
在本发明的其他实施例中，所述基底还可以选自具有外延层或外延层上硅结构。具体的，所述基底可以包括衬底以及位于所述衬底表面的半导体层。所述半导体层可以采用选择性外延沉积工艺形成于所述衬底表面。所述衬底可以为硅衬底、锗硅衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或者III-V族化合物衬底，例如氮化镓衬底或者砷化镓衬底等；所述半导体层的材料为硅、锗、碳化硅或硅锗等。所述衬底和半导体层的选择均不受限制，能够选取适于工艺需求或易于集成的衬底、以及适于形成鳍部的材料。而且所述半导体层的厚度能够通过对外延工艺的控制，从而精确控制所属形成鳍部的高度。
之后，结合参考图5，刻蚀所述基底sub，形成所述衬底100以及位于所述衬底100表面的鳍部110。
刻蚀所述基底sub以形成衬底100和位于衬底100表面的鳍部110的步骤包括：在所述基底sub表面形成图形化的第一掩膜102；以所述图形化的第一掩膜102为掩膜，刻蚀所述基底sub，形成衬底100以及位于衬底100表面的鳍部110。
图形化的所述第一掩膜102用于定义所述鳍部110的位置和尺寸。形成图形化的第一掩膜102的步骤包括：在所述基底sub表面形成第一掩膜材料层；在所述第一掩膜材料层表面形成第一图形化层；以所述第一图形化层为掩膜刻蚀所述第一掩膜材料层直至露出所述基底sub表面，形成所述第一掩膜102。具体的，所述第一掩膜102的材料为氮化硅。
需要说明的是，本实施例中，在形成图形化的所述第一掩膜102的步骤之前，所述形成方法还包括在所述基底sub表面形成缓冲层101，以减小所述第一掩膜102和所述基底sub之间的晶格失配。具体的，本实施例中所述缓冲层101的材料为氧化物。
所述第一图形化层可以为图形化的光刻胶层，采用涂布工艺和光刻工艺形成。此外为了缩小所述鳍部的特征尺寸，以及相邻鳍部之间的距离，所述第一图形化层还可以采用多重图形化掩膜工艺形成。所述多重图形化掩膜工艺包括：自对准双重图形化(Self-aligned Double Patterned，SaDP)工艺、自对准三重图形化(Self-aligned TriplePatterned)工艺、或自对准四重图形化(Self-aligned Double Double Patterned，SaDDP)工艺。
刻蚀所述基底sub的工艺为各向异性的干法刻蚀工艺。因此所述形成的鳍部110的侧壁相对于所述衬底100的表面垂直或倾斜，且当所述鳍部110的侧壁相对于所述衬底100表面倾斜时，所述鳍部110的底部尺寸大于顶部尺寸。
需要说明的是，在形成鳍部110的过程中，被刻蚀的半导体衬底表面可能存在损伤或微小的凹凸不平，为了对所述半导体衬底表面的损伤或凹凸不平进行修复，以改善所形成半导体结构的性能，本实施例中，在形成鳍部110的步骤之后，所述形成方法还包括：在所述衬底100以及鳍部110的表面形成修复氧化层(Liner oxide)(图中未示出)。所述修复氧化层还可以圆滑所述衬底100以及鳍部110表面的尖角，并充当后续所形成的膜层与所述衬底100以及鳍部110之间的缓冲层，以减小晶格失配。具体的，可以通过化学气相沉积或热氧化的方式形成所述修复氧化层。但是在本发明的其他实施例中，也可以不形成所述修复氧化层，通过对所述衬底和鳍部进行退火处理以修复损伤。
参考图6和图7，在相邻所述鳍部110之间填充隔离层120，位于第一区100a衬底100表面的隔离层为第一隔离层120a，位于第二区100b衬底100表面的隔离层120b为第二隔离层120b。
所述隔离层120用于实现相邻鳍部110之间的电隔离。本实施例中，所述第一隔离层120a用于实现所述PMOS区域内和NMOS区域内的鳍式场效应晶体管之间的电隔离，所述第二隔离层120b后续需被去除。
所述隔离层120的材料可以为氧化硅或氮化硅。具体的，填充所述隔离层120的步骤包括：在相邻所述鳍部110之间填充介质材料，所述介质材料的顶部表面高于所述鳍部110的顶部表面；对所述介质材料进行平坦化处理。
需要说明的是，本实施例中，所述鳍部110顶部表面还覆盖有第一掩膜102。因此所述介质材料120还覆盖所述第一掩膜102的顶部表面。
为了是所述隔离层120充分填充相邻所述鳍部110之间的间隙，减少所述隔离层120内孔洞的产生，填充所述隔离层120的步骤包括：通过流体化学气相沉积(FlowableChemical Vapor Deposition,FCVD)的方式进行填充。
具体的，采用流体化学气相沉积工艺形成所述隔离层120的步骤包括：形成覆盖所述衬底100、所述鳍部110以及所述第一掩膜102表面形成前驱体。所述前驱体为流体状态，且所述前驱体的表面高于第一掩膜102的表面；之后再通过退火工艺使所述前驱体固化，以形成隔离层120。
所述前驱体的材料为含硅的可流动材料，所述可流动材料能够为含Si-H键、Si-N键以及Si-O键中一种或多种聚合物的聚合体。因此通过退火工艺使所述前驱体固化所形成的隔离层120的致密度较低，因此阻挡性能较差。
需要说明的是，如图7所示，本实施例中，在形成所述隔离层120之后，所述形成方法还包括：平坦化所述隔离层120，使所述隔离层120的顶部表面与所述第一掩膜102的顶部表面齐平。
参考图8，去除所述第二区100b衬底100表面的鳍部110以及所述第二隔离层120b形成开口140，所述开口140的侧壁为所述第一隔离层120a且底部为所述第二区100b的衬底100。
由于所述第二区100b用于形成不具有鳍部的半导体结构。因此所述第二区100b表面的鳍部需要被去除。此外，后续需在所述第二区100b衬底100表面形成不具有鳍部的半导体结构，因此位于第二区100b衬底100表面的第二隔离区120b也一并被去除。
具体的，可以通过掩膜干法刻蚀的方式去除所述第二区100b衬底100表面的鳍部以及所述第二隔离层120b，露出所述第二区100b的衬底100表面以及所述第一隔离层120a的侧壁。
由于形成衬底100的步骤中，位于第二区100b的所述鳍部100的数量大于或等于1个。因此去除所述第二区100b衬底100表面鳍部的步骤中，被去除的所述鳍部的数量大于或等于1个。具体的，本实施例中，去除位于第二区100b衬底100表面2个鳍部。
本实施例中，隔离区位于PMOS区域和NMOS区域之间，也就是说，第二区100b位于两个第一区100a之间。因此在去除所述第二区100b衬底100表面的鳍部和所述第二隔离层120b之后，露出的所述第一隔离层120a的侧壁和第二区100b衬底100表面围成开口140。
参考图9，对所述开口140的侧壁进行抗氧化处理，形成抗氧化层150。
为了防止后续退火处理过程中，氧原子向所述第一隔离层120a内扩散，从而防止氧原子与所述鳍部110接触而导致所述鳍部110被氧化，所述第一隔离层120a的侧壁需要进行抗氧化处理。
本实施例中，通过对所述第一隔离层120a侧壁进行抗氧化离子注入的方式进行所述抗氧化处理。具体的，通过硅注入的方式形成进行所述抗氧化处理形成抗氧化层150。在后续退火过程中，所述抗氧化层150内的硅离子能够与扩散的氧原子反应，从而阻挡氧原子向所述第一隔离层120a内扩散，避免氧原子与所述鳍部110接触，从而降低所述鳍部110被氧化的可能。
具体的，如果所述抗氧化离子注入的剂量太小，所述抗氧化层150中硅离子太少，无法完全阻挡氧原子扩散，会影响抗氧化效果；如果所述抗氧化离子注入剂量太大，则容易引起材料浪费和提高工艺难度。而且如果所述抗氧化离子注入的能量太大，则容易使注入离子深度过大；如果所述抗氧化离子注入的能量太小，则容易使注入离子深度过浅。所以，本实施例中，所述硅注入的注入能量在2KeV到20KeV范围内，注入剂量在1.0E14atom/cm2到5.0E16atom/cm2范围内。
需要说明的是，通过对所述第一隔离层120a侧壁进行抗氧化注入的方式进行所述抗氧化处理的做法仅为一示例。本发明其他实施例中，所述抗氧化处理还可以通过对所述第一隔离层侧壁进行抗氧化表面处理的方式进行。
具体的，可以通过硅烷表面处理的方式进行所述抗氧化处理。所述硅烷表面处理的技术参数包括：所述工艺气体的压强在100Torr到600Torr范围内，工艺气体流量在20sccm到800sccm范围内，工艺温度在500℃到750℃范围内，表面处理时间在10s到1000s范围内。
参考图10和图11，抗氧化处理之后，中开口中形成隔离结构160。
所述隔离结构160用于实现电隔离。具体的，本实施例中，所述第二区为隔离区，位于作为第一区的PMOS区和NMOS区之间，因此第二区衬底100表面的隔离结构160用于实现两个第一区(即所述PMOS区和NMOS区)之间的电隔离。
具体的，所述隔离结构160的材料包括氧化物，可以通过化学气相沉积的方式形成所述氧化物。此外，为了保证所述隔离结构160对所述开口140充分填充，减少所述隔离结构160内空隙形成的可能，所述隔离结构160可以通过流体化学气相沉积的方式形成。所以，形成所述隔离结构160的步骤包括：在所述第二区100b的衬底100表面形成隔离材料，并对所述隔离材料进行退火处理。
具体的，首先参考图10，在所述第二区200b衬底100表面形成隔离材料160f。
由于所述隔离结构通过流体化学气相沉积的方式形成，因此形成隔离材料160f的步骤中，在所述第二区100b衬底表面形成流体状态的隔离材料。本实施例中，所述鳍部110顶部表面上还具有第一掩膜102，所以所述隔离材料160f的表面高于所述第一掩膜102的顶部表面。具体的，向所述开口140内填充流体状态的隔离材料，所述隔离材料还覆盖所述第一掩膜102的顶部表面。
所述隔离材料160f为含Si-H键、Si-N键以及Si-O键中一种或多种聚合物的聚合体。采用流体状态的隔离材料160f进行填充，能够有效提高所述隔离材料160f对所述开口140的填充程度，减少空隙的形成。
接着，结合参考图11，对所述隔离材料160f进行退火处理，形成隔离结构160。
所述退火处理使流体状态的隔离结构160f固化，形成所述隔离结构160。具体的，本实施例中，通过退火处理形成用于隔离PMOS和NMOS的隔离结构160。
具体的，对所述隔离材料160f进行退火处理的步骤包括：通过水汽退火的方式进行所述退火处理。在进行退火处理的过程中，特别是在进行水汽退火的过程中，氧原子会发生扩散。
由于所述第一隔离层120a侧壁经抗氧化处理形成有抗氧化层150。具体的，本实施例中，通过硅注入实现所述抗氧化处理。所以在退火过程中，注入的硅离子能够与扩散的氧原子发生反应形成氧化物，也就是说，所述抗氧化层150能够吸收扩散的氧原子，从而阻止氧原子向所述第一隔离层120a内扩散。因此所述抗氧化层150的形成能够有效阻止氧原子在退火过程中的扩散，减少氧原子与所述鳍部110的接触，能够有效减少所述鳍部110被氧化的可能，能够有效提高半导体结构中鳍部110的均匀性。
本发明其他实施例中，通过硅烷表面处理方式进行所述氧化处理，也能够在所述第一隔离层侧壁形成抗氧化层。所述氧化层中的硅原子也能够实现与氧原子的反应，实现阻止氧原子扩散的作用。
参考图12和图13，本实施例中，所述第一区100a的衬底100用于形成鳍式场效应晶体管，因此所述鳍部110顶部和侧壁的部分表面需要露出，以使后续所形成的栅极结构能够覆盖所述鳍部110的侧壁和顶部表面。所以，在形成所述隔离结构160之后，所述形成方法还包括：去除所述隔离结构160和所述第一隔离层120a的部分厚度，以露出位于第一区100a衬底100表面的鳍部110顶部和部分侧壁表面。
需要说明的是，本实施例中，所述隔离结构160还覆盖所述隔离层和所述鳍部110的顶部表面，所述鳍部110顶部表面上还依次形成有缓冲层101和第一掩膜102。因此所述隔离结构160还覆盖所述第一掩膜102的顶部表面。
所以，去除所述隔离结构160和所述第一隔离层120a的部分厚度的步骤包括：
首先参考图12，对所述隔离结构160进行平坦化处理，去除部分厚度的隔离结构160。
本实施例中，通过化学机械研磨的方式对所述隔离结构160进行平坦化处理。所述化学机械研磨在露出所述鳍部101的顶部表面时停止，以去所述鳍部110顶部上的隔离结构160以及第一掩膜102和缓冲层101，露出所述鳍部110的顶部表面。
结合参考图13，接着，回刻所述隔离结构160、所述第一隔离层120a和所述抗氧化层150，露出位于第一区衬底表面所述鳍部110顶部和部分侧壁的表面。
通过回刻工艺去除所述隔离结构160、所述第一隔离层120a的部分厚度以及所述抗氧化层150，露出所述鳍部110顶部和部分侧壁的表面。回刻所述隔离结构160和所述隔离层120的具体工艺与现有技术相同，本发明在此不再赘述。
相应的，本发明还提供一种半导体结构，包括：
衬底，所述衬底包括多个第一区以及位于第一区之间的第二区；位于第一区衬底表面的多个鳍部和填充于相邻鳍部之间的第一隔离层；位于第二区衬底表面的隔离结构；以及位于所述隔离结构和所述隔离层之间的抗氧化层。
参考图13，示出了本发明半导体结构一实施例的剖面结构示意图。
如图13所示，所述半导体结构包括：
衬底100，所述衬底100包括多个第一区100a以及位于第一区100a之间的第二区100b；位于第一区100a衬底100表面的多个鳍部110和填充于相邻鳍部110之间的第一隔离层120a。
所述衬底100是后续半导体工艺的操作平台；所述第一区100a用于形成具有鳍部的半导体结构，所述第二区100b用于形成不具有鳍部的半导体结构。因此位于所述第二区100b内的所述鳍部110后续需被去除。位于所述第二区100b所述第二区100b的衬底表面鳍部的数量大于或等于1。
所述衬底100用于为后续工艺提供操作平台，以及刻蚀形成鳍部110。所述衬底100的材料选自单晶硅、多晶硅或者非晶硅；所述衬底100也可以选自硅、锗、砷化镓或硅锗化合物；所述衬底100还可以是其他半导体材料。本实施例中，所述衬底100和所述鳍部110的材料均为单晶硅。
本实施例中，所述衬底100包括用于形成PMOS晶体管的PMOS区域和用于形成NMOS晶体管的NMOS区域以及位于PMOS区域和NMOS区域之间用于实现电隔离的隔离区。所述PMOS区域用于形成P型鳍式场效应晶体管，所述NMOS区域用于形成N型鳍式场效应晶体管，所述隔离区用于形成实现PMOS区域和NMOS区域之间电隔离的隔离结构。所以所述第一区100a包括所述PMOS区域和所述NMOS区域，所述第二区100b包括所述隔离区。
所述第一隔离层120a用于实现相邻鳍部110之间的电隔离。本实施例中，所述第一隔离层120a用于实现所述PMOS区域内和NMOS区域内的鳍式场效应晶体管之间的电隔离。所述第一隔离层120a的材料可以为氧化硅或氮化硅。
位于第二区100b衬底100表面的隔离结构160，所述隔离结构160和所述隔离层120a的顶部表面低于所述鳍部110的顶部表面，以露出所述鳍部110顶部和侧壁的部分表面。
所述隔离结构160用于实现电隔离。具体的，本实施例中，所述第二区为隔离区，位于作为第一区的PMOS区和NMOS区之间，因此第二区衬底100表面的隔离结构160用于实现两个第一区(即所述PMOS区和NMOS区)之间的电隔离。具体的，所述隔离结构160的材料包括氧化物，可以通过化学气相沉积的方式形成所述氧化物。
以及位于所述隔离结构160和所述第一隔离层120a之间的抗氧化层150。
所述抗氧化层150用于吸收氧原子，阻止在形成所述隔离结构160过程中氧原子向所述第一隔离层120a内的扩散，避免氧原子与所述鳍部110的接触，降低鳍部110被氧化的可能，提高所述鳍部的均匀的。本实施例中，所述抗氧化层150的材料包括富硅的氧化物。
综上，本发明在去除所述第二区衬底表面的鳍部以及所述第二隔离层形成开口之后，对所述开口的侧壁进行抗氧化处理，形成覆盖所述第一隔离层侧壁的抗氧化层。所述抗氧化层能够与氧反应，从而实现对氧原子的吸收。所以，所述抗氧化层的形成，能够有效阻止氧原子的扩散，减少氧原子与鳍部的接触，降低其不备氧化的可能，能够有效提高半导体结构中鳍部的均匀性。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括多个第一区以及位于所述第一区之间的第二区；
形成位于所述衬底表面的多个鳍部；
通过流体化学气相沉积方式在相邻所述鳍部之间填充隔离层，位于第一区衬底表面的隔离层为第一隔离层，位于第二区衬底表面的隔离层为第二隔离层；
去除所述第二区衬底表面的鳍部以及所述第二隔离层形成开口，所述开口的侧壁为第一隔离层且底部为第二衬底；
对开口的侧壁进行抗氧化处理，形成抗氧化层；
抗氧化处理之后，在开口中形成隔离结构；
在开口中形成隔离结构的步骤包括：在所述第二区的衬底表面形成隔离材料，并通过水汽退火的方式对所述隔离材料进行退火处理。
2.如权利要求1所述的形成方法，其特征在于，所述抗氧化处理的步骤包括：对所述第一隔离层侧壁进行抗氧化离子注入的方式进行所述抗氧化处理。
3.如权利要求2所述的形成方法，其特征在于，对所述第一隔离层侧壁进行抗氧化离子注入的方式进行所述抗氧化处理的步骤包括：通过硅注入的方式进行所述抗氧化处理。
4.如权利要求3所述的形成方法，其特征在于，通过硅注入的方式进行所述抗氧化处理的步骤中，所述硅注入的注入能量在2KeV到20KeV范围内，注入剂量在1.0E14atom/cm2到5.0E16atom/cm2范围内。
5.如权利要求1所述的形成方法，其特征在于，所述抗氧化处理的步骤包括：通过对所述第一隔离层侧壁进行抗氧化表面处理的方式进行所述抗氧化处理。
6.如权利要求5所述的形成方法，其特征在于，通过对所述第一隔离层侧壁进行抗氧化表面处理的方式进行所述抗氧化处理的步骤包括：通过硅烷表面处理的方式进行所述抗氧化处理。
7.如权利要求6所述的形成方法，其特征在于，通过硅烷表面处理的方式进行所述抗氧化处理的步骤中，所述硅烷表面处理的工艺参数包括：所述工艺气体的压强在100Torr到600Torr范围内，工艺气体流量在20sccm到800sccm范围内，工艺温度在500℃到750℃范围内，表面处理时间在10s到1000s范围内。
8.如权利要求1所述的形成方法，其特征在于，填充隔离层的步骤以及形成隔离材料的步骤中的一个或两个步骤包括：通过流体化学气相沉积的方式形成。
9.如权利要求8所述的形成方法，其特征在于，通过流体化学气相沉积的方式形成隔离材料的步骤中，在所述第二区的衬底表面形成流体状态的隔离材料；
对所述隔离材料进行退火处理的过程中，所述退火处理使所述隔离材料固化形成隔离结构。
10.如权利要求9所述的形成方法，其特征在于，所述隔离材料为含Si-H键、Si-N键以及Si-O键中一种或多种的聚合物。
11.如权利要求1所述的形成方法，其特征在于，形成衬底的步骤中，位于所述第二区表面鳍部的数量大于或等于1；
去除所述第二区衬底表面鳍部的步骤中，被除去的所述第二区衬底表面的鳍部数量大于或等于1。
12.如权利要求1所述的形成方法，其特征在于，去除所述第二区衬底表面的鳍部以及所述第二隔离层形成开口的步骤包括：通过干法刻蚀的方式去除所述第二区衬底表面的鳍部以及所述第二隔离层，露出的所述第二区衬底以及所述第一隔离层的侧壁围成所述开口。
13.如权利要求1所述的形成方法，其特征在于，提供所述衬底和形成所述鳍部的步骤包括：
提供基底；
刻蚀所述基底，形成所述衬底以及位于所述衬底表面的多个鳍部。
14.如权利要求1所述的形成方法，其特征在于，形成衬底的步骤中，所述衬底包括用于形成PMOS晶体管的PMOS区和用于形成NMOS晶体管的NMOS区以及位于PMOS区和NMOS区之间用于实现电隔离的隔离区；
所述第一区包括PMOS区和NMOS区，所述第二区包括隔离区；
形成隔离结构的步骤包括：形成用于隔离PMOS和NMOS的隔离结构。
15.如权利要求1所述的形成方法，其特征在于，在形成隔离结构之后，所述形成方法还包括：去除所述隔离结构和所述第一隔离层的部分厚度，以露出位于第一区鳍部的顶部和部分侧壁表面。
16.如权利要求15所述的形成方法，其特征在于，形成隔离结构的步骤中，所述隔离结构还覆盖所述隔离层和所述鳍部；
去除所述隔离结构和所述第一隔离层的部分厚度的步骤包括：
对所述隔离结构进行平坦化处理，去除部分厚度的隔离结构；
回刻所述隔离结构、所述第一隔离层和抗氧化层，露出位于第一区衬底表面鳍部顶部和部分侧壁表面。
CN201610407346.2A 2016-06-12 2016-06-12 半导体结构及形成方法 Active CN107492521B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610407346.2A CN107492521B (zh) 2016-06-12 2016-06-12 半导体结构及形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610407346.2A CN107492521B (zh) 2016-06-12 2016-06-12 半导体结构及形成方法

Publications (2)

Publication Number Publication Date
CN107492521A CN107492521A (zh) 2017-12-19
CN107492521B true CN107492521B (zh) 2020-02-07

Family

ID=60642151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610407346.2A Active CN107492521B (zh) 2016-06-12 2016-06-12 半导体结构及形成方法

Country Status (1)

Country Link
CN (1) CN107492521B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731688A (zh) * 2016-08-12 2018-02-23 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109979820A (zh) * 2017-12-27 2019-07-05 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN110581172B (zh) * 2018-06-07 2023-04-25 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113394092B (zh) * 2020-03-13 2022-08-09 中芯国际集成电路制造（天津）有限公司 半导体结构及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104269376A (zh) * 2014-09-24 2015-01-07 上海华力微电子有限公司 浅沟槽隔离的制造方法
CN104979266A (zh) * 2014-04-02 2015-10-14 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4759967B2 (ja) * 2004-10-01 2011-08-31 セイコーエプソン株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979266A (zh) * 2014-04-02 2015-10-14 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的形成方法
CN104269376A (zh) * 2014-09-24 2015-01-07 上海华力微电子有限公司 浅沟槽隔离的制造方法

Also Published As

Publication number Publication date
CN107492521A (zh) 2017-12-19

Similar Documents

Publication Publication Date Title
US11222826B2 (en) FinFET structure and device
US11075108B2 (en) Mechanism for FinFET well doping
CN107887264B (zh) 在半导体条中形成掺杂区
US10177146B2 (en) Semiconductor structure with improved punch-through and fabrication method thereof
CN101908506B (zh) 半导体装置及其制造方法
US10121880B2 (en) Fin field-effect transistor and fabrication method thereof
US10490457B2 (en) Fin field-effect transistor and fabrication method thereof
US20150155352A1 (en) Method of forming a shallow trench isolation structure
CN110323267B (zh) 半导体结构及其形成方法
US11004752B2 (en) Fin field-effect transistor
US20080040697A1 (en) Design Structure Incorporating Semiconductor Device Structures with Voids
CN107492521B (zh) 半导体结构及形成方法
CN106571339B (zh) 鳍式场效应管的形成方法
CN108695158B (zh) 一种半导体器件及其制造方法
US7851328B2 (en) STI stress modulation with additional implantation and natural pad sin mask
CN107591364B (zh) 半导体结构及其形成方法
CN112582265B (zh) 半导体结构及其形成方法
CN111627977B (zh) 半导体结构及其形成方法、半导体器件
CN109103102B (zh) 半导体结构及其形成方法
CN107731751B (zh) 半导体结构及其形成方法
US9799728B2 (en) Three-dimensional transistor and fabrication method thereof
CN106847697B (zh) 鳍式场效应晶体管的形成方法
CN109309048B (zh) 半导体结构及其形成方法
CN110875390B (zh) 半导体结构及其形成方法
CN113937164B (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant