CN109979820A - 半导体器件的形成方法 - Google Patents
半导体器件的形成方法 Download PDFInfo
- Publication number
- CN109979820A CN109979820A CN201711446281.3A CN201711446281A CN109979820A CN 109979820 A CN109979820 A CN 109979820A CN 201711446281 A CN201711446281 A CN 201711446281A CN 109979820 A CN109979820 A CN 109979820A
- Authority
- CN
- China
- Prior art keywords
- fin
- layer
- gate structure
- ion
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 98
- 238000000034 method Methods 0.000 title claims abstract description 94
- 238000000926 separation method Methods 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 238000000137 annealing Methods 0.000 claims abstract description 24
- 150000002500 ions Chemical class 0.000 claims description 75
- 239000000463 material Substances 0.000 claims description 75
- 230000008569 process Effects 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- 238000005516 engineering process Methods 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- -1 carbon ion Chemical class 0.000 claims description 15
- 239000012528 membrane Substances 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 12
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 9
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 9
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052799 carbon Inorganic materials 0.000 claims description 7
- 238000011065 in-situ storage Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 239000003085 diluting agent Substances 0.000 claims description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- 229910001449 indium ion Inorganic materials 0.000 claims description 3
- 238000010943 off-gassing Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 300
- 239000007789 gas Substances 0.000 description 42
- 238000002955 isolation Methods 0.000 description 21
- 239000011241 protective layer Substances 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 230000000694 effects Effects 0.000 description 13
- 238000000151 deposition Methods 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 239000011800 void material Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000012530 fluid Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910003828 SiH3 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005243 fluidization Methods 0.000 description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- 229910052986 germanium hydride Inorganic materials 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- IATRAKWUXMZMIY-UHFFFAOYSA-N strontium oxide Chemical compound [O-2].[Sr+2] IATRAKWUXMZMIY-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- XBYNNYGGLWJASC-UHFFFAOYSA-N barium titanium Chemical compound [Ti].[Ba] XBYNNYGGLWJASC-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- CZXRMHUWVGPWRM-UHFFFAOYSA-N strontium;barium(2+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[O-2].[Ti+4].[Sr+2].[Ba+2] CZXRMHUWVGPWRM-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体器件及其形成方法，方法包括：提供半导体衬底，半导体衬底上具有鳍部结构，鳍部结构包括若干层沿半导体衬底表面法线方向重叠的第一鳍部层、以及位于相邻两层第一鳍部层之间的第二鳍部层；形成伪栅极结构；在伪栅极结构两侧的鳍部结构内形成第一凹槽；去除第一凹槽侧壁的部分第二鳍部层以形成第二修正鳍部层，并且在相邻第一鳍部层之间形成鳍部凹槽；在鳍部凹槽内形成隔离层，隔离层内具有第一离子；进行退火处理，使隔离层中的第一离子扩散入第一鳍部层；在第一凹槽内形成源漏掺杂层，源漏掺杂层具有第二离子；形成介质层；去除伪栅极结构和第二修正鳍部层，形成栅开口；在栅开口内形成栅极结构。所述方法提高了半导体器件的性能。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。器件作为最基本的半导体器件，目前正被广泛应用，传统的平面器件对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。
为了克服器件的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和隔离层，所述隔离层覆盖部分所述鳍部的侧壁，且隔离层表面低于鳍部顶部；位于隔离层表面，以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。
然而，现有技术形成的半导体器件的性能较差。
发明内容
本发明解决的技术问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。
为解决上述技术问题，本发明提供一种半导体器件的形成方法，包括：提供半导体衬底，半导体衬底上具有鳍部结构，鳍部结构包括若干层沿半导体衬底表面法线方向重叠的第一鳍部层、以及位于相邻两层第一鳍部层之间的第二鳍部层；形成横跨鳍部结构的伪栅极结构，伪栅极结构覆盖鳍部结构的部分顶部表面和部分侧壁表面；形成伪栅极结构之后，在伪栅极结构两侧的鳍部结构内形成第一凹槽；形成第一凹槽之后，去除凹槽侧壁的部分第二鳍部层以形成第二修正鳍部层，第二修正鳍部层侧壁相对于第一鳍部层侧壁凹陷，并且在相邻第一鳍部层之间形成鳍部凹槽；在鳍部凹槽内形成隔离层，所述隔离层内具有第一离子；进行退火处理，使所述隔离层中的第一离子扩散入第一鳍部层；退火处理后，在第一凹槽内形成源漏掺杂层，所述源漏掺杂层具有第二离子；形成源漏掺杂层之后，在半导体衬底和鳍部结构上形成介质层，介质层覆盖所述伪栅极结构侧壁；形成介质层后，去除伪栅极结构和伪栅极结构覆盖的第二修正鳍部层，在所述介质层内及相邻的第一鳍部层之间形成栅开口；在所述栅开口内形成栅极结构，所述栅极结构包围第一鳍部层。
可选的，所述隔离层的形成步骤包括：形成鳍部凹槽后，在所述鳍部凹槽和第一凹槽内形成初始隔离层，所述初始隔离层覆盖第一凹槽侧壁表面和第一凹槽底部表面；去除部分所述初始隔离层并暴露第一鳍部层侧壁，形成所述隔离层。
可选的，所述初始隔离层的材料包括硅或硅锗；所述第一离子包括碳离子。
可选的，所述初始隔离层的形成工艺包括外延生长工艺；在初始隔离层内掺杂第一离子的工艺为原位掺杂工艺。
可选的，去除部分初始隔离层的工艺包括：各向同性的干法刻蚀工艺或各向同性的湿法刻蚀工艺。
可选的，形成所述鳍部结构的方法包括：在所述半导体衬底上形成鳍部材料膜，鳍部材料膜若干层沿半导体衬底表面法线方向重叠的第一鳍部膜、以及位于相邻两层第一鳍部层中的第二鳍部膜；在所述鳍部材料膜上形成图形化层；以所述图形化层为掩膜，刻蚀所述鳍部材料膜以形成鳍部，且使第一鳍部膜形成第一鳍部层，使第二鳍部膜形成第二鳍部层。
可选的，所述第一鳍部层的材料和第二鳍部层的材料不同；所述第一鳍部层的材料为单晶硅或单晶锗硅；所述第二鳍部层的材料为单晶硅锗或单晶硅。
可选的，形成所述伪栅极结构的步骤包括：在半导体衬底上形成覆盖鳍部的伪栅极结构膜；刻蚀所述伪栅极结构膜暴露出鳍部上的伪栅介质层，形成所述伪栅极结构。
可选的，所述栅极结构还包括覆盖栅极结构侧壁表面的侧墙。
可选的，所述侧墙包括第一侧墙和第二侧墙，第一侧墙位于伪栅极结构侧壁，第二侧墙位于第一侧墙侧壁。
可选的，去除伪栅极结构和伪栅极结构覆盖的第二修正鳍部层的步骤包括：形成介质层后，去除伪栅极结构，在介质层中形成初始栅开口；去除初始栅开口暴露出的第二修正鳍部层，使初始栅开口形成所述栅开口。
可选的，去除初始栅开口暴露出的第二修正鳍部层的工艺为干法刻蚀工艺，参数包括：采用的总气体包括刻蚀气体和稀释气体，刻蚀气体包括HCl，稀释气体包括N2，刻蚀气体占据总气体的摩尔百分比为20％～90％，温度为100摄氏度～200摄氏度。
可选的，所述源漏掺杂层的形成工艺包括外延生长工艺；在源漏掺杂层内掺杂第二离子的工艺为原位掺杂工艺。
可选的，当所述半导体器件为P型器件时，所述源漏掺杂层的材料包括：硅、锗或硅锗；所述第二离子为P型离子，所述第二离子包括硼离子、BF2-离子或铟离子。
可选的，当所述半导体器件为N型器件时，所述源漏掺杂层的材料包括：硅、砷化镓或铟镓砷；所述第二离子为N型离子，所述第二离子包括磷离子或砷离子。
可选的，所述栅极结构包括栅介质层和位于所述栅介质层上的栅极层。
可选的，所述栅极结构还包括：位于所述栅开口底部的界面层，所述栅介质层覆盖界面层。
本发明还提供一种半导体器件，包括：半导体衬底；位于半导体衬底上的鳍部结构，所述鳍部结构包括若干层沿半导体衬底表面法线方向重叠的第一鳍部层，所述第一鳍部层具有第一离子；位于所述鳍部结构上的栅极结构；所述栅极结构还位于相邻两层第一鳍部层之间；位于相邻第一鳍部层之间的隔离层，所述隔离层与栅极结构相连，且隔离层侧壁和侧墙侧壁齐平；位于栅极结构和侧墙两侧的源漏掺杂层，所述源漏掺杂层具有第二离子；位于半导体衬底以及鳍部结构上的介质层，介质层覆盖侧墙侧壁和源漏掺杂层侧壁和顶部表面，暴露出栅极结构顶部表面。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体器件的形成方法中，形成凹槽之后，去除部分第二鳍部层，形成鳍部凹槽，所述鳍部凹槽位于相邻第一鳍部层之间；后续形成的隔离层也位于第一鳍部层之间。在鳍部凹槽内形成隔离层，所述隔离层具有第一离子；进行退火处理，使所述隔离层中的第一离子进入鳍部；由于隔离层位于第一鳍部层之间，退火处理时，隔离层中的第一离子在热动力的驱动下，扩散进入与之相连的第一鳍部层中，第一鳍部层中的原子的晶格间隙被第一离子填充。后续形成的栅极结构包围第一鳍部层，则在被栅极结构包围的第一鳍部层内形成沟道区，由于第一鳍部层中的原子的晶格间隙被第一离子填充，即沟道区的晶格间隙被第一离子填充。形成源漏掺杂层，源漏掺杂层中具有第二离子，源漏掺杂层与第一鳍部层相连，由于第一鳍部层的晶格间隙中被第一离子填充，减少第二离子进入第一鳍部层的原子晶格间隙，从而减少第二离子进入沟道区，降低了短沟道效应的发生概率，提高了器件的性能。
附图说明
图1至图3是一种半导体器件形成过程的结构示意图；
图4至图13是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术的半导体器件的性能较差。
图1至图3是一种半导体器件形成过程的结构示意图；
参考图1，提供半导体衬底100，半导体衬底100上具有鳍部110，鳍部结构110包括若干层沿半导体衬底100表面法线方向重叠的第一鳍部层111、以及位于相邻两层第一鳍部层中的第二鳍部层112，鳍部110上具有保护层102。
参考图2，形成横跨鳍部结构110的伪栅极结构120；伪栅极结120顶部的伪栅保护层103；在伪栅极结构120两侧依次形成第一侧墙131和第二侧墙141，以所述第一侧墙131和第二侧墙141为掩膜，去除伪栅极结构120两侧的鳍部结构110，形成凹槽。
参考图3，在伪栅极结构120两侧的凹槽中外延形成源漏掺杂层150，源漏掺杂层150中具有源漏掺杂离子；形成源漏掺杂层150之后，去除伪栅结构120和第二鳍部层112，形成栅开口；在所述栅开口内形成栅极结构160，所述栅极结构还位于相邻第一鳍部层111之间。
为减小源漏掺杂层与后续形成的插塞之间的接触电阻，一种方法为提高源漏掺杂层的掺杂浓度。源漏掺杂层为高浓度掺杂，高浓度掺杂的掺杂离子容易发生扩散，从而进入沟道区，使得沟道区中具有源漏掺杂离子，从而导致短沟道效应，使得所形成的半导体器件性能较差。
本发明实施例，通过对第一鳍部层掺杂第一离子，第一离子位于第一鳍部层的原子晶格间隙中，使得后续的离子无法进入原子晶格间隙中，从而抑制源漏掺杂层中的源漏掺杂离子进入第一鳍部层，从而抑制了短沟道效应，提高了器件的性能。所述方法提供了半导体器件的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图13是本发明一实施例中半导体器件形成过程的结构示意图。
请参考图4和图5，图5为沿图4中切割线M-M1的剖面图，提供半导体衬底200，半导体衬底200上具有鳍部结构210，鳍部结构210包括若干层沿半导体衬底表面法线方向重叠的第一鳍部层211、以及位于相邻两层第一鳍部层211中的第二鳍部层212。
所述半导体衬底200可以是单晶硅，多晶硅或非晶硅；所述半导体衬底200也可以是硅、锗、锗化硅、砷化镓等半导体材料；本实施例中，所述半导体衬底200的材料为单晶硅。
形成所述鳍部结构210的方法包括：在所述半导体衬底200上形成鳍部材料膜，鳍部材料膜包括若干层沿半导体衬底200表面法线方向重叠的第一鳍部膜、以及位于相邻两层第一鳍部膜中的第二鳍部膜；在所述鳍部材料膜上形成图形化层；以所述图形化层为掩膜，刻蚀所述鳍部材料膜以形成鳍部结构210，且使第一鳍部膜形成第一鳍部层211，使第二鳍部膜形成第二鳍部层212。
第一鳍部层211和第二鳍部层212的材料不同。具体的，所述第一鳍部层211的材料为单晶硅，所述第二鳍部层212的材料为单晶锗硅；或者所述第一鳍部层211的材料为单晶锗硅，所述第二鳍部层212的材料为单晶硅。
本实施例中，所述第一鳍部层211的材料为单晶硅，所述第二鳍部层212的材料为单晶锗硅。
继续参考图4和图5，在所述半导体衬底200上形成隔离结构201，隔离结构201覆盖鳍部结构210的部分侧壁。
所述隔离结构201的顶部表面低于鳍部结构210的顶部表面。所述隔离结构201的材料包括氧化硅。
形成所述隔离结构201的方法包括：在所述半导体衬底200上形成覆盖鳍部结构210的隔离结构膜(未图示)；回刻蚀隔离结构膜，形成所述隔离结构201。
形成所述隔离结构膜的工艺为沉积工艺，如流体化学气相沉积工艺。采用流体化学气相沉积工艺形成隔离结构膜，使隔离结构膜的填充性能较好。
形成隔离结构膜所采用的流体化学气相沉积工艺的步骤包括：在半导体衬底200上形成隔离流体层；进行水汽退火，使所述隔离流体层形成隔离结构膜。
所述水汽退火的参数包括：采用的气体包括氧气、臭氧和气态水，退火温度为350摄氏度～750摄氏度。
本实施例中，还包括：在形成所述隔离流体层之前，在所述鳍部结构210表面形成保护层(未图示)；在回刻蚀隔离结构膜的同时回刻蚀保护层。
所述保护层的材料包括氧化硅或氮化硅。所述保护层的作用包括：在进行所述水汽退火的过程中，隔离水汽退火中氧化鳍部结构210，避免消耗鳍部结构210。
在一个实施例中，所述保护层的厚度为10埃～40埃。好处包括：隔离水汽退火中氧化鳍部结构210的效果较好；同时，不易使相邻鳍部结构210顶部的保护层连接在一起；提供给隔离结构膜在相邻鳍部结构210之间的空间较为充足。
形成横跨鳍部结构210的伪栅极结构，伪栅极结构覆盖鳍部结构210的部分顶部表面和部分侧壁表面。所述伪栅极结构包括伪栅极结构本体和覆盖伪栅极结构本体侧壁的侧墙。所述侧墙包括第一侧墙和第二侧墙，第一侧墙位于伪栅极结构本体侧壁，第二侧墙位于第一侧墙侧壁。请参考图6和图7。
请参考图6，形成横跨鳍部结构210的伪栅极结构本体，伪栅极结构本体覆盖鳍部结构210的部分顶部表面和部分侧壁表面。
形成所述伪栅极结构本体的步骤包括：在半导体衬底200上形成覆盖鳍部结构210的伪栅极结构膜(未图示)；刻蚀所述伪栅极结构膜暴露出鳍部结构210上的伪栅介质层202，在鳍部结构210上形成所述伪栅极结构本体。
所述伪栅极结构本体包括横跨鳍部结构210的伪栅介质层202和位于伪栅介质层上的伪栅电极层220。具体的，伪栅介质层202位于隔离结构201的部分表面、且覆盖鳍部结构210的部分顶部表面和部分侧壁表面。
所述伪栅介质层202的材料为氧化硅。所述伪栅电极层220的材料为多晶硅。
所述伪栅极结构本体还包括位于伪栅极表面的伪栅保护层203，所述伪栅保护层203在后续形成源漏掺杂层时保护伪栅极层220，同时作为后续平坦化介质层的停止层。
所述伪栅保护层203的材料包括氧化硅或氮化硅。
形成伪栅极结构本体之后，在伪栅极结构本体侧壁形成侧墙。所述侧墙包括第一侧墙213和第二侧墙241，第一侧墙231位于伪栅电极层220和伪栅保护层203侧壁，第二侧墙241位于第一侧墙231侧壁。
继续参考图6，形成伪栅极结构本体之后，在伪栅极结构本体侧壁形成第一侧墙231，所述第一侧墙231覆盖伪栅电极层220和伪栅保护层203侧壁。
所述第一侧墙231用作保护所述伪栅电极层220侧壁，避免后续形成的栅极层出现形貌缺陷，影响半导体结构的电学性能。
所述第一侧墙231的形成步骤包括：在所述伪栅介质层202和伪栅极结构本体上形成第一侧墙材料层(图未示)，所述第一侧墙材料层覆盖所述鳍部结构210的部分侧壁表面和部分顶部表面、所述伪栅电极层220的侧壁以及伪栅保护层203的侧壁和顶部表面；回刻蚀所述第一侧墙材料层，直至暴露出所述伪栅介质层202和所述伪栅保护层203的顶部表面，在伪栅介质层202上形成覆盖于所述伪栅电极层220侧壁和伪栅保护层203侧壁的第一侧墙231。
所述第一侧墙材料层的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺中的一种或多种组合。所述第一侧墙231的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。
回刻蚀所述第一侧墙材料层的工艺为各向异性的干法刻蚀，所述干法刻蚀的工艺参数为：采用含氟的气体(例如CH3F、CH2F2或CHF3)、氩气和氧气，在刻蚀功率为200W-400W，刻蚀腔体的压强为30mtorr-200mtorr，刻蚀温度为40℃-60℃。
所述第一侧墙的厚度为25埃～100埃。
所述伪栅介质层202能够在回刻蚀所述第一侧墙材料层时保护第一侧墙两侧的鳍部结构210。
参考图7，形成第一侧墙231之后，在第一侧墙231的侧壁形成第二侧墙241；形成第二侧墙241后，刻蚀去除伪栅极结构两侧的鳍部结构210，形成第一凹槽204。
所述第二侧墙241的形成步骤包括：在所述隔离层201、鳍部结构210、伪栅极结构本体和第一侧墙231上形成第二侧墙材料层(图未示)，所述第二侧墙材料层覆盖所述鳍部结构210的部分侧壁表面和部分顶部表面、第一侧墙231的侧壁和顶部以及所述伪栅极结构本体顶部表面；回刻蚀所述第二侧墙材料层，直至暴露出所述伪栅介质层202和所述伪栅保护层203的顶部表面，在伪栅介质层202上形成覆盖于所述第一侧墙231侧壁的第二侧墙241。
所述第二侧墙的厚度为20埃～60埃。
所述第二侧墙材料层的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺中的一种或多种组合。所述第二侧墙241的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。
回刻蚀所述第二侧墙材料层的工艺为各向异性的干法刻蚀。
所述伪栅介质层202能够在回刻蚀所述第二侧墙材料层时保护第二侧墙241两侧的鳍部210。所述第一侧墙231和第二侧墙241定义了后续形成的栅极结构和源漏掺杂层之间的距离。
形成第二侧墙后，以所述伪栅极结构本体、第一侧墙231和第二侧墙241为掩膜，刻蚀去除伪栅极结构两侧的鳍部结构210，形成第一凹槽204。
第一凹槽204为后续形成源漏掺杂层提供空间。
刻蚀去除伪栅极结构210两侧的鳍部结构210的工艺为各项异性的干法刻蚀。所述干法刻蚀的参数包括：采用的刻蚀气体包括HBr和Ar，其中，HBr的流速为10sccm～1000sccm，Ar的流速为10sccm～1000sccm。
参考图8，形成第一凹槽204之后，去除第一凹槽204侧壁的部分第二鳍部层212以形成第二修正鳍部层213，第二修正鳍部层213侧壁相对于第一鳍部层211侧壁凹陷，并且在相邻第一鳍部层211之间形成鳍部凹槽250。
所述鳍部凹槽250位于相邻第一鳍部层211之间，为后续形成隔离层提供空间。
所述第二修正鳍部213的侧壁相对于所述伪栅极层220的侧壁凸出或者平齐。所述第二修正鳍部213具有垂直于所述伪栅极结构延伸方向且沿鳍部结构210延伸方向的第一宽度D1，所述伪栅极层220具有垂直于所述伪栅极结构延伸方向且沿鳍部结构210延伸方向的第二宽度D2；所述第一宽度D1大于或者等于所述第二宽度D2，所述第一宽度D1小于所述第二宽度D2和第一侧墙厚度以及第二侧墙厚度的总和。所述第一宽度D1为20nm～70nm，所述第二宽度D2为15nm～50nm。
所述第一宽度D1小于所述第二宽度D2，所述第二修正鳍部213的宽度小于伪栅极层的宽度，后续形成的半导体器件的沟道距离变短，载流子通道变小，器件性能变差；所述第一宽度D1过大时，后续形成的隔离层距离较短，离沟道区较远，退火处理后进入沟道区的第一离子较少，抑制短沟道效应的效果较差。
去除部分所述第二鳍部层212的工艺为各向同性的湿法刻蚀工艺。所述湿法刻蚀溶液对硅和硅锗有很好的选择比，能够保证在去除硅锗的同时，硅的形貌不受影响。本实施例中采用的湿法刻蚀溶液为：温度为25摄氏度～300摄氏度，体积百分比为20％～90％的HCl气体。
在鳍部凹槽内形成隔离层，所述隔离层侧壁和侧墙侧壁齐平。
所述隔离层的形成步骤包括：形成所述鳍部凹槽后，在所述鳍部凹槽和第一凹槽内形成初始隔离层，所述初始隔离层覆盖第一凹槽侧壁表面和第一凹槽底部表面；去除部分所述初始隔离层暴露出第一鳍部层侧壁，形成所述隔离层。隔离层的具体形成过程请参考图9和图10。
参考图9，形成所述第二修正鳍部层213后，在所述鳍部凹槽250和第一凹槽204内形成初始隔离层205，所述初始隔离层205覆盖第一凹槽204侧壁表面和第一凹槽204底部表面。
所述初始隔离层205为后续形成第一掺杂层提供材料层。
所述初始隔离层205覆盖第一凹槽204底部表面，以及第一凹槽204侧壁暴露出的鳍部结构210的第一鳍部层211和第二修正鳍部层213的侧壁。
所述初始隔离层205的形成工艺为外延生长工艺；在初始隔离层内掺杂第一离子的工艺为原位掺杂工艺。
所述初始隔离层205的材料包括硅或硅锗；所述第一离子包括碳离子。
本实施例中，所述初始隔离层205的材料为硅，所述第一离子为碳离子。所述第一离子的浓度为1.0E19atm/cm3～1.0E22atm/cm3。采用外延生长工艺形成所述初始隔离层，外延形成所述初始隔离层205的工艺参数包括：采用的气体包括氢气、HCl气体、SiH2Cl2、PH3和CH3SiH3气体，氢气的流量为2000sccm～20000sccm，HCl气体的流量为30sccm～150sccm，SiH2Cl2的流量为50sccm～1000sccm，PH3的流量为10sccm～2000sccm，CH3SiH3的流量为50sccm～5000sccm，腔室压强为10torr～600torr，温度为650摄氏度～850摄氏度。
所述碳离子浓度过高时，容易形成簇缺陷；所述碳离子浓度过低时，碳离子扩散进入第一鳍部层中的数量有限，则填充沟道区材料晶格的能力不足，后续第二离子仍会进入沟道区的材料晶格中，抑制短沟道效应能力不足。
请参考图10，形成初始隔离层205后，去除部分所述初始隔离层205暴露出第一鳍部层211侧壁，形成隔离层206。
所述隔离层206位于相邻第一鳍部层211之间，隔离层206侧壁与第一鳍部层211侧壁在同一平面，所述隔离层206还暴露出第一凹槽204底部部分表面。
去除部分所述初始隔离层205的工艺包括：各向同性的干法刻蚀工艺或者各向同性的湿法刻蚀工艺。
本实施例中，去除部分所述初始隔离层205的工艺为各向同性的干法刻蚀工艺，所述干法刻蚀工艺参数包括：采用的气体包括CF4气体、CH3F气体和O2，CF4气体的流量为5sccm～100sccm，CH3F气体的流量为8sccm～50sccm，O2的流量为10sccm～100sccm，腔室压强为10mtorr～2000mtorr，射频功率为50W～300W，直流电流为30V～100V，时间为4秒～50秒。
其他实施例中，去除部分所述初始内隔离层205的步骤包括：回刻蚀所述初始隔离层205，暴露出第一凹槽204底部部分表面；以所述伪栅极结构为掩膜，刻蚀去除鳍部结构210侧壁的初始隔离层205，形成隔离层206。所述刻蚀工艺为各向异性的干法刻蚀。
由于隔离层206位于相邻第一鳍部层211之间，退火处理时，隔离层206中的第一离子在热动力的驱动下，扩散进入与之接触的第一鳍部层211中，第一鳍部层211中的晶格间隙被第一离子填充，抑制了源漏掺杂层251中的第二离子进入沟道区，从而抑制了短沟道效应，提高了器件的性能。
继续参考图10，形成隔离层206之后，对隔离层206和鳍部结构210进行退火处理，使得隔离层206中的第一离子扩散入第一鳍部层211。
所述隔离层206具有第一离子，对隔离层206进行退火处理，使得所述隔离层206中的第一离子扩散进入与隔离层206相连的鳍部结构210中，隔离层206位于相邻第一鳍部层211之间，则第一离子在热效应的驱动下扩散进入第一鳍部层211，第一鳍部层211中的晶格间隙被第一离子填充。后续形成的栅极结构包围第一鳍部层211，则在被栅极结构包围的第一鳍部层211内形成沟道区，即沟道区的晶格间隙被第一离子填充，抑制了源漏掺杂层251中的第二离子进入沟道区，从而抑制了短沟道效应，提高了器件的性能。
所述退火处理可以为快速热退火，激光退火、峰值退火或炉管退火。本实施例中，所述退火处理为快速热退火。所述退火处理的温度范围为900摄氏度～1100摄氏度，所述退火处理的时间为5秒～20秒，所述退火处理利用的气体为氮气，所述氮气的流量范围为10sccm～1000sccm。
在一个实施例，采用激光退火，所述退火的温度范围在1000℃～1350℃之间，所述退火时间在40毫秒～100毫秒之间。
请参考图11，退火处理后，在第一凹槽204内形成源漏掺杂层251。
所述源漏掺杂层251具有第二离子。
形成所述源漏掺杂层251的工艺包括外延生长工艺；在源漏掺杂层251内掺杂第二离子的工艺为原位掺杂工艺。
当所述半导体器件为P型器件时，所述源漏掺杂层251的材料包括：硅、锗或硅锗；所述第二离子为P型离子，所述第二离子包括硼离子、BF2-离子或铟离子；当所述半导体器件为N型器件时，所述源漏掺杂层251的材料包括：硅、砷化镓或铟镓砷；所述第二离子为N型离子，所述第二离子包括磷离子或砷离子。
本实施例中，所述半导体器件为P型器件，所述源漏掺杂层251的材料为硅，所述第二离子为硼离子。所述第二离子的浓度为1.0E19atm/cm3～2.0E22atm/cm3。所述源漏掺杂层的形成工艺为外延生长工艺，所述外延生长工艺的参数包括：采用的气体包括由HCl气体、SiH4气体、B2H6气体和GeH4气体组成的混合气体和氢气，氢气的流量为0.1slm～50slm，HCl气体、SiH4气体、B2H6气体和GeH4气体组成的混合气体的流量为30sccm～150sccm。
其他实施例中，所述半导体器件为N型器件，所述源漏掺杂层251的材料为硅，所述第二离子为磷离子，所述第二离子的浓度为1.0E19atm/cm3～2.0E22atm/cm3。所述源漏掺杂层的形成工艺为外延生长工艺，所述外延生长工艺的参数包括：采用的气体包括氢气、HCl气体、SiH2Cl2和PH3，氢气的流量为2000sccm～20000sccm，HCl气体的流量为30sccm～150sccm，SiH2Cl2的流量为50sccm～1000sccm，PH3的流量为10sccm～2000sccm，腔室压强为10torr～600torr，温度为650摄氏度～850摄氏度。
由于沟道区中晶格间隙被第一离子填充，使得源漏掺杂层251中的第二离子无法进入沟道区，可以适当提高源漏掺杂层251的离子掺杂浓度，高掺杂浓度的源漏掺杂层251能够减小器件的接触电阻，进而提高器件的性能。
请参考图12，形成源漏掺杂层251之后，在半导体衬底200上、伪栅极结构和鳍部结构210上形成介质层270，所述介质层270覆盖伪栅极结构侧壁且暴露出伪栅极结构的顶部表面。
所述介质层270的材料包括氧化硅。
形成所述介质层270的步骤包括：在所述半导体衬底200上、隔离结构201上、鳍部结构210以及伪栅极结构上形成介质材料膜，介质材料膜覆盖伪栅极结构；平坦化所述介质材料膜直至暴露出伪栅极结构的顶部表面，形成所述介质层270。
形成所述介质材料膜的工艺为沉积工艺，如等离子体化学气相沉积工艺或流体化学气相沉积工艺。平坦化所述介质材料膜的工艺为化学机械研磨工艺或回刻蚀工艺。
继续参考图12，形成介质层270之后，去除伪栅极结构本体和伪栅极结构本体覆盖的第二修正鳍部层213，在所述介质层270内形成栅开口260，所述栅开口260还位于相邻第一鳍部层211之间。
去除伪栅极结构本体和伪栅极结构本体覆盖的第二修正鳍部层213的步骤包括：去除伪栅极结构本体，在介质层中形成初始栅开口(未图示)；去除初始栅开口暴露出的第二修正鳍部层213，使初始栅开口形成所述栅开口260。
去除初始栅开口暴露出的第二修正鳍部层213的工艺为各向同性的干法刻蚀工艺。
在一个实施例中，所述第一鳍部层211的材料为单晶硅，所述第二修正鳍部层212的材料为单晶锗硅，去除初始栅开口暴露出的第二修正鳍部层213采用的干法刻蚀工艺的参数包括：采用的总气体包括刻蚀气体和稀释气体，刻蚀气体包括HCl，稀释气体包括N2，刻蚀气体占据总气体的摩尔百分比为20％～90％，温度为100摄氏度～200摄氏度，如150摄氏度。
在去除初始栅开口暴露出的第二修正鳍部层213采用的干法刻蚀工艺中，刻蚀气体包括HCl，HCl气体的化学活性较好，和第二修正鳍部层213的反应速率较快，使干法刻蚀工艺对第二修正鳍部层213相对于对第一鳍部层211的刻蚀选择比较大。
本实施例中，去除初始栅开口暴露出的第二修正鳍部层213采用的干法刻蚀工艺，对第二修正鳍部层213相对于对第一鳍部层211的刻蚀选择比值为50～200。
在去除初始栅开口暴露出的第二修正鳍部层213采用的干法刻蚀工艺中，若温度过高，刻蚀反应速率过快，刻蚀速率在各个区域的均匀性降低，导致第一鳍部层211表面粗糙度较大，后续将增加修复第一鳍部层211表面的难度。而干法刻蚀工艺采用温度为100摄氏度～200摄氏度，能够使反应速率较快，同时降低后续修复第一鳍部层211表面的难度。
请参考图13，形成栅开口260后，在所述栅开口260内形成栅极结构261，所述栅极结构261还位于相邻第一鳍部层211之间。
本实施例中，所述栅极结构261包括栅极结构本体(为图示)和位于栅极结构本体顶部表面的栅保护层(未图示)。在其它实施例中，所述栅极结构261仅包括栅极结构本体。
所述栅极结构261还位于相邻第一鳍部层211之间，具体的，栅极结构本体还位于相邻第一鳍部层211之间。这样使栅极结构本体环绕第一鳍部层211，增加了栅极结构对沟道的控制能力。
所述栅极结构本体包括横跨鳍部结构210的栅介质层(未图示)和位于栅介质层上的栅电极层(未图示)。所述栅介质层位于隔离结构201的部分表面、覆盖第一鳍部层211的部分顶部表面和部分侧壁表面。具体的，栅介质层位于栅开口260的侧壁和底部，栅介质层环绕第一鳍部层211；栅电极层位于所述栅开口260中，栅电极层还环绕第一鳍部层211。
本实施例中所述栅介质层材料为高k介质材料(介电系数大于3.9)；所述高k介质材料包括氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝。
所述栅电极层的材料为金属，所述金属材料包括铜、钨、镍、铬、钛、钽和铝中的一种或多种组合。
本实施例中，所述栅极结构本体还包括：位于所述栅开口260底部的界面层，所述栅介质层覆盖界面层。
所述界面层的材料包括氧化硅。形成所述界面层的工艺包括氧化工艺。所述界面层的作用包括：修复栅开口260底部第一鳍部层211的表面。
所述栅保护层的材料包括氮化硅。
相应的，本实施例还提供一种采用上述方法形成的半导体器件，包括：半导体衬底200；位于半导体衬底200上的鳍部结构210，鳍部结构210具有在半导体衬底表面沿法线方向上层叠的若干层第一鳍部层211，所述第一鳍部层211具有第一离子；位于所述鳍部结构210上的栅极结构261；所述栅极结构261还位于相邻两层第一鳍部层211之间；位于所述栅极结构211侧壁的第一侧墙231；位于第一侧墙侧壁的第二侧墙241；位于相邻第一鳍部层211之间的隔离层206，所述隔离层206与栅极结构261相连，且隔离层206侧壁和侧墙侧壁齐平；位于栅极结构261和侧墙两侧的源漏掺杂层251，所述源漏掺杂层251具有第二离子；位于半导体衬底200以及鳍部结构210上的介质层270，介质层270覆盖侧墙侧壁和源漏掺杂层251侧壁和顶部表面，暴露出栅极结构261顶部表面。
所述半导体衬底200参照前述实施例的内容，不再详述。
所述栅极结构261的结构和位置参考前述实施例的内容，不再详述。
所述源漏掺杂层251的材料参照前述实施例。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (18)
1.一种半导体器件的形成方法，其特征在于，包括：
提供半导体衬底，半导体衬底上具有鳍部结构，鳍部结构包括若干层沿半导体衬底表面法线方向重叠的第一鳍部层、以及位于相邻两层第一鳍部层之间的第二鳍部层；
形成横跨鳍部结构的伪栅极结构，伪栅极结构覆盖鳍部结构的部分顶部表面和部分侧壁表面；
形成伪栅极结构之后，在伪栅极结构两侧的鳍部结构内形成第一凹槽；
形成第一凹槽之后，去除第一凹槽侧壁的部分第二鳍部层以形成第二修正鳍部层，第二修正鳍部层侧壁相对于第一鳍部层侧壁凹陷，并且在相邻第一鳍部层之间形成鳍部凹槽；
在鳍部凹槽内形成隔离层，所述隔离层内具有第一离子；
进行退火处理，使所述隔离层中的第一离子扩散入第一鳍部层；
退火处理后，在第一凹槽内形成源漏掺杂层，所述源漏掺杂层具有第二离子；
形成源漏掺杂层之后，在半导体衬底和鳍部结构上形成介质层，介质层覆盖所述伪栅极结构侧壁；
形成介质层后，去除伪栅极结构和伪栅极结构覆盖的第二修正鳍部层，在所述介质层内及相邻的第一鳍部层之间形成栅开口；
在所述栅开口内形成栅极结构，所述栅极结构包围第一鳍部层。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述隔离层的形成步骤包括：形成鳍部凹槽后，在所述鳍部凹槽和第一凹槽内形成初始隔离层，所述初始隔离层覆盖第一凹槽侧壁表面和第一凹槽底部表面；
去除部分所述初始隔离层，暴露出第一鳍部层侧壁，形成所述隔离层。
3.根据权利要求2所述的半导体器件的形成方法，其特征在于，所述初始隔离层的材料包括硅或硅锗；所述第一离子包括碳离子。
4.根据权利要求3所述的半导体器件的形成方法，其特征在于，所述初始隔离层的形成工艺包括外延生长工艺；在初始隔离层内掺杂第一离子的工艺为原位掺杂工艺。
5.根据权利要求2所述的半导体器件的形成方法，其特征在于，去除部分初始隔离层的工艺包括：各向同性的干法刻蚀工艺或各向同性的湿法刻蚀工艺。
6.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述鳍部结构的方法包括：在所述半导体衬底上形成鳍部材料膜，鳍部材料膜若干层沿半导体衬底表面法线方向重叠的第一鳍部膜、以及位于相邻两层第一鳍部层中的第二鳍部膜；在所述鳍部材料膜上形成图形化层；以所述图形化层为掩膜，刻蚀所述鳍部材料膜以形成鳍部，且使第一鳍部膜形成第一鳍部层，使第二鳍部膜形成第二鳍部层。
7.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一鳍部层的材料和第二鳍部层的材料不同；所述第一鳍部层的材料为单晶硅或单晶锗硅；所述第二鳍部层的材料为单晶硅锗或单晶硅。
8.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述伪栅极结构的步骤包括：在半导体衬底上形成覆盖鳍部的伪栅极结构膜；刻蚀所述伪栅极结构膜暴露出鳍部结构上的伪栅介质层，形成伪栅极结构。
9.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述伪栅极结构还包括覆盖伪栅极结构侧壁表面的侧墙。
10.根据权利要求9所述的半导体器件的形成方法，其特征在于，所述侧墙包括第一侧墙和第二侧墙，第一侧墙位于伪栅极结构侧壁，第二侧墙位于第一侧墙侧壁。
11.根据权利要求1所述的半导体器件的形成方法，其特征在于，去除伪栅极结构和伪栅极结构覆盖的第二修正鳍部层的步骤包括：形成介质层后，去除伪栅极结构，在介质层中形成初始栅开口；去除初始栅开口暴露出的第二修正鳍部层，使初始栅开口形成所述栅开口。
12.根据权利要求11所述的半导体器件的形成方法，其特征在于，去除初始栅开口暴露出的第二修正鳍部层的工艺为干法刻蚀工艺，参数包括：采用的总气体包括刻蚀气体和稀释气体，刻蚀气体包括HCl，稀释气体包括N2，刻蚀气体占据总气体的摩尔百分比为20％～90％，温度为100摄氏度～200摄氏度。
13.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述源漏掺杂层的形成工艺包括外延生长工艺；在源漏掺杂层内掺杂第二离子的工艺为原位掺杂工艺。
14.根据权利要求1所述的半导体器件的形成方法，其特征在于，当所述半导体器件为P型器件时，所述源漏掺杂层的材料包括：硅、锗或硅锗；所述第二离子为P型离子，所述第二离子包括硼离子、BF2-离子或铟离子。
15.根据权利要求1所述的半导体器件的形成方法，其特征在于，当所述半导体器件为N型器件时，所述源漏掺杂层的材料包括：硅、砷化镓或铟镓砷；所述第二离子为N型离子，所述第二离子包括磷离子或砷离子。
16.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述栅极结构包括栅介质层和位于所述栅介质层上的栅极层。
17.如权利要求16所述的半导体结构的形成方法，其特征在于，所述栅极结构还包括：位于所述栅开口底部的界面层，所述栅介质层覆盖界面层。
18.一种半导体器件，其特征在于，包括：
半导体衬底；
位于半导体衬底上的鳍部结构，所述鳍部结构包括若干层沿半导体衬底表面法线方向重叠的第一鳍部层，所述第一鳍部层具有第一离子；
位于所述鳍部结构上的栅极结构；所述栅极结构还位于相邻两层第一鳍部层之间；
位于相邻第一鳍部层之间的隔离层，所述隔离层与栅极结构相连，且隔离层侧壁和侧墙侧壁齐平；
位于栅极结构和侧墙两侧的源漏掺杂层，所述源漏掺杂层具有第二离子；
位于半导体衬底以及鳍部结构上的介质层，介质层覆盖侧墙侧壁和源漏掺杂层侧壁和顶部表面，暴露出栅极结构顶部表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711446281.3A CN109979820A (zh) | 2017-12-27 | 2017-12-27 | 半导体器件的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711446281.3A CN109979820A (zh) | 2017-12-27 | 2017-12-27 | 半导体器件的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109979820A true CN109979820A (zh) | 2019-07-05 |
Family
ID=67071641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711446281.3A Pending CN109979820A (zh) | 2017-12-27 | 2017-12-27 | 半导体器件的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109979820A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111243955A (zh) * | 2020-02-05 | 2020-06-05 | 中国科学院微电子研究所 | 一种半导体器件及其制作方法、集成电路和电子设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9406529B1 (en) * | 2015-03-05 | 2016-08-02 | International Business Machines Corporation | Formation of FinFET junction |
| US20170271477A1 (en) * | 2016-03-15 | 2017-09-21 | Samsung Electronics Co., Ltd. | Nanosheet and nanowire devices having doped internal spacers and methods of manufacturing the same |
| CN107492521A (zh) * | 2016-06-12 | 2017-12-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及形成方法 |
-
2017
- 2017-12-27 CN CN201711446281.3A patent/CN109979820A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9406529B1 (en) * | 2015-03-05 | 2016-08-02 | International Business Machines Corporation | Formation of FinFET junction |
| US20170271477A1 (en) * | 2016-03-15 | 2017-09-21 | Samsung Electronics Co., Ltd. | Nanosheet and nanowire devices having doped internal spacers and methods of manufacturing the same |
| CN107492521A (zh) * | 2016-06-12 | 2017-12-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111243955A (zh) * | 2020-02-05 | 2020-06-05 | 中国科学院微电子研究所 | 一种半导体器件及其制作方法、集成电路和电子设备 |
| CN111243955B (zh) * | 2020-02-05 | 2023-05-12 | 中国科学院微电子研究所 | 一种半导体器件及其制作方法、集成电路和电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105470132B (zh) | 鳍式场效应管的形成方法 | |
| CN105225951B (zh) | 鳍式场效应晶体管的形成方法 | |
| CN109994547B (zh) | 半导体器件及其形成方法 | |
| CN109841680A (zh) | 半导体装置 | |
| TWI827712B (zh) | 半導體裝置與其形成方法 | |
| CN106486375B (zh) | 半导体结构的形成方法 | |
| CN109390400A (zh) | 环栅场效应晶体管及其形成方法 | |
| CN106486350B (zh) | 半导体结构的形成方法 | |
| CN106816382A (zh) | 半导体器件的鳍结构及其制造方法和有源区域的制造方法 | |
| CN110797262B (zh) | 半导体器件及其形成方法 | |
| CN109979986B (zh) | 半导体器件及其形成方法 | |
| CN109841572A (zh) | 制造半导体器件的方法 | |
| CN107039447B (zh) | 存储单元及其形成方法 | |
| CN105226023A (zh) | 半导体器件的形成方法 | |
| CN104752216B (zh) | 晶体管的形成方法 | |
| CN110648915B (zh) | 半导体器件及其形成方法 | |
| CN110534569A (zh) | 半导体器件及其形成方法 | |
| CN109950312A (zh) | 半导体器件及其形成方法 | |
| CN109872953B (zh) | 半导体器件及其形成方法 | |
| CN109148296A (zh) | 半导体结构及其形成方法 | |
| CN106571298B (zh) | 半导体结构的形成方法 | |
| CN109979820A (zh) | 半导体器件的形成方法 | |
| CN102655092B (zh) | 晶体管的制备方法 | |
| CN109786327A (zh) | 半导体器件及其形成方法 | |
| CN112086356A (zh) | 半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190705 |