CN103377935B - Mos晶体管的制造方法 - Google Patents

Abstract

本发明提供一种MOS晶体管的制造方法，首先通过在NMOS器件的半导体衬底和栅极结构表面上沉积张应力盖层或在PMOS器件的半导体衬底和栅极结构表面上沉积压应力盖层，获得高应力性能的器件沟道区，提高载流子迁移率；然后再通过激光脉冲退火和/或激光闪光退火，增强源/漏区掺杂离子的激活，进一步提高载流子迁移率。因此，本发明的MOS晶体管的制造方法制得的器件具有更高的驱动电流，适用于NMOS和PMOS晶体管的制造。

Description

MOS晶体管的制造方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种MOS晶体管的制造方法。

背景技术

随着CMOS器件尺寸的减小，载流子迁移率的提高成为MOS晶体管制造的严峻挑战，通过源/漏极区(S/D)的碳(C)、锗(Ge)等离子掺杂技术可以提高载流子迁移率，使得制造出的器件具有更高的驱动电流。通常还在源/漏极区进行硼(B)离子注入，以利用B离子的扩散进一步提高载流子迁移率，但同时常规的快速热退火工艺(RTA)不仅激活了C、Ge等离子的扩散，还激活了B离子的扩散，进而会引发漏极感应势垒降低(DIBL，Draininductionbarrierlower)效应，造成沟道长度变小，源漏电压Vds增加，使得漏结与源结的耗尽层靠近时，沟道中的电力线可以从漏区穿越到源区，并导致源极端势垒高度降低，从而源区注入到沟道的电子数量增加，结果漏极电流增加，阈值电压滚降。

随着设计规则的不断缩小，需要更高的控制源/漏极(S/D)杂质掺杂浓度和扩散，这需要退火设备能够提供更短的退火时间和更加精确的温度控制。业界已经证明，激光退火(laserannealing，LA)作为具有突破意义的新技术，对于先进的结工程，LA可以实现无扩散的结，具有最低的电阻。从65nm技术节点开始，LA技术逐渐成为制造工艺中的关键技术，能够提高器件性能以及控制亚阈值漏电流。LA在前道工艺(FEOL)中的典型应用包括：减少多晶硅耗尽层宽度、形成超浅结(USL)以及增强源/漏接触区杂质的激活。最近，LA开始应用于控制halo区(源/漏极扩展区)杂质分布以及利用激光诱导外延生长来控制沟道应力。

LA的一个重要贡献在于其能够轻松地与标准CMOS工艺相集成。简单来说，可以直接使用LSA来替代现有的快速热退火工艺(RTA)，而无须对已有工艺做任何调整；由于提高了杂质的激活率以及减少了多晶硅层耗尽层宽度，因而改善了器件的驱动电流。

图1所示为现有技术中一种NMOS晶体管的制造方法，包括以下步骤：

S101：在半导体衬底100中形成STI101以及阱区101a，如图2A所示；

S102：在所述半导体衬底100上形成包括栅氧化层102a和多晶硅层102b的栅极结构102，如图2A所示；

S103：在半导体衬底100的阱区101a中进行源/漏扩展区103离子注入，通常为碳(C)离子LDD注入，如图2A所示；

S104：在栅极结构102两侧形成侧墙104，如图2A所示；

S105：在半导体衬底100的阱区101a中进行源/漏区105离子注入，如图2A所示；

S106：在上述器件结构表面沉积SiN层106并进行激光脉冲退火(LSA)，如图2A所示；

S107：移除SiN层106，在多晶硅层102b和暴露出半导体衬底100的上表面形成自对准金属硅化物(Salicide)107，如图2B所示。

上述方法一方面通过源/漏极(包括源/漏扩展区和源/漏区)的离子掺杂，例如Ge掺杂PMOS的S/D，C掺杂NMOS的S/D，来提高载流子迁移率；另一方面通过沉积张应力SiN层作为临时应力源薄膜，通过在高温(例如1035℃)激光脉冲退火(LSA)将其张应力转移到多晶硅层102b上，进而提高沟道区的张应力(tensilstress)，来提高载流子迁移率。而对于PMOS器件，需要沟道区的应力为压应力(compressstress)，因此上述NMOS晶体管的制造方法不能用于制造高驱动电流的PMOS器件。

上述方法尽管在步骤S107之后的后段制造工艺制程中还可以在包含自对准金属硅化物的器件表面进一步形成接触孔刻蚀停止层(CESL)，以改善器件沟道的应力，提高载流子迁移率，但是由于自对准金属硅化物的存在，不能执行高温度的退火工艺，不利于源/漏区以及源/漏扩展区注入离子的激活，进而不利于CESL对沟道应力的改善，进而不利于载流子迁移率的提高，因此上述方法不能满足对更高驱动电流NMOS器件的制造要求。

发明内容

本发明的目的在于提供一种MOS晶体管的制造方法，能够通过激光退火工艺控制源/漏极区掺杂离子的激活，同时在自对准金属硅化物工艺之前形成更高应力性能的沟道，获得更高的载流子迁移率，适用于具有更高驱动电流的NMOS和PMOS器件的制造。

为解决上述问题，本发明提出一种MOS晶体管的制造方法，包括以下步骤：

提供半导体衬底，在所述半导体衬底上形成栅极结构；

在所述栅极结构的两侧形成侧墙；

在所述半导体衬底中进行源/漏极区掺杂离子注入；

在所述半导体衬底和栅极结构表面沉积应力盖层并进行激光脉冲退火和/或激光闪光退火；

移除所述应力盖层，在栅极结构顶部和暴露出半导体衬底的上表面形成自对准金属硅化物。

进一步的，所述栅极结构包括栅氧化层及其上方的多晶硅层。

进一步的，所述源/漏极区掺杂离子注入包括轻掺杂源/漏区离子注入以形成源/漏扩展区步骤以及重掺杂源/漏区离子注入以形成源/漏极步骤。

进一步的，所述MOS晶体管为NMOS时，所述轻掺杂源/漏区离子注入的离子为碳离子；所述MOS晶体管为PMOS时，所述轻掺杂源/漏区离子注入的离子为锗离子。

进一步的，所述源/漏极区离子注入还包括在所述轻掺杂源/漏区离子注入以及重掺杂源/漏区离子注入步骤之前或之后进行源/漏区硼离子注入。

进一步的，所述MOS晶体管为NMOS时，所述应力盖层为张应力盖层；所述MOS晶体管为PMOS时，所述应力盖层为压应力盖层。

进一步的，所述应力盖层厚度为50nm～1000nm。

进一步的，所述应力盖层包括应力氮化硅层、应力氮氧化硅层以及金属层中的至少一层。

进一步的，所述金属层包括TiNAl、TaN、Al、Cu中的至少一种。

进一步的，所述激光脉冲退火和/或激光闪光退火的温度为1000℃～1350℃，工艺时间为30ms～300ms。

进一步的，所述MOS晶体管的制造方法还包括：在形成自对准金属硅化物的器件表面沉积接触孔刻蚀停止层。

与现有技术相比，本发明的MOS晶体管的制造方法，首先通过在NMOS器件的半导体衬底和栅极结构表面上沉积张应力盖层或在PMOS器件的半导体衬底和栅极结构表面上沉积压应力盖层，通过后续的激光脉冲退火和/或激光闪光退火将该压应力盖层机械应力转移到栅极结构上，进而获得更高应力性能的器件沟道区，提高载流子迁移率；同时利用所述激光脉冲退火和/或激光闪光退火，增强源/漏区掺杂离子的激活，提高载流子迁移率；进一步地，通过应力氮化硅/氮氧化硅层和金属层堆叠形成的应力盖层以及在自对准金属硅化物上沉积的接触孔刻蚀停止层，更进一步地提高沟道应力，增大驱动电流。因此，本发明的MOS晶体管的制造方法制得的器件具有更高的驱动电流，并不仅局限于NMOS器件的制造，同样适用于PMOS晶体管的制造。

附图说明

图1是现有技术的一种NMOS晶体管的制造方法流程图；

图2A～2B是图1所示NMOS晶体管的制造方法流程中的器件结构剖视图；

图3是本发明具体实施例的MOS晶体管的制造方法流程图；

图4A～4E是图3所示的MOS晶体管的制造方法流程中的器件结构剖视图。

具体实施方式

以下结合附图和具体实施例对本发明提出的MOS晶体管的制造方法作进一步详细说明。

如图3所示，本实施例提供一种MOS晶体管的制造方法，包括以下步骤：

S301，提供半导体衬底，在所述半导体衬底上形成栅极结构；

S302，在所述栅极结构的两侧形成侧墙；

S303，在所述半导体衬底中进行源/漏极区掺杂离子注入；

S304，在所述半导体衬底和栅极结构表面依次沉积应力氮化硅层和金属层以形成应力盖层，并进行第一次激光脉冲退火或激光闪光退火；

S305，移除所述金属层，进行第二次激光脉冲退火或激光闪光退火；

S306，移除所述应力氮化硅层，并在栅极结构顶部和暴露出半导体衬底的上表面形成自对准金属硅化物。

请参考图4A，步骤S301中可以先对提供的半导体衬底400进行阱区离子注入，以在半导体衬底400中形成阱区(未图示)，然后在提供半导体衬底400中形成如STI等的器件隔离结构401，接着在所述半导体衬底400上依次沉积栅氧化层和多晶硅层(未图示)后刻蚀形成栅极结构402；

继续参考图4A，步骤S302中可以通过在包含栅极结构402的整个器件表面沉积氧化硅层，然后通过侧墙刻蚀(Spaceretch)在栅极结构402的两侧形成侧墙403；

继续参考图4A，步骤S303中，可以先以栅极结构402为掩膜，在半导体衬底400的源/漏极区进行LDD(轻掺杂源/漏极区)离子halo注入以形成源/漏扩展区(S/DhaloExtensions，未图示)，然后在以栅极结构402为掩膜，在半导体衬底400的源/漏极区进行重掺杂源/漏极离子注入(S/Dimplantation)以形成源/漏极404，接着在源漏区进行硼离子注入，以消除LDD注入离子以及重掺杂源/漏极注入离子引起的缺陷。其中，所述MOS晶体管为NMOS时，LDD离子注入的离子为碳(C)离子；所述MOS晶体管为PMOS时，LDD离子注入的离子为锗(Ge)离子。

请参考图4B，S304步骤中，首先在包含源/漏极404的半导体衬底400以及栅极结构402表面依次沉积应力氮化硅层405和包括TiNAl、TaN、Al、Cu中的至少一种的金属层406以形成应力盖层，且NMOS晶体管的应力盖层为张应力盖层，PMOS晶体管的应力盖层为压应力盖层，所述应力盖层厚度优选为50nm～1000nm；然后进行第一次激光脉冲退火(LSA)或激光闪光退火(laser-flashannealing)，退火温度为1000℃～1350℃，例如是1035℃，退火时间为30ms～300ms，例如是50ms。其中，第一次激光脉冲退火(LSA)或激光闪光退火一方面减少沟道区耗尽层宽度，控制LDDhalo区(源/漏极扩展区)杂质分布，尤其是对硼(B)离子的扩散控制，形成超浅结(USL)以及增强源/漏极区掺杂离子的激活，进而提高载流子迁移率，改善了器件的驱动电流；另一方面，可以将应力盖层的机械应力转移到栅极结构402上，提高沟道区的应力，进一步提高载流子迁移率，改善了器件的驱动电流。因此第一次激光脉冲退火(LSA)或激光闪光退火可以很好地平衡沟道应力增加和B离子引发的DIBL效应，提高了器件的电学性能。

请参考图4C，S305步骤中，移除金属层406，进行第二次激光脉冲退火或激光闪光退火，退火温度为1000℃～1350℃，例如是1050℃，退火时间为30ms～300ms，例如是60ms。其中，第二次激光脉冲退火(LSA)或激光闪光退火一方面进一步地增强源/漏极区掺杂离子的激活，提高载流子迁移率，改善器件的驱动电流；另一方面，可以将应力氮化硅层的机械应力进一步地转移到栅极结构402上，进一步提高沟道区的应力和载流子迁移率，改善器件的驱动电流。因此第二次激光脉冲退火(LSA)或激光闪光退火可以进一步地增大沟道应力，提高了器件的驱动电流。

请参考图4D，由于沉积的应力盖层仅是作为临时应力源薄膜，通过两次激光脉冲退火(LSA)或激光闪光退火，其机械应力被转移到栅极结构402上存储，其工艺与接触孔蚀刻停止层(CESL)工艺不同，应力盖层在应力记忆完成后要用刻蚀方法除去，因此在S306步骤中可以通过反应离子刻蚀法将应力氮化硅层405刻蚀去除。

在集成电路的制造过程中，包括前段制造工艺和后段制造工艺。其中，前段制造工艺包括在半导体器件衬底上形成源漏极和栅极，称为形成半导体器件层；后段制造工艺包括在半导体器件层上形成金属互连层等后续工艺。在后段制造工艺中，需要对半导体器件进行金属化，金属化是半导体器件制造过程中在绝缘介质薄膜上沉积金属薄膜及随后刻印图形以便形成互连金属线和半导体器件的孔填充塞过程。比如，在器件的有源区(AA，ActiveRegion，即源/漏极404及栅极结构402区域)上沉积金属互连层。随着集成电路的性能优化，半导体器件的特征尺寸进一步减小，在AA和金属互连层之间电接触的横截面是很小的，这个小的电接触面会导致接触电阻的增加。为了减小半导体器件的AA和金属互连层之间的接触电阻，可以在AA和金属互连层之间沉积一层硅化物作为接触层，如沉积钴或钛，和AA层的硅起反应，形成钴化硅或钛化硅。

请继续参考图4D，S306步骤中将应力氮化硅层405刻蚀去除后，可以暴露出半导体衬底400和栅极结构402的多晶硅，然后在去除应力氮化硅层405的器件表面上沉积钴、钛、镍等金属，沉积的金属与半导体衬底400的硅和栅极结构402的多晶硅反应，可以生成自对准金属硅化物407，然后刻蚀去除未反应的金属。自对准金属硅化物407可以减少后续接触孔中钨插塞(W-plug)与栅极结构及有源区(activearea)的接触电阻。

请参考图4E，本实施例中，在形成自对准金属硅化物407之后，在包括形成自对准金属硅化物407的器件表面还形成了接触孔刻蚀停止层(CESL)408，以进一步提高MOS晶体管的驱动电流。

其中，接触孔刻蚀停止层408的构成，其可利用已知的接触孔刻蚀停止层材料沉积来形成，但并不限制于此。例如采用氮硅化合物(SiNx)、氮氧化合物(SiOx)、氮氧化硅(SiON)、碳化硅(SiC)、氮碳化硅(SiCN)、氮化硼(BN)、氮化硼硅(SiBN)、氮化硼炭硅(SiCBN)中的至少一种进行等离子辅助化学气相沉积(PECVD)、次常压化学气相沉积(SACVD)、低压化学气相沉积(LPCVD)、原子层沉积(ALD)、高密度等离子(HDP)、等离子辅助原子层沉积(PEALD)、分子层沉积(MLD)或等离子脉冲化学气相沉积(PICVD)形成。

在本发明的其他实施例中，对于应力盖层而言，也可以仅仅是应力氮化硅层或应力氮氧化硅层一层，也可以是应力氮氧化硅层与金属层两层，还可以是应力氮化硅层、应力氮氧化硅层和金属层三层结构，取决于MOS晶体管的沟道应力要求。当应力盖层没有金属层时，可以省略第一次激光脉冲退火(LSA)或激光闪光退火。

综上所述，本发明的MOS晶体管的制造方法，首先通过在NMOS器件的半导体衬底和栅极结构表面上沉积张应力盖层或在PMOS器件的半导体衬底和栅极结构表面上沉积压应力盖层，获得高应力性能的器件沟道区，提高载流子迁移率；然后再通过激光脉冲退火和/或激光闪光退火，增强源/漏区掺杂离子的激活，进一步提高载流子迁移率。因此，本发明的MOS晶体管的制造方法制得的器件具有更高的驱动电流，适用于NMOS和PMOS晶体管的制造。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (11)

1.一种MOS晶体管的制造方法，其特征在于，包括：

提供半导体衬底，在所述半导体衬底上形成栅极结构；

在所述栅极结构的两侧形成侧墙；

在所述半导体衬底中进行源/漏极区掺杂离子注入；

在所述半导体衬底和栅极结构表面沉积应力盖层并进行第一次激光脉冲退火和/或激光闪光退火，所述应力盖层包括应力氮化硅层和/或应力氮氧化硅层，以及金属层；

移除所述金属层，进行第二次激光脉冲退火和/或激光闪光退火；

移除所述应力氮化硅层和/或应力氮氧化硅层，在所述栅极结构顶部和暴露出半导体衬底的上表面形成自对准金属硅化物。

2.如权利要求1所述的MOS晶体管的制造方法，其特征在于，所述栅极结构包括栅氧化层及其上方的多晶硅层。

3.如权利要求1所述的MOS晶体管的制造方法，其特征在于，所述源/漏极区掺杂离子注入包括：

轻掺杂源/漏区离子注入以形成源/漏扩展区；以及

重掺杂源/漏区离子注入以形成源/漏极。

4.如权利要求3所述的MOS晶体管的制造方法，其特征在于，所述MOS晶体管为NMOS时，所述轻掺杂源/漏区离子注入的离子为碳离子；所述MOS晶体管为PMOS时，所述轻掺杂源/漏区离子注入的离子为锗离子。

5.如权利要求3所述的MOS晶体管的制造方法，其特征在于，所述源/漏极区离子注入还包括：

在所述轻掺杂源/漏区离子注入步骤之前进行源/漏区硼离子注入。

6.如权利要求3所述的MOS晶体管的制造方法，其特征在于，所述源/漏极区离子注入还包括：

在所述重掺杂源/漏区离子注入步骤之后进行源/漏区硼离子注入。

7.如权利要求1所述的MOS晶体管的制造方法，其特征在于，所述应力盖层厚度为50nm～1000nm。

8.如权利要求1所述的MOS晶体管的制造方法，其特征在于，所述MOS晶体管为NMOS时，所述应力盖层为张应力盖层；所述MOS晶体管为PMOS时，所述应力盖层为压应力盖层。

9.如权利要求1所述的MOS晶体管的制造方法，其特征在于，所述金属层包括TiNAl、TaN、Al、Cu中的至少一种。

10.如权利要求1所述的MOS晶体管的制造方法，其特征在于，所述第一次激光脉冲退火和/或激光闪光退火的温度为1000℃～1350℃，工艺时间为30ms～300ms；所述第二次激光脉冲退火和/或激光闪光退火的温度为1000℃～1350℃，工艺时间为30ms～300ms。

11.如权利要求1所述的MOS晶体管的制造方法，其特征在于，还包括：在形成自对准金属硅化物的器件表面沉积接触孔刻蚀停止层。