CN110350029B - 晶体管及其制造方法 - Google Patents

晶体管及其制造方法 Download PDF

Info

Publication number
CN110350029B
CN110350029B CN201910537994.3A CN201910537994A CN110350029B CN 110350029 B CN110350029 B CN 110350029B CN 201910537994 A CN201910537994 A CN 201910537994A CN 110350029 B CN110350029 B CN 110350029B
Authority
CN
China
Prior art keywords
metal layer
layer
manufacturing
side wall
covering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910537994.3A
Other languages
English (en)
Other versions
CN110350029A (zh
Inventor
孟令款
张志勇
彭练矛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Yuanxin Carbon Based Integrated Circuit Research Institute
Beijing Hua Tan Yuan Xin Electronics Technology Co Ltd
Original Assignee
Beijing Yuanxin Carbon Based Integrated Circuit Research Institute
Beijing Hua Tan Yuan Xin Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Yuanxin Carbon Based Integrated Circuit Research Institute, Beijing Hua Tan Yuan Xin Electronics Technology Co Ltd filed Critical Beijing Yuanxin Carbon Based Integrated Circuit Research Institute
Priority to CN201910537994.3A priority Critical patent/CN110350029B/zh
Publication of CN110350029A publication Critical patent/CN110350029A/zh
Application granted granted Critical
Publication of CN110350029B publication Critical patent/CN110350029B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请公开了一种晶体管及其制造方法,该晶体管的制造方法包括:在衬底上形成碳纳米管;在所述碳纳米管上形成栅叠层结构;形成覆盖所述栅叠层结构的侧壁的侧墙;形成覆盖所述碳纳米管与所述侧墙的金属层,部分位于所述碳纳米管上的所述金属层作为与所述碳纳米管接触的电接触;以及去除所述金属层的一部分以暴露至少部分所述侧墙,其中,去除所述金属层的步骤包括:将所述金属层的部分转变成牺牲层,以及将所述牺牲层去除。该制造方法通过将金属层的部分转变成牺牲层,再将牺牲层去除的方法,去除了位于侧墙上的金属层,从而形成了源漏接触结构,使之能够有效地与碳纳米管产生良好的浸润性和接触。

Description

晶体管及其制造方法
技术领域
本公开涉及半导体集成电路器件制造领域,更具体地,涉及一种晶体管及其制造方法。
背景技术
碳纳米管(Carbon Nanotube,CNT)具有高速、低功耗等方面的优点,被认为是未来最佳的构建场效应晶体管的沟道材料之一。在过去近20年中,碳纳米管(CNT)在集成电路应用上的研究主要集中于探索新器件、物理原理、制备方式以及性能和结构的优化。
与主流的硅基半导体技术相比,碳纳米管器件最大的困难之一便在于如何有效地形成源漏接触区。对于硅基器件而言,源漏金属经过退火可以与硅衬底形成硅化物材料,经过后续的湿法清洗工艺将侧墙表面上沉积的源漏金属去除掉。而对于碳纳米管器件来说,源漏金属难以与碳纳米管形成良好的合金接触,从而表现出与侧墙上金属类似的特征。因此,巨大的困难是如何高选择性地去除侧墙侧壁表面沉积的金属材料,这是碳纳米管器件制造过程中面临的最大挑战之一。
在现有技术中,主要是通过在碳纳米管上先形成栅极堆叠结构,然后沉积和刻蚀出侧墙结构,再在整个晶圆表面上沉积金属层。通过合适的光刻技术,将源漏接触区的金属掩蔽住,而将栅极两侧的光刻胶去除露出侧墙表面上的金属层,再采用干法刻蚀或湿法刻蚀工艺将露出的金属层去除,最后再把光刻胶去除,即可仅保留源漏区的金属。
然而,采用光刻手段来去除侧墙表面上的金属,会因为光刻工艺的精准度不够而导致对准偏差问题,使得无法精确获得可控的源漏接触区。特别是随着器件尺寸的逐步缩小,对准偏差相比栅极线条尺寸的大小越来越不能忽视。因此,必须进一步改进碳纳米管器件源漏接触的制造工艺,在不降低对准精度的前提下,去除侧墙上的金属层形成精确的源漏接触结构,以便源漏金属能够有效地与碳纳米管产生良好的浸润性,实现低电阻的欧姆接触。
发明内容
有鉴于此,本发明提供了一种晶体管及其制造方法,首先将侧墙表面金属层转变成牺牲层,再将牺牲层去除,通过单次或多次循环处理的方法,去除了位于侧墙上的金属层,从而形成了源漏接触结构,使金属能够有效地与碳纳米管产生良好的浸润性,实现低电阻的欧姆接触。
根据本发明的一方面,提供了一种晶体管的制造方法,包括:在衬底上形成碳纳米管;在所述碳纳米管上形成栅叠层结构;形成覆盖所述栅叠层结构的侧壁的侧墙;形成覆盖所述碳纳米管与所述侧墙的金属层,部分位于所述碳纳米管上的所述金属层作为与所述碳纳米管接触的电接触;以及去除所述金属层的一部分以暴露至少部分所述侧墙,其中,去除所述金属层的步骤包括:将所述金属层的部分转变成牺牲层,以及将所述牺牲层去除。
优选的,将所述金属层的表面部分转变成所述牺牲层,去除所述牺牲层后重新暴露所述金属层,去除所述金属层的步骤还包括重复所述转变与去除所述牺牲层的步骤至暴露至少部分所述侧墙。
优选的,所述转变的步骤包括对所述金属层进行化学处理,以改变所述金属层的表面部分的材料性质。
优选的,所述化学处理包括氧化处理和/或卤化处理。
优选的,所述化学处理包括采用氧化剂将所述金属层的表面部分氧化,以改变所述金属层的表面部分的材料性质。
优选的,所述氧化剂包括氟、臭氧、双氧水、高锰酸银、二氧化氯、次氯酸、氯气以及氧气中的一种或组合。
优选的,所述化学处理包括采用卤化剂将所述金属层的表面部分卤化,以改变所述金属层的表面部分的材料性质。
优选的,所述卤化剂包括卤素、氢卤酸、SO2Cl2、SOCl2、HOCl、COCl2、SCl2、ICl、KF、NaF、SbF3以及PCl3中的一种或组合。
优选的,调节所述化学处理的工艺参数,以控制改变材料性质的所述金属层的厚度。
优选的,去除所述牺牲层的方法包括干法刻蚀和/或湿法腐蚀。
优选的,所述牺牲层相比于所述金属层具有高选择性。
优选的,所述晶体管为N型MOSFET时,所述金属层的材料包括钪、钇、铝、钛、金、铂、钼、钾以及钙中的一种或组合。
优选的,所述晶体管为P型MOSFET时,所述金属层的材料包括钯、铝、钛、金、铂、钼、钾以及钙中的一种或组合。
优选的,覆盖所述侧墙的中部、下部的所述金属层的厚度小于覆盖所述侧墙的上部的所述金属层的厚度,去除所述金属层的一部分以暴露所述侧墙的中部与所述侧墙的下部,并保留覆盖所述侧墙的上部的所述金属层。
优选的,还包括:覆盖所述金属层与所述侧墙形成层间介质层;以及采用平坦化工艺去除部分所述层间介质层与覆盖所述侧墙的上部的所述金属层。
优选的,所述平坦化工艺包括化学机械研磨。
优选的,还包括在所述栅叠层结构上形成掩模层,所述侧墙覆盖所述掩模层的侧壁,所述金属层覆盖所述掩模层的表面,其中,所述化学机械研磨停止在所述栅叠层结构上。
优选的,所述栅叠层结构包括假栅结构,所述制造方法还包括将所述假栅结构替换为金属栅结构。
根据本发明的另一方面,提供了一种晶体管,利用如上所述的制造方法形成。
根据本发明提供的晶体管及其制造方法,通过覆盖碳纳米管与侧墙形成金属层,使得部分位于碳纳米管上的金属层作为与碳纳米管接触的电接触,再通过将金属层的部分转变成牺牲层,并将牺牲层去除的方法,去除了位于侧墙上的金属层,从而形成了源漏接触结构,以便源漏金属能够有效地与碳纳米管产生良好的浸润性,实现低电阻的欧姆接触。
进一步地,通过将金属层的表面部分转变成牺牲层,去除牺牲层后重新暴露金属层,多次重复转变与去除牺牲层的步骤至暴露至少部分侧墙的方法逐层去除金属层,该源漏接触结构不仅能够有效地与碳纳米管产生良好的浸润性,实现良好的接触,而且可以控制逐层去除牺牲层的厚度,更加精确的控制了去除比例,保证了不会因将过多的金属层转变成牺牲层造成源漏接触结构的损伤。
更进一步地,当位于侧墙上部的残余金属层未被去除时,通过覆盖金属层与侧墙形成层间介质层,并采用平坦化工艺去除部分层间介质层与覆盖侧墙的上部的金属层,从而完全将覆盖侧墙的金属层去除。
附图说明
为了更清楚地说明本公开实施例的技术方案,下面将对实施例的附图作简单介绍,显而易见地,下面的描述中的附图仅涉及本公开的一些实施例,而非对本公开的限制。
图1示出了本发明实施例的晶体管的结构示意图。
图2a至图2h示出了本发明实施例制造晶体管的方法在各个阶段的截面图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中,相同的元件采用类似的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。此外,可能未示出某些公知的部分。为了简明起见,可以在一幅图中描述经过数个步骤后获得的半导体器件。
应当理解,在描述器件的结构时,当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时,可以指直接位于另一层、另一个区域上面,或者在其与另一层、另一个区域之间还包含其它的层或区域。并且,如果将器件翻转,该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形,本文将采用“直接在……上面”或“在……上面并与之邻接”的表述方式。
在下文中描述了本发明的许多特定的细节,例如器件的结构、材料、尺寸、处理工艺和技术,以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样,可以不按照这些特定的细节来实现本发明。
本发明可以各种形式呈现,以下将描述其中一些示例。
图1示出了本发明实施例的碳纳米管晶体管的结构示意图。
如图1所示,本发明实施例的晶体管包括:衬底101、碳纳米管110、栅叠层结构120、电接触、侧墙103以及层间介质层106,其中,电接触包括源极接触结构130和漏极接触结构140。
在一些实施例中,衬底101包括位于支撑衬底上的绝缘层。
在一些其他实施例中,衬底包括绝缘衬底,其中,绝缘衬底包括硅衬底、蓝宝石衬底、非晶氧化硅衬底以及任何能够承载碳纳米管材料的衬底。
碳纳米管110位于衬底101上。栅叠层结构120覆盖部分碳纳米管110,其中,栅叠层结构120包括堆叠在碳纳米管110上的栅极电介质与栅极导体。侧墙103位于栅叠层结构120两侧。源极接触结构130与漏极接触结构140覆盖至少部分碳纳米管110,并且分别位于栅叠层结构120两侧、侧墙103的外侧。层间介质层106覆盖源极接触结构130与漏极接触结构140的上表面以及侧墙103的外侧表面。
在本实施例中,碳纳米管晶体管为N型MOSFET时,源极接触结构130与漏极接触结构140的材料包括钪、钇、铝、钛、金、铂、钼、钾、钙等或其合金材料,碳纳米管晶体管为P型MOSFET时,源极接触结构130与漏极接触结构140的材料包括钯、铝、钛、金、铂、钼、钾、钙等或其合金材料。
然而本发明实施例并不限于此,本领域技术人员可根据需要对源极接触结构130与漏极接触结构140的材料进行其他设置。
图2a至图2h示出了本发明实施例制造晶体管的方法在各个阶段的截面图。
本发明实施例的方法开始于衬底101,在衬底101上形成碳纳米管110,在碳纳米管110上形成栅叠层结构120,在栅叠层结构120上形成掩模层102、覆盖栅叠层结构120与掩模层102的侧壁形成侧墙103,如图2a所示,其中,栅叠层结构120为假栅结构,在后续工艺中会将假栅结构替换为金属栅结构。
在一些实施例中,衬底101包括位于支撑衬底上的绝缘层。其中,支撑衬底的材料包括硅。绝缘层的材料包括氧化硅。
然而本发明实施例并不限于此,本领域技术人员可根据需要对支撑衬底与绝缘层的材料进行其他设置。
在一些其他实施例中,衬底101包括绝缘衬底,其中,绝缘衬底包括硅衬底、蓝宝石衬底、非晶氧化硅衬底以及任何能够承载碳纳米管材料的衬底。
在本实施例中,侧墙103采用刻蚀工艺形成,由于侧墙的侧壁1031的形貌取决于具体的刻蚀工艺的选择和栅极结构的集成工艺要求,一般地,侧墙的侧壁1031形貌不会完全呈现陡直的形状。
进一步的,覆盖碳纳米管110、掩模层102以及侧墙103形成金属层104,如图2b所示。
在该步骤中,例如原子层沉积(Atomic layer deposition,ALD)工艺、物理气相沉积(Physical Vapor Deposition,PVD)工艺在碳纳米管110、掩模层102以及侧墙103上形成金属层104。
在本实施例中,当制作的碳纳米管晶体管为N型MOSFET时,沉积的金属层104的材料为钪、钇、铝、钛、金、铂、钼、钾、钙等或其合金材料,当制作的碳纳米管晶体管为P型MOSFET时,沉积的金属层104的材料为钯、铝、钛、金、铂、钼、钾、钙等或其合金材料。
然而本发明实施例并不限于此,本领域技术人员可根据需要对金属层104的材料进行其他设置。
在本实施例中,由于侧墙的侧壁1031的形貌不完全呈现陡直形状,金属层104的形貌会受到器件表面形状的影响,例如采用PVD溅射工艺时,接近侧壁1031陡直部分(例如侧墙103的中部与下部)上形成的金属层厚度最小,在器件的水平表面(例如掩模层102与碳纳米管110表面)上形成的金属层厚度最大,而与栅叠层结构120与掩模层102顶部对应的侧墙103上(例如侧墙103的上部)形成的金属层厚度仅次于器件水平表面上的金属层厚度。由于金属层104的厚度并不均匀,使得在后续工艺中,很难完全去除侧壁1031上的金属层104。
进一步地,将金属层104的表面部分转变成牺牲层105,如图2c所示。
在该步骤中,例如对金属层104进行化学处理将金属层104的表面部分转变成牺牲层105,以改变金属层104的表面部分的材料性质,使得牺牲层105与金属层104具有不同的化学性质。其中,化学处理包括氧化处理和/或卤化处理。
然而本发明实施例的制造方法并不限于此,本领域技术人员可以根据需要对化学处理的方式进行其他设置,以达到使得牺牲层105与金属层104具有不同的化学性质的目的。
在本实施例中,当化学处理为氧化处理时,采用氧化剂将金属层104的表面部分氧化,以改变金属层104的表面部分的材料性质。通过调试化学处理的工艺参数,包括:反应压力、反应时间、反应温度、反应速度、射频功率、气体或液体流量等的一种或多种,控制被改变材料性质的金属材料厚度(牺牲层105的厚度)。其中,氧化剂包括氟、臭氧、双氧水、高锰酸银、二氧化氯、次氯酸、氯气以及氧气中的一种或组合,或者是其他强氧化性气体或液体。
当化学处理为卤化处理时,采用卤化剂将金属层104的表面部分卤化,以改变金属层104的表面部分的材料性质。通过调试化学处理的工艺参数,包括:反应压力、反应时间、反应温度、反应速度、气体流量、射频功率等中的一种或多种,控制被改变材料性质的金属材料厚度(牺牲层105的厚度)。其中,卤化剂包括卤素、氢卤酸、SO2Cl2、SOCl2、HOCl、COCl2、SCl2、ICl、KF、NaF、SbF3以及PCl3中的一种或组合。在一些具体的实施例中,卤化剂Cl2、Br2、HBr呈等离子体。
类似的,当采用其他化学处理时,通过能与金属层104发生反应的气体或液体改变金属层104的表面部分的材料性质。
进一步地,将牺牲层105去除以重新暴露金属层104,如图2d所示。
在该步骤中,例如采用干法刻蚀和/或湿法腐蚀工艺去除牺牲层105,由于牺牲层105与金属层104的化学性质不同,选择特定的刻蚀剂或腐蚀剂,使得牺牲层105相比于金属层104具有高选择性,即牺牲层105被刻蚀试剂刻蚀的速率大于金属层104被刻蚀试剂刻蚀的速率,或者牺牲层105被腐蚀试剂腐蚀的速率大于金属层104被腐蚀试剂腐蚀的速率,从而可以在保护下方金属层104的前提下高效、均匀、可控地去除牺牲层105。
在一些具体的实施例中,当牺牲层105为氧化物时,可以但不限于采用稀盐酸和/或硝酸与牺牲层105反应从而将牺牲层105去除。当牺牲层105为卤化物时,可以但不限于采用甲醇和/或乙醇等有机溶剂与牺牲层105反应从而将牺牲层105去除。当牺牲层105为其他化合物时选择合适的反应物将其去除。
进一步地,再次将金属层104的表面部分转变成牺牲层105,如图2e所示。
在该步骤中,例如对金属层104再次进行化学处理将金属层104的表面部分转变成牺牲层105,以改变金属层104的表面部分的材料性质,使得牺牲层105与金属层104具有不同的化学性质。其中,化学处理包括氧化处理和/或卤化处理或其他化学处理方式,处理方式参照关于图2c的描述,此处不再赘述。
进一步地,再次将牺牲层105去除以重新暴露金属层104,并重复转变与去除牺牲层105的步骤至暴露侧墙的中部与侧墙的下部,如图2f所示。
在该步骤中,由于覆盖侧墙103的中部、下部的金属层104的厚度小于覆盖侧墙103的上部的金属层104的厚度,因此在暴露侧墙103的中部与侧墙的下部时,侧墙103的上部还被剩余的金属层104覆盖,同时,器件的水平表面包括碳纳米管110的表面上也依然被剩余的金属层104覆盖,部分位于碳纳米管上110的金属层作为与碳纳米管接触的电接触,其中,电接触包括源极接触结构130和漏极接触结构140。去除牺牲层105的具体步骤参照关于图2d的描述,此处不再赘述,通过控制化学处理的工艺参数控制逐层转变的牺牲层105的厚度。
对于接近陡直的侧壁1031来说,侧壁1031表面上的金属层104被去除过程较为简单,因为经PVD溅射工艺后,只有很少的金属层104覆盖在侧壁1031接近陡直的部分,形成在侧壁1031接近陡直的部分的金属层104厚度明显小于器件水平表面上的金属层104厚度。这一特征使得在实际工艺处理过程中,往往只需要通过单一的转变、去除牺牲层的工艺便可以将接近陡直的部分的侧壁1031表面上的金属层104完全去除,而位于侧墙103上部的金属层104与位器件水平表面的金属层104还需要结合假栅结构并采用化学机械研磨(chemicalmechanical polish,CMP)工艺来辅助去除。
如上所述,侧墙的侧壁1031从上而下呈现较为倾斜的表面形貌,单纯采用转变、去除牺牲层的技术往往难以将侧墙的侧壁1031上的金属完全去除,如果采用过量的去除过程,则源漏区域的金属层也将损失大部分,使得器件失去电学性能,从而影响器件的可靠性问题。在这种情况下,通过金属栅后栅工艺进行后续处理能够很好的解决这一问题。下面将对具体的处理方式进行详细的说明。
进一步地,覆盖源极接触结构130、漏极接触结构140、金属层104以及侧墙103形成层间介质层106,如图2g所示。
在该步骤中,例如采用化学气相沉积(Chemical Vapor Deposition,CVD)工艺、物理气相沉积(Physical Vapor Deposition,PVD)工艺形成层间介质层106。其中,层间介质层106的材料包括氧化硅。
然而本发明实施例并不限于此,本领域技术人员可根据需要对层间介质层106的材料进行其他设置。
进一步地,采用平坦化工艺去除部分层间介质层106、掩模层120、分别覆盖侧墙的上部以及掩模层120表面的金属层104,如图2h所示。
在该步骤中,例如采CMP工艺对器件结构进行平坦化,其中,化学机械研磨停止在栅叠层结构120上,具体来说,需要停止在假栅电极的表面上,从而将侧墙103上部残留的金属层去除,形成本发明实施例提供的晶体管结构。
根据本发明提供的晶体管及其制造方法,通过覆盖碳纳米管与侧墙形成金属层,使得部分位于碳纳米管上的金属层作为与碳纳米管接触的电接触,再通过将金属层的部分转变成牺牲层,并将牺牲层去除的方法,去除了位于侧墙上的金属层,从而形成了源漏接触结构,并能够有效地与碳纳米管实现良好的浸润和接触。
进一步地,通过将金属层的表面部分转变成牺牲层,去除牺牲层后重新暴露金属层,多次重复转变与去除牺牲层的步骤至暴露至少部分侧墙的方法逐层去除金属层,该源漏接触结构不仅能够有效地与碳纳米管接触,而且可以控制逐层去除牺牲层的厚度,更加精确的控制了去除比例,保证了不会因将过多的金属层转变成牺牲层造成源漏接触结构的损伤。
优选地,通过化学处理的方法改变了金属层的表面部分的材料性质形成牺牲层,使得牺牲层相比于金属层具有高选择性,从而容易地将牺牲层去除并完好地保留下层的金属层。
更进一步地,当位于侧墙上部的残余金属层未被去除时,通过覆盖金属层与侧墙形成层间介质层,并采用平坦化工艺去除部分层间介质层与覆盖侧墙的上部的金属层,从而完全将覆盖侧墙的金属层去除。
在以上的描述中,对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解,可以通过各种技术手段,来形成所需形状的层、区域等。另外,为了形成同一结构,本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外,尽管在以上分别描述了各实施例,但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本发明的实施例进行了描述。但是,这些实施例仅仅是为了说明的目的,而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围,本领域技术人员可以做出多种替代和修改,这些替代和修改都应落在本发明的范围之内。

Claims (15)

1.一种晶体管的制造方法,包括:
在衬底上形成碳纳米管;
在所述碳纳米管上形成栅叠层结构;
形成覆盖所述栅叠层结构的侧壁的侧墙;
形成覆盖所述碳纳米管与所述侧墙的金属层,部分位于所述碳纳米管上的所述金属层作为与所述碳纳米管接触的电接触;以及
去除所述金属层的一部分以暴露至少部分所述侧墙,
其中,去除所述金属层的步骤包括:将所述金属层的表面部分转变成牺牲层,以及将所述牺牲层去除。
2.根据权利要求1所述的制造方法,其中,将所述金属层的表面部分转变成所述牺牲层,去除所述牺牲层后重新暴露所述金属层,
去除所述金属层的步骤还包括重复所述转变与去除所述牺牲层的步骤至暴露至少部分所述侧墙。
3.根据权利要求2所述的制造方法,其中,所述转变的步骤包括对所述金属层进行化学处理,以改变所述金属层的表面部分的材料性质。
4.根据权利要求3所述的制造方法,其中,所述化学处理包括氧化处理和/或卤化处理。
5.根据权利要求3所述的制造方法,其中,所述化学处理包括采用氧化剂将所述金属层的表面部分氧化,以改变所述金属层的表面部分的材料性质,
其中,所述氧化剂包括氟、臭氧、双氧水、高锰酸银、二氧化氯、次氯酸、氯气以及氧气中的一种或组合。
6.根据权利要求3所述的制造方法,其中,所述化学处理包括采用卤化剂将所述金属层的表面部分卤化,以改变所述金属层的表面部分的材料性质,
其中,所述卤化剂包括卤素、氢卤酸、SO2Cl2、SOCl2、HOCl、COCl2、SCl2、ICl、KF、NaF、SbF3以及PCl3中的一种或组合。
7.根据权利要求3-6任一所述的制造方法,其中,调节所述化学处理的工艺参数,以控制改变材料性质的所述金属层的厚度。
8.根据权利要求1-6任一所述的制造方法,其中,去除所述牺牲层的方法包括干法刻蚀和/或湿法腐蚀,
其中,所述牺牲层相比于所述金属层具有高选择性。
9.根据权利要求1-6任一所述的制造方法,其中,所述晶体管为N型MOSFET时,所述金属层的材料包括钪、钇、铝、钛、金、铂、钼、钾以及钙中的一种或组合。
10.根据权利要求1-6任一所述的制造方法,其中,所述晶体管为P型MOSFET时,所述金属层的材料包括钯、铝、钛、金、铂、钼、钾以及钙中的一种或组合。
11.根据权利要求1所述的制造方法,其中,覆盖所述侧墙的中部、下部的所述金属层的厚度小于覆盖所述侧墙的上部的所述金属层的厚度,
去除所述金属层的一部分以暴露所述侧墙的中部与所述侧墙的下部,并保留覆盖所述侧墙的上部的所述金属层。
12.根据权利要求11所述的制造方法,还包括:
覆盖所述金属层与所述侧墙形成层间介质层;以及
采用平坦化工艺去除部分所述层间介质层与覆盖所述侧墙的上部的所述金属层,
其中,所述平坦化工艺包括化学机械研磨。
13.根据权利要求12所述的制造方法,还包括在所述栅叠层结构上形成掩模层,所述侧墙覆盖所述掩模层的侧壁,所述金属层覆盖所述掩模层的表面,
其中,所述化学机械研磨停止在所述栅叠层结构上。
14.根据权利要求11-13任一所述的制造方法,其中,所述栅叠层结构包括假栅结构,所述制造方法还包括将所述假栅结构替换为金属栅结构。
15.一种晶体管,利用如权利要求1-14任一所述的制造方法形成。
CN201910537994.3A 2019-06-20 2019-06-20 晶体管及其制造方法 Active CN110350029B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910537994.3A CN110350029B (zh) 2019-06-20 2019-06-20 晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910537994.3A CN110350029B (zh) 2019-06-20 2019-06-20 晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN110350029A CN110350029A (zh) 2019-10-18
CN110350029B true CN110350029B (zh) 2023-04-28

Family

ID=68182548

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910537994.3A Active CN110350029B (zh) 2019-06-20 2019-06-20 晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN110350029B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114068703B (zh) * 2020-07-31 2024-03-19 北京华碳元芯电子科技有限责任公司 晶体管及制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100663010B1 (ko) * 2005-09-23 2006-12-28 동부일렉트로닉스 주식회사 모스 트랜지스터 및 그 제조 방법
CN101887917A (zh) * 2010-06-10 2010-11-17 复旦大学 一种场效应晶体管及其制备方法
CN103377935A (zh) * 2012-04-23 2013-10-30 中芯国际集成电路制造(上海)有限公司 Mos晶体管的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528402B2 (en) * 2001-02-23 2003-03-04 Vanguard International Semiconductor Corporation Dual salicidation process
US7544610B2 (en) * 2004-09-07 2009-06-09 International Business Machines Corporation Method and process for forming a self-aligned silicide contact
US7923365B2 (en) * 2007-10-17 2011-04-12 Samsung Electronics Co., Ltd. Methods of forming field effect transistors having stress-inducing sidewall insulating spacers thereon
US8551874B2 (en) * 2010-05-08 2013-10-08 International Business Machines Corporation MOSFET gate and source/drain contact metallization
JP6393104B2 (ja) * 2013-09-05 2018-09-19 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100663010B1 (ko) * 2005-09-23 2006-12-28 동부일렉트로닉스 주식회사 모스 트랜지스터 및 그 제조 방법
CN101887917A (zh) * 2010-06-10 2010-11-17 复旦大学 一种场效应晶体管及其制备方法
CN103377935A (zh) * 2012-04-23 2013-10-30 中芯国际集成电路制造(上海)有限公司 Mos晶体管的制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Planar Bulk MOSFETs With Self-Aligned Pocket Well to Improve Short-Channel Effects and Enhance Device Performance;Yanbo Zhang等;《IEEE TRANSACTIONS ON ELECTRON DEVICES》;20150531;全文 *

Also Published As

Publication number Publication date
CN110350029A (zh) 2019-10-18

Similar Documents

Publication Publication Date Title
KR102100790B1 (ko) 조면화된 배리어층을 갖는 금속 게이트용 구조체 및 방법
TWI601211B (zh) 半導體元件及其製造方法
KR100757328B1 (ko) 단전자 트랜지스터 및 그 제조 방법
CN109801914B (zh) 衬底和隔离结构之间的蚀刻停止层
US20190088650A1 (en) Cut Metal Gate with Slanted Sidewalls
JP4398467B2 (ja) 半導体装置の製造方法
US8236696B2 (en) Transistor and method for fabricating the same
US6900002B1 (en) Antireflective bi-layer hardmask including a densified amorphous carbon layer
US20090261479A1 (en) Methods for pitch reduction
CN109427670B (zh) 周围包裹的外延结构和方法
TWI777530B (zh) 半導體裝置與其形成方法
CN107017203B (zh) 半导体元件的制造方法
CN110970307A (zh) 半导体装置的形成方法
JPH08264531A (ja) 半導体装置及びその製造方法
CN113948447A (zh) 包括含硅层的图案化材料和用于半导体器件制造的方法
CN112992669B (zh) 半导体结构及其形成方法
TW202044593A (zh) 鰭狀場效電晶體裝置
CN110350029B (zh) 晶体管及其制造方法
TW202215540A (zh) 半導體裝置的形成方法
US11145760B2 (en) Structure having improved fin critical dimension control
CN111180583A (zh) 晶体管及其制造方法
US10460939B1 (en) Patterning method
US20220262649A1 (en) Semiconductor Device and Method
TW202143489A (zh) 半導體裝置與其形成方法
US7354851B2 (en) Method for fabricating semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant