KR100663010B1 - 모스 트랜지스터 및 그 제조 방법 - Google Patents

모스 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR100663010B1
KR100663010B1 KR1020050088661A KR20050088661A KR100663010B1 KR 100663010 B1 KR100663010 B1 KR 100663010B1 KR 1020050088661 A KR1020050088661 A KR 1020050088661A KR 20050088661 A KR20050088661 A KR 20050088661A KR 100663010 B1 KR100663010 B1 KR 100663010B1
Authority
KR
South Korea
Prior art keywords
source
silicon carbide
gate electrode
silicon
drain
Prior art date
Application number
KR1020050088661A
Other languages
English (en)
Inventor
박혁
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050088661A priority Critical patent/KR100663010B1/ko
Priority to US11/526,934 priority patent/US7556954B2/en
Application granted granted Critical
Publication of KR100663010B1 publication Critical patent/KR100663010B1/ko
Priority to US12/476,633 priority patent/US7732871B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

구동전류를 향상시킬 수 있을 뿐 아니라, 저저항 옴 접속 특성의 구조를 갖는 모스 트랜지스터 및 그 제조 방법이 개시된다. 본 발명에 따른 모스 트랜지스터의 형성방법은 실리콘 기판에 게이트 산화막, 게이트, 스페이서를 형성하고, 기판 전면에 실리콘 카바이드를 형성한다. 실리콘 카바이드가 형성된 기판에 사진 식각 공정을 하여 소스-드레인이 형성될 영역 및 게이트 상단을 제외한 영역에 실리콘 카바이드를 식각 한다. 이후, 소스-드레인 이온 주입 공정을 하고, 기판 전면에 금속층을 형성한다. 금속층을 열처리하여 게이트 전극의 상단 및 소스-드레인 확산 영역의 상단에 각각 샐리사이드 층을 형성하고, 샐리사이드층을 제외한 금속층을 제거하여 모스 트랜지스터를 형성한다.
실리콘 카바이드, 수평 인장 및 수직 압축 스트레스, 니켈 샐리사이드

Description

모스 트랜지스터 및 그 제조 방법{MOS Transistor and Manufacturing Method Thereof}
도 1 및 도 3는 본 발명의 일 실시예에 따른 모스 트랜지스터의 제조방법을 나타내는 도면들이다.
<도면의 주요 부호에 대한 설명>
10: 실리콘 기판 11: 실리콘 채널
20: 게이트 산화막 30: 게이트
40: LDD 50: 스페이서
60: 실리콘 카바이드 70: 소스-드래인 확산 영역
80: 니켈 샐리사이드 90: 카본 그레파이트
본 발명은 반도체 소자의 제조 기술에 관한 것으로서, 좀 더 구체적으로는 실리콘 카바이드을 이용하여 변형된 실리콘 채널을 형성함으로써 구동전류를 향상시키고, 또 이 실리콘 카바이드를 이용하여 니켈과 샐리사이드를 형성함으로써 저저항 접속 특성을 갖는 모스 트랜지스터 및 그 제조 방법에 관한 것이다.
반도체 소자의 고속화, 고집적화는 급속도로 진행되고 있는데, 이는 트랜지스터의 미세화에 따라 이루어지고 있다. 이와 같이 반도체 소자가 고도로 집적화되면서 소자의 구동 전류(Drive Current)가 감소하여 소자의 열화가 발생하게 된다. 이를 극복하기 위하여 다양한 방법이 연구되고 있으며, 그 중에 하나가 실리콘에 스트레스를 인가하여 캐리어의 이동도를 향상시키는 방법이다.
실리콘에 스트레스를 인가하는 기존의 방법으로는 먼저, 실리콘 게르마늄(SiGe) 에피층을 이용하여 인장 실리콘(Strained-Si) 에피층을 형성하는 방법을 사용한다. 하지만, 이렇게 형성된 실리콘 에피층은 실리콘의 격자손상이 유발되기 쉬우며, 그로 인해 모스 트랜지스터의 누설전류가 증가하는 문제점을 야기한다.
또 다른 방법은 실리콘 게르마늄(SiGe) 에피층을 이용하여 인장 실리콘 에피층을 형성하고, 게이트 및 스페이서를 형성한 후, 그 위에 질화막을 증착하여 수직 등방성 인장 스트레스를 유도하는 방법을 사용한다. 그러나, 이러한 공정은 질화막 증착 공정을 추가하므로 제조 비용의 부담이 커지는 문제점이 있다.
한편, 반도체 소자의 게이트 전극 및 소스-드레인 활성 영역을 형성한 후에는 이를 외부와 전기적으로 연결하기 위하여 금속 배선과의 컨택(Contact)을 형성하게 되는데, 반도체 소자의 스케일 다운(Scale Down)에 따라 형성된 얇은 다결정 실리콘 게이트 및 소스-드레인 활성 영역의 면저항은 모두 10 ~ 20 ohms/square 이하로 줄어들 수 없게 된다. 이 때문에 상호접속 매개체로서의 유용성이 크게 감소하게 된다.
이러한 문제점을 해결하고 상호접속을 향상시키기 위한 방안으로서, 게이트 와 소스-드레인 활성 영역의 실리콘 위에 낮은 비저항을 가지는 샐리사이드(Salicide)를 형성하는 공정을 진행한다. 이렇게 샐리사이드를 형성하면, 소스-드레인과 게이트 사이에 생겨날 수 있는 겹침으로 인한 기생 커패시턴스를 없앨 수 있고, 금속 배선과 소스-드레인의 접속 면적이 증가하여 접속 저항 및 소스-드레인 내부 저항을 줄일 수 있다.
종래의 샐리사이드 공정 중에서 니켈 샐리사이드 공정은 소스-드레인 영역의 실리콘과 니켈이 반응하여 Ni2Si막을 형성한다. 그러나, 이렇게 형성된 니켈 샐리사이드는 일반적인 층간 금속막을 형성하는 화학기상증착법(Chemical Vapor Deposition) 공정 온도인 500℃ 이상의 온도에서 열적으로 불안정하여 접속 누설 전류를 유발하게 된다. 이러한 문제를 해결하기 위해서 니켈에 질소(N) 또는 Ni-Pt를 이온 주입하는 방법을 제시하고 있다. 하지만, 추가적인 제조 비용의 발생이 불가피한 단점을 가진다.
본 발명의 목적은 실리콘 카바이드를 이용하여 변형된 실리콘 채널을 형성함으로써 구동전류가 향상된 모스 트랜지스터를 형성하는 방법을 제공하는 것이다.
본 다른 목적은 실리콘 카바이드를 이용하여 니켈과 샐리사이드를 형성함으로써 저저항 접속 특성을 갖는 모스 트랜지스터를 형성하는 방법을 제공하는 것이다.
나아가 본 발명의 또 다른 목적은 실리콘 카바이드를 이용하여 변형된 실리 콘 채널을 형성함으로써 구동전류를 향상시키고, 또 이 실리콘 카바이드를 이용하여 니켈과 샐리사이드를 형성함으로써 저저항 접속 특성을 갖는 모스 트랜지스터를 제공하는 것이다.
본 발명에 따른 모스 트랜지스터의 형성방법은 (a) 실리콘 기판에 게이트 산화막, 게이트 전극, 스페이서를 형성하는 단계와, 상기 기판 전면에 실리콘 카바이드를 형성하는 단계와, (c) 소스-드레인 영역의 상부 및 상기 게이트 전극의 상부에 각각 형성된 상기 실리콘 카바이드를 제외한 나머지 영역 위의 실리콘 카바이드를 제거하는 단계와, (d) 상기 소스-드레인 영역에 불순물을 이온 주입하여 소스-드레인 확산 영역을 형성하는 단계와, (e) 상기 기판 전면에 금속층을 형성하는 단계와, (f) 상기 금속층을 열처리하여 상기 게이트 전극의 상부 및 상기 소스-드레인 확산 영역의 상부에 각각 샐리사이드층을 형성하는 단계와, (g) 상기 샐리사이드층을 제외한 상기 금속층을 제거하는 단계를 포함하여 구성한다. 여기서, 상기 (a) 단계에서 상기 스페이서를 형성하기 전에 상기 소스-드레인 영역에 저농도 이온 주입을 수행하여 LDD를 형성하는 것이 바람직하다. 또한, 상기 (c) 단계에서, 상기 소스-드레인 영역에 잔존하는 상기 실리콘 카바이드에 의해 상기 소스-드레인 확산 영역 사이의 상기 실리콘 기판이 변형되는 것이 바람직하다.
본 발명에 따른 모스 트랜지스터는 반도체 실리콘 기판과, 상기 실리콘 기판에 소정의 폭으로 형성된 게이트 산화막과, 상기 게이트 산화막 위에 형성된 게이트 전극과, 상기 게이트 전극의 측벽에 형성되고 서로 대향하는 한쌍의 스페이서 와, 상기 기판 내부에 불순물이 이온 주입되어 형성되고 상기 게이트 전극의 양측에 서로 대향하게 배치된 소스-드레인 확산 영역과, 상기 소스-드레인 확산 영역의 상부 및 상기 게이트 전극의 상부에 각각 형성된 실리콘 카바이드와, 상기 소스-드레인 확산 영역 상부의 실리콘 카바이드 위 및 상기 게이트 전극 상부의 실리콘 카바이드 위에 각각 형성된 샐리사이드층을 포함하여 구성한다. 여기서, 상기 소스-드레인 확산 영역 상부에 형성된 상기 실리콘 카바이드로부터 수평으로 인장 스트레스 및 수직으로 압축 스트레스가 인가되어 상기 소스-드레인 확산 영역 사이의 상기 실리콘 기판이 변형된 것이 바람직하다. 또한, 상기 샐리사이드층은 니켈 샐리사이드층인 것이 바람직하다. 또한, 상기 실리콘 카바이드 및 상기 니켈 샐리사이드층 사이에 카본 그레파이트가 개재된 것이 바람직하다.
실시예
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
실시예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 보다 명확히 전달하기 위함이다. 마찬가지의 이유로 첨부 도면에 있어서 일부 구성요소는 다소 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다.
도 1 및 도 3는 본 발명의 일 실시예에 따른 모스 트랜지스터의 제조방법을 나타내는 도면들이다.
먼저, 본 발명에 따른 반도체 소자의 실리콘 카바이드 형성 공정을 수행하기에 앞서서, 도 1과 같이 실리콘 기판(10) 위에 게이트 산화막(20), 게이트(30), LDD(Lightly Doped Drain, 40) 및 스페이서(50)을 형성한다.
다음으로, 이렇게 형성된 기판(10) 전면에, 실리콘 카바이드(60)를 형성한다. 실리콘 카바이드(SiC, 60)는 SiH4 및 CH4 가스를 사용해 PECVD(Plasma Enhanced Chemical Vapor Deposition) 방식 등으로 형성하며, 온도는 약 400℃로 하며, 두께는 약 500Å의 조건으로 증착한다.
이후, 일반적인 사진 식각 공정을 진행하여 소스-드레인이 형성될 영역(70) 및 게이트(30) 상단을 제외한 부분의 실리콘 카바이드(60)를 식각한다. 이때, 도 2와 같이 소스-드레인이 확산될 영역(70) 상단에 잔존한 실리콘 카바이드(60)는 소스-드레인이 확산될 영역(70) 사이의 실리콘 채널(11)이 형성되는 실리콘 기판(10)에 수평으로 인장(Tension) 스트레스 및 수직으로 압축(Compression) 스트레스를 만들어 내는 역할을 한다. 여기서, 기존에는 실리콘 게르마늄 에피층을 이용한 변형된 실리콘 에피층을 이용하였으나, 본 발명에서는 실리콘 카바이드에 의해 실리콘 기판을 변형하여 격자 상수가 큰 구조로 변형시킨다.
다음으로, 소스-드레인 이온주입 공정을 실시하여 소스-드레인 확산 영역(70)을 형성한다. 이때, 실리콘 카바이드(60)에 의해 변형된 소스-드레인 확산 영역(70) 사이의 실리콘 기판(11)을 통해 이동하는 전하의 이동도는 일반적인 실리콘층을 이동하는 전하에 비해 큰 값을 가진다.
다음으로, 도 3를 참조하면, 실리콘 카바이드(60)가 형성된 실리콘 기판(10) 전면에 니켈(Ni, 80) 금속층을 형성한다. 이때, 니켈(80)은 PVD(Physical Vapor Deposition) 방식 등으로 형성하며, 온도는 약 500℃의 조건으로 한다.
다음으로, 니켈(80) 금속층이 형성된 실리콘 기판(10)을 열처리한다. 이때, 열처리 공정은 온도 900℃ 이상에서 진행한다. 이 과정에서, 게이트(30) 상단 및 소스-드레인 확산 영역(70)에서의 실리콘 기판(10) 상단에서 니켈(80)과 실리콘 카바이드(60)가 반응하여 Ni2Si 형태의 샐리사이드(80)를 형성한다. 이때, 카본 그레파이트(Graphite, 90)가 실리콘 카바이드(60)층 위에 부산물로 나타난다. 여기서, 기판(10)은 니켈 샐리사이드(80), 카본 그레파이트(Graphite, 90) 및 실리콘 카바이드(60)의 구조를 갖는 저저항 옴 접속(Ohmic Contact) 특성을 형성한다. 이후, 반응하지 않은 니켈 금속은 선택적 식각에 의해 제거한다. 이렇게 형성된 니켈 샐리사이드(80), 카본 그레파이트(Graphite, 90) 및 실리콘 카바이드(60)의 구조는 기존의 샐리사이드와 비교하여 저저항 접속 특성이 매우 뛰어난 모스 트랜지스트를 구현할 수 있다.
본 발명에 따른 모스 트랜지스터 형성방법은 기존의 실리콘 게르마늄 에피층을 이용하지 않고, 실리콘 카바이드를 이용하여 소스-드레인이 확산될 영역 사이의 실리콘 기판에 수평으로 인장 스트레스 및 수직으로 압축 스트레스를 가하여 변형된 실리콘을 형성함으로써 모스 트랜지스터의 구동전류를 향상시킬 수 있다.
또한, 실리콘 카바이드를 사용하여 추가 공정 없이 니켈과 샐리사이드를 형성하여 니켈 샐리사이드, 카본 그레파이트 및 실리콘 카바이드 구조의 저저항 옴 접속 특성을 갖는 소자를 구현할 수 있다.
또한, 실리콘 카바이드를 이용함으로써, 모스 트랜지스터의 구동전류를 향상시킬 수 있을 뿐 아니라, 저저항 옴 접속 특성의 구조를 형성할 수 있는 두 가지 효과를 얻을 수 있다.
발명의 바람직한 실시예에 대해 개시하였으며, 비록 특정 용어들이 사용되었으나 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것이 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (11)

  1. (a) 실리콘 기판에 게이트 산화막, 게이트 전극, 스페이서를 형성하는 단계와,
    (b) 상기 기판 전면에 실리콘 카바이드를 형성하는 단계와,
    (c) 소스-드레인 영역의 상부 및 상기 게이트 전극의 상부에 각각 형성된 상기 실리콘 카바이드를 제외한 나머지 영역 위의 실리콘 카바이드를 제거하는 단계와,
    (d) 상기 소스-드레인 영역에 불순물을 이온 주입하여 소스-드레인 확산 영역을 형성하는 단계와,
    (e) 상기 기판 전면에 금속층을 형성하는 단계와,
    (f) 상기 금속층을 열처리하여 상기 게이트 전극의 상부 및 상기 소스-드레인 확산 영역의 상부에 각각 샐리사이드층을 형성하는 단계와,
    (g) 상기 샐리사이드층을 제외한 상기 금속층을 제거하는 단계를 포함하는 것을 특징으로 하는 모스 트랜지스터의 제조 방법.
  2. 제1항에서,
    상기 (a) 단계에서 상기 스페이서를 형성하기 전에 상기 소스-드레인 영역에 저농도 이온 주입을 수행하여 LDD를 형성하는 것을 특징으로 하는 모스 트랜지스터의 제조 방법.
  3. 제1항에서,
    상기 (c) 단계에서, 상기 소스-드레인 영역에 잔존하는 상기 실리콘 카바이드에 의해 상기 소스-드레인 확산 영역 사이의 상기 실리콘 기판이 변형되는 것을 특징으로 하는 모스 트랜지스터의 제조 방법.
  4. 제3항에서,
    상기 소스-드레인 영역에 잔존하는 상기 실리콘 카바이드는 수평으로 인장 스트레스 및 수직으로 압축 스트레스를 상기 실리콘 기판에 인가하는 것을 특징으로 하는 모스 트랜지스터의 제조 방법
  5. 제1항에서,
    상기 금속층은 니켈로 형성되는 것을 특징으로 하는 모스 트랜지스터의 제조 방법.
  6. 제5항에서,
    상기 (f) 단계에서 상기 니켈 금속층을 열처리하는 온도는 900 ℃인 것을 특징으로 하는 모스 트랜지스터의 제조 방법.
  7. 제6항에서,
    상기 열처리에 의해, 상기 소스-드레인 확상 영역 위에 실리콘 카바이드, 카본 그레파이트 및 니켈 샐리사이드층을 포함하는 다층 구조가 형성되는 것을 특징으로 하는 모스 트랜지스터의 제조 방법.
  8. 반도체 실리콘 기판과,
    상기 실리콘 기판에 소정의 폭으로 형성된 게이트 산화막과,
    상기 게이트 산화막 위에 형성된 게이트 전극과,
    상기 게이트 전극의 측벽에 형성되고 서로 대향하는 한쌍의 스페이서와,
    상기 기판 내부에 불순물이 이온 주입되어 형성되고 상기 게이트 전극의 양측에 서로 대향하게 배치된 소스-드레인 확산 영역과,
    상기 소스-드레인 확산 영역의 상부 및 상기 게이트 전극의 상부에 각각 형성된 실리콘 카바이드와,
    상기 소스-드레인 확산 영역 상부의 실리콘 카바이드 위 및 상기 게이트 전극 상부의 실리콘 카바이드 위에 각각 형성된 샐리사이드층을 포함하는 것을 특징으로 하는 모스 트랜지스터.
  9. 제8항에서,
    상기 소스-드레인 확산 영역 상부에 형성된 상기 실리콘 카바이드로부터 수평으로 인장 스트레스 및 수직으로 압축 스트레스가 인가되어 상기 소스-드레인 확산 영역 사이의 상기 실리콘 기판이 변형된 것을 특징으로 하는 모스 트랜지스터
  10. 제8항에서,
    상기 샐리사이드층은 니켈 샐리사이드층인 것을 특징으로 하는 모스 트랜지스터.
  11. 제10항에서,
    상기 실리콘 카바이드 및 상기 니켈 샐리사이드층 사이에 카본 그레파이트가 개재된 것을 특징으로 하는 모스 트랜지스터.
KR1020050088661A 2005-09-23 2005-09-23 모스 트랜지스터 및 그 제조 방법 KR100663010B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050088661A KR100663010B1 (ko) 2005-09-23 2005-09-23 모스 트랜지스터 및 그 제조 방법
US11/526,934 US7556954B2 (en) 2005-09-23 2006-09-25 MOS transistor and manufacturing method thereof
US12/476,633 US7732871B2 (en) 2005-09-23 2009-06-02 MOS transistor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050088661A KR100663010B1 (ko) 2005-09-23 2005-09-23 모스 트랜지스터 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100663010B1 true KR100663010B1 (ko) 2006-12-28

Family

ID=37815913

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050088661A KR100663010B1 (ko) 2005-09-23 2005-09-23 모스 트랜지스터 및 그 제조 방법

Country Status (2)

Country Link
US (2) US7556954B2 (ko)
KR (1) KR100663010B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110350029A (zh) * 2019-06-20 2019-10-18 北京元芯碳基集成电路研究院 晶体管及其制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080293192A1 (en) * 2007-05-22 2008-11-27 Stefan Zollner Semiconductor device with stressors and methods thereof
JP7150524B2 (ja) * 2018-08-24 2022-10-11 キオクシア株式会社 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024194A (ja) * 1999-05-06 2001-01-26 Toshiba Corp 半導体装置の製造方法及び半導体装置
US7166528B2 (en) * 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
US7132338B2 (en) * 2003-10-10 2006-11-07 Applied Materials, Inc. Methods to fabricate MOSFET devices using selective deposition process
US20070138482A1 (en) * 2005-12-08 2007-06-21 Nissan Motor Co., Ltd. Silicon carbide semiconductor device and method for producing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110350029A (zh) * 2019-06-20 2019-10-18 北京元芯碳基集成电路研究院 晶体管及其制造方法
CN110350029B (zh) * 2019-06-20 2023-04-28 北京元芯碳基集成电路研究院 晶体管及其制造方法

Also Published As

Publication number Publication date
US7556954B2 (en) 2009-07-07
US7732871B2 (en) 2010-06-08
US20090236674A1 (en) 2009-09-24
US20070072379A1 (en) 2007-03-29

Similar Documents

Publication Publication Date Title
US11664376B2 (en) Semiconductor device and method of manufacturing the same
US7494884B2 (en) SiGe selective growth without a hard mask
US9401417B2 (en) Method of manufacturing a semiconductor device
US7332439B2 (en) Metal gate transistors with epitaxial source and drain regions
KR101023208B1 (ko) 인장 변형된 기판을 구비한 ｍｏｓｆｅｔ 디바이스와 그제조방법
JP5306320B2 (ja) 歪みが強化された半導体デバイスとその製造方法
US20080076236A1 (en) Method for forming silicon-germanium epitaxial layer
US20140342522A1 (en) Reducing Variation by Using Combination Epitaxy Growth
KR101415284B1 (ko) 스트레스 강화형 트랜지스터 및 이를 제조하는 방법
US7432559B2 (en) Silicide formation on SiGe
KR20090073183A (ko) 스트레스형 전계효과 트랜지스터 및 그 제조방법
US20080017931A1 (en) Metal-oxide-semiconductor transistor device, manufacturing method thereof, and method of improving drain current thereof
CN101202305B (zh) 具有改进的源极和漏极的半导体器件及其制造方法
CN100576547C (zh) 具有拉应力膜和压应力膜的cmos半导体器件
WO2007077748A1 (ja) 半導体装置および半導体装置の製造方法
KR100558011B1 (ko) 전체실리사이드 금속게이트전극을 갖는 모스 트랜지스터의제조방법
KR20120068692A (ko) 반도체 소자 및 그 제조 방법
US20110306170A1 (en) Novel Method to Improve Performance by Enhancing Poly Gate Doping Concentration in an Embedded SiGe PMOS Process
KR100663010B1 (ko) 모스 트랜지스터 및 그 제조 방법
CN108074870B (zh) 晶体管及其形成方法
US9349864B1 (en) Methods for selectively forming a layer of increased dopant concentration
KR100817217B1 (ko) 게르마늄 반도체 소자 및 그 제조방법
WO2011052108A1 (ja) 半導体装置及びその製造方法
KR20050071786A (ko) 반도체 소자의 엘리베이티드 샐리사이드 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121126

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131112

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee