CN109427880B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN109427880B
CN109427880B CN201710722343.2A CN201710722343A CN109427880B CN 109427880 B CN109427880 B CN 109427880B CN 201710722343 A CN201710722343 A CN 201710722343A CN 109427880 B CN109427880 B CN 109427880B
Authority
CN
China
Prior art keywords
layer
electrode
contact hole
amorphous material
active region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710722343.2A
Other languages
English (en)
Other versions
CN109427880A (zh
Inventor
刘继全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710722343.2A priority Critical patent/CN109427880B/zh
Priority to US16/109,435 priority patent/US11069575B2/en
Publication of CN109427880A publication Critical patent/CN109427880A/zh
Application granted granted Critical
Publication of CN109427880B publication Critical patent/CN109427880B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Abstract

本发明公开了一种半导体装置及其制造方法，涉及半导体技术领域。该方法包括：提供衬底结构，衬底结构包括衬底、位于衬底上的有源区和位于有源区上的栅极结构，在栅极结构两侧分别形成凹陷，在凹陷中外延生长电极，其中电极包括电极主体和位于电极主体上的非晶材料层，在衬底结构上形成层间电介质层，以便覆盖所生长的电极和栅极结构，刻蚀层间电介质层以形成露出非晶材料层的接触孔，在接触孔的底部和侧壁上形成导电粘合层，在导电粘合层上形成填充所述接触孔的接触件。本发明通过使源漏区电极具有非晶材料层，使得粘合层直接设置在非晶材料层上，由此可改善salicide工艺的效果，确保器件性能。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体技术领域，特别涉及半导体装置及其制造方法。
背景技术
集成电路技术的一个重要发展方向是金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，简称：MOSFET)的尺寸按比例缩小，以提高集成度和降低制造成本。然而，众所周知的是，随着MOSFET的尺寸减小会产生短沟道效应。随着MOSFET的尺寸按比例缩小，栅极的有效长度减小，使得实际上由栅极电压控制的耗尽层电荷的比例减少，从而阈值电压随沟道长度减小而下降。FinFET(Fin Field-EffectTransistor，鳍式场效应晶体管)器件是由半导体材料的鳍片(Fin)的中间形成的沟道区，以及在鳍片两端形成的源漏区。栅电极在沟道区的两个侧面包围沟道区(即双栅结构)，从而反型层形成在沟道各侧上。鳍片中的沟道区厚度很薄，使得整个沟道区都能受到栅极的控制，从而可以较好抑制短沟道效应。
在16nm及以下工艺中，通常不在做单独的salicide(自对准多晶硅化物)工艺以简化工艺流程，而salicide一般在后续的contact(接触孔)工艺中形成，这就对contact工艺提出了较高的要求。Contact工艺中，一般用Ti TiN作为粘合层(glue layer)，所以在contact底部形成的是TiSi。而由于接触孔尺寸较小，TiSi形成非常困难，常规的做法是在粘合层生长之前，对源漏区底部进行注入，使源漏区表面非晶化，以降低TiSi形成的能量，但注入条件很难控制。由于接触孔结构小且深度深，且非晶化效果和均匀性不好，会造成源漏区电极外延生长的损伤，从而影响器件性能。
发明内容
本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了新的技术方案。
本发明一个实施例的目的之一是：提供一种半导体装置的制造方法。本发明一个实施例的目的之一是：提供一种半导体装置。通过使源漏区电极具有非晶材料层，使得粘合层直接设置在非晶材料层上，由此可改善salicide工艺的效果，确保器件性能。
根据本发明的第一方面，提供了一种半导体装置的制造方法，包括以下步骤：
提供衬底结构，衬底结构包括：
衬底；
位于衬底上的有源区；
位于有源区上的栅极结构；
在栅极结构两侧分别形成凹陷；
在凹陷中外延生长电极，其中电极包括电极主体和位于电极主体上的非晶材料层；
在衬底结构上形成层间电介质层，以便覆盖电极和栅极结构；
刻蚀层间电介质层以形成露出非晶材料层的接触孔；
在接触孔的底部和侧壁上形成导电粘合层；以及
在导电粘合层上形成填充接触孔的接触件。
在一个实施例中，电极包括源极和漏极；
接触孔包括：露出源极的第一接触孔，和露出漏极的第二接触孔；
接触件包括：填充第一接触孔的第一接触件，和填充第二接触孔的第二接触件。
在一个实施例中，有源区为半导体鳍片。
在一个实施例中，凹陷的深度为20-100nm。
在一个实施例中，在凹陷中外延生长电极包括：
在凹陷中外延生长籽层；
在籽层上外延生长体层；
在体层上外延生长覆盖层；
在覆盖层上外延生长非晶材料层；
其中籽层、体层和覆盖层构成电极主体。
在一个实施例中，有源区为N型，电极的材料为SiGe。
在一个实施例中，在电极中，非晶材料层的Ge含量最高，籽层和覆盖层的Ge含量最低。
在一个实施例中，籽层的Ge含量为0-20％；
体层的Ge含量为30-70％；
覆盖层的Ge含量为0-20％；
非晶材料层的Ge含量为60-90％。
在一个实施例中，有源区为P型，电极的材料为SiC或SiP。
在一个实施例中，电极的籽层、体层、覆盖层和非晶材料层中掺杂Ge、C或P。
在一个实施例中，非晶材料层中Ge、C或P的掺杂量最高，籽层和覆盖层中的Ge、C或P的掺杂量最低。
在一个实施例中，在导电粘合层上形成填充接触孔的接触件之前，方法还包括：
对形成导电粘合层之后的衬底结构进行退火处理。
在一个实施例中，退火处理的温度范围为600-1000℃。
在一个实施例中，栅极结构还包括：在有源区表面的一部分上的栅极电介质层和在栅极电介质层上的栅极。
在一个实施例中，在刻蚀层间电介质层以形成露出电极的非晶材料层的过程中，还包括：
刻蚀层间电介质层以形成露出栅极的连接孔；
在接触孔的底部和侧壁上形成导电粘合层的过程中，还包括：
在连接孔的底部和侧壁上形成导电粘合层；
在导电粘合层上形成填充接触孔的接触件的过程中，还包括：
在导电粘合层上形成填充连接孔的连接件。
根据本发明的第二方面，提供一种半导体装置，包括：
衬底结构，衬底结构包括：
衬底；
位于衬底上的有源区；
位于有源区上的栅极结构；
在栅极结构两侧的凹陷；
在凹陷中的电极，其中电极包括电极主体和位于电极主体上的非晶材料层；
在衬底结构上覆盖电极和栅极结构的层间电介质层；
穿过层间电介质层以露出非晶材料层的接触孔；
在接触孔的底部和侧壁上的导电粘合层；以及
在导电粘合层上填充接触孔形成的接触件。
在一个实施例中，电极包括源极和漏极；
接触孔包括：露出源极的第一接触孔，和露出漏极的第二接触孔；
接触件包括：填充第一接触孔的第一接触件，和填充第二接触孔的第二接触件。
在一个实施例中，有源区为半导体鳍片。
在一个实施例中，凹陷的深度为20-100nm。
在一个实施例中，电极主体包括籽层，位于籽层上的体层，和位于体层上的覆盖层。
在一个实施例中，有源区为N型，电极的材料为SiGe。
在一个实施例中，在电极中，非晶材料层的Ge含量最高，籽层和覆盖层的Ge含量最低。
在一个实施例中，籽层的Ge含量为0-20％；
体层的Ge含量为30-70％；
覆盖层的Ge含量为0-20％；
非晶材料层的Ge含量为60-90％。
在一个实施例中，有源区为P型，电极的材料为SiC或SiP。
在一个实施例中，电极的籽层、体层、覆盖层和非晶材料层中掺杂Ge、C或P。
在一个实施例中，非晶材料层中Ge、C或P的掺杂量最高，籽层和覆盖层中的Ge、C或P的掺杂量最低。
在一个实施例中，栅极结构还包括：在有源区表面的一部分上的栅极电介质层和在栅极电介质层上的栅极。
在一个实施例中，穿过层间电介质层以露出栅极的连接孔；
在连接孔的底部和侧壁上的导电粘合层；
在导电粘合层上填充连接孔形成的连接件。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：
图1是示意性地示出根据本发明一些实施例的半导体装置制造方法的示意图。
图2是示意性地示出根据本发明一些实施例的半导体装置制造方法的示意图。
图3A-图3M是示意性地示出根据本发明一些实施例的半导体装置的制造过程中一个阶段的结构示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图1是示意性地示出根据本发明一些实施例的半导体装置制造方法的示意图。其中，本实施例的方法步骤包括：
步骤101，提供衬底结构，衬底结构包括衬底、位于衬底上的有源区、以及位于有源区上的栅极结构。
其中，有源区可为半导体鳍片。
可选地，栅极结构还包括：在有源区表面的一部分上的栅极电介质层和在栅极电介质层上的栅极。
步骤102，在栅极结构两侧分别形成凹陷。
可选地，凹陷的深度可为20-100nm。
步骤103，在凹陷中外延生长电极，其中电极包括电极主体和位于电极主体上的非晶材料层。
其中，电极可包括源极和漏极。
可选地，在凹陷中外延生长电极包括：
在凹陷中外延生长籽层，在籽层上外延生长体层，在体层上外延生长覆盖层，在覆盖层上外延生长非晶材料层。
其中籽层、体层和覆盖层构成电极主体。
其中，若有源区为N型(即为PMOS)，电极的材料为SiGe。可选地，在电极中，非晶材料层的Ge含量最高，籽层和覆盖层的Ge含量最低。
例如，籽层的Ge含量可为0-20％，体层的Ge含量可为30-70％，覆盖层的Ge含量可为0-20％，非晶材料层的Ge含量可为60-90％。
此外，若有源区为P型(即为NMOS)，电极的材料为SiC或SiP。可选地，电极的籽层、体层、覆盖层和非晶材料层中掺杂Ge、C或P。
其中，非晶材料层中Ge、C或P的掺杂量最高，籽层和覆盖层中的Ge、C或P的掺杂量最低。
步骤104，在衬底结构上形成层间电介质层，以便覆盖电极和栅极结构。
步骤105，刻蚀层间电介质层以形成露出非晶材料层的接触孔。
可选地，接触孔可包括：露出源极的第一接触孔和露出漏极的第二接触孔。
步骤106，在接触孔的底部和侧壁上形成导电粘合层。
步骤107，在导电粘合层上形成填充接触孔的接触件。
可选地，接触件可包括：填充第一接触孔的第一接触件，和填充第二接触孔的第二接触件。
可选地，在导电粘合层上形成填充接触孔的接触件之前，该方法还包括：
对形成导电粘合层之后的衬底结构进行退火处理。
其中，退火处理的温度范围为600-1000℃。从而可在接触孔底部生成TiSi。
本发明通过使源漏区电极具有非晶材料层，使得粘合层直接设置在非晶材料层上，由此可改善salicide工艺的效果，确保器件性能。
图2是示意性地示出根据本发明一些实施例的半导体装置制造方法的示意图。其中，本实施例的方法步骤包括：
步骤201，提供衬底结构，衬底结构包括衬底、位于衬底上的有源区、以及位于有源区上的栅极结构。
其中，有源区可为半导体鳍片。
可选地，栅极结构还包括：在有源区表面的一部分上的栅极电介质层和在栅极电介质层上的栅极。
步骤202，在栅极结构两侧分别形成凹陷。
可选地，凹陷的深度可为20-100nm。
步骤203，在凹陷中外延生长电极，其中电极包括电极主体和位于电极主体上的非晶材料层。
其中，电极可包括源极和漏极。
可选地，在凹陷中外延生长电极包括：在凹陷中外延生长籽层，在籽层上外延生长体层，在体层上外延生长覆盖层，在覆盖层上外延生长非晶材料层。其中籽层、体层和覆盖层构成电极主体。
其中，若有源区为N型(即为PMOS)，电极的材料为SiGe。可选地，在电极中，非晶材料层的Ge含量最高，籽层和覆盖层的Ge含量最低。
例如，籽层的Ge含量可为0-20％，体层的Ge含量可为30-70％，覆盖层的Ge含量可为0-20％，非晶材料层的Ge含量可为60-90％。
此外，若有源区为P型(即为NMOS)，电极的材料为SiC或SiP。可选地，电极的籽层、体层、覆盖层和非晶材料层中掺杂Ge、C或P。
其中，非晶材料层中Ge、C或P的掺杂量最高，籽层和覆盖层中的Ge、C或P的掺杂量最低。
步骤204，在衬底结构上形成层间电介质层，以便覆盖电极和栅极结构。
步骤205，刻蚀层间电介质层以形成露出非晶材料层的接触孔，以及形成露出栅极的连接孔。
可选地，接触孔可包括：露出源极的第一接触孔和露出漏极的第二接触孔。
步骤206，在接触孔的底部和侧壁上形成导电粘合层。
步骤207，在导电粘合层上形成填充接触孔的接触件，以及形成填充连接孔的连接件。
可选地，接触件可包括：填充第一接触孔的第一接触件，和填充第二接触孔的第二接触件。
可选地，在导电粘合层上形成填充接触孔的接触件之前，该方法还包括对形成导电粘合层之后的衬底结构进行退火处理。其中，退火处理的温度范围为600-1000℃。从而可在接触孔底部生成TiSi。
下面通过一个具体示例对本发明进行说明。
如图3A所示，所提供的衬底结构包括衬底10，位于衬底10上的有源区20和30，以及位于有源区20上的栅极结构21，和位于有源区30上的栅极结构31。此外，衬底10上还包括电介质层11。有源区20和30可为半导体鳍片。
其中，有源区20用于生成PMOS，有源区30用于生成NMOS。
栅极结构21包括在有源区20表面的一部分上的栅极电介质层212和在栅极电介质层212上的栅极211。此外，栅极结构21中还包括间隔物213。而栅极结构31包括在有源区30表面的一部分上的栅极电介质层312和在栅极电介质层312上的栅极311。此外，栅极结构31中还包括间隔物313。
如图3B所示，在衬底结构上设置图案化的掩膜40，通过刻蚀，在栅极结构21两侧分别形成凹陷22、23。其中，凹陷的深度可为20-100nm。
如图3C所示，通过外延生长，在凹陷22中生长源极24，在凹陷23中生长漏极25。其中源极24包括电极主体241和位于电极主体上的非晶材料层242，漏极25包括电极主体251和位于电极主体上的非晶材料层252。
可选地，在凹陷中外延生长电极包括：在凹陷中外延生长籽层，在籽层上外延生长体层，在体层上外延生长覆盖层，在覆盖层上外延生长非晶材料层。其中籽层、体层和覆盖层构成电极主体。
其中，有源区20为N型，即用于生成PMOS。相应地，源极24和漏极25的材料为SiGe。
在电极24、25中，非晶材料层的Ge含量最高，籽层和覆盖层的Ge含量最低。
可选地，籽层的Ge含量为0-20％，体层的Ge含量为30-70％，覆盖层的Ge含量为0-20％，非晶材料层的Ge含量为60-90％。
如图3D所示，去除掩膜40，并在衬底结构上重新设置图案化的掩膜41，通过刻蚀，在栅极结构31两侧分别形成凹陷32、33。其中，凹陷的深度可为20-100nm。
如图3E所示，通过外延生长，在凹陷32中生长源极34，在凹陷33中生长漏极35。其中源极34包括电极主体341和位于电极主体上的非晶材料层342，漏极35包括电极主体351和位于电极主体上的非晶材料层352。
可选地，在凹陷中外延生长电极包括：在凹陷中外延生长籽层，在籽层上外延生长体层，在体层上外延生长覆盖层，在覆盖层上外延生长非晶材料层。其中籽层、体层和覆盖层构成电极主体。
其中，有源区30为P型，即用于生成NMOS，源极34和漏极35的材料为SiC或SiP。
此外，电极的籽层、体层、覆盖层和非晶材料层中可掺杂Ge、C或P。其中，非晶材料层中Ge、C或P的掺杂量最高，籽层和覆盖层中的Ge、C或P的掺杂量最低。
如图3F所示，去除掩膜41，从而露出所生成的源极24、34，以及漏极25、35。
如图3G所示，在衬底结构上形成层间电介质层42，以便覆盖源极、漏极和栅极结构。
如图3H所示，通过刻蚀层间电介质层42，以便形成露出源极24的非晶材料层的接触孔51，形成露出漏极25的非晶材料层的接触孔52，形成露出源极34的非晶材料层的接触孔53，形成露出漏极35的非晶材料层的接触孔54。
如图3I所示，刻蚀层间电介质层42，以便形成露出栅极结构21的连接孔55，和形成露出栅极结构31的连接孔56。
如图3J所示，在接触孔51、52、53和54、以及连接孔55、56的底部和侧壁上形成导电粘合层60。
其中，导电粘合层60可采用Ti、TiN。
如图3K所示，对形成导电粘合层之后的衬底结构进行退火处理。退火处理的温度范围可为600-1000℃。通过退火处理，可在接触孔51、52、53和54的底部生成TiSi层61。
如图3L所示，在衬底结构上形成导电材料层70以填充接触孔51、52、53和54，以及连接孔55和56。
如图3M所示，通过对导电材料层70进行化学机械抛光处理，从而得到与源极24对应的接触件71，与漏极25对应的接触件72，与栅极结构21对应的连接件73，与源极34对应的接触件74，与漏极35对应的接触件75，与栅极结构31对应的连接件76。
本发明还提供一种半导体装置，如图3M所示，该半导体装置包括衬底结构，衬底结构包括：衬底、位于衬底上的有源区和位于有源区上的栅极结构，在栅极结构两侧的凹陷，在凹陷中的电极，其中电极包括电极主体和位于电极主体上的非晶材料层，在衬底结构上覆盖电极和栅极结构的层间电介质层，穿过层间电介质层以露出非晶材料层的接触孔，在接触孔的底部和侧壁上的导电粘合层，以及在导电粘合层上填充接触孔形成的接触件。
其中，有源区可为半导体鳍片。
可选地，凹陷的深度为20-100nm。
此外，电极可包括源极和漏极。接触孔包括露出源极的第一接触孔，和露出漏极的第二接触孔。接触件包括：填充第一接触孔的第一接触件，和填充第二接触孔的第二接触件。
在一个实施例中，电极主体包括籽层，位于籽层上的体层，和位于体层上的覆盖层。
若有源区为N型，电极的材料为SiGe。可选地，在电极中，非晶材料层的Ge含量最高，籽层和覆盖层的Ge含量最低。例如，籽层的Ge含量为0-20％，体层的Ge含量为30-70％，覆盖层的Ge含量为0-20％，非晶材料层的Ge含量为60-90％。
若有源区为P型，电极的材料为SiC或SiP。可选地，电极的籽层、体层、覆盖层和非晶材料层中掺杂Ge、C或P。其中，非晶材料层中Ge、C或P的掺杂量最高，籽层和覆盖层中的Ge、C或P的掺杂量最低。
如图3M所示，栅极结构还包括：在有源区表面的一部分上的栅极电介质层和在栅极电介质层上的栅极。
可选地，半导体装置还包括穿过层间电介质层以露出栅极的连接孔，在连接孔的底部和侧壁上的导电粘合层，在导电粘合层上填充连接孔形成的连接件。
本发明通过使源漏区电极具有非晶材料层，使得粘合层直接设置在非晶材料层上，通过退火操作可在接触孔底部形成Ti或TiN，由此可改善salicide工艺的效果，确保器件性能。
本发明通过在穿过层间电介质层以露出有源区电极的接触孔底部和侧壁上形成导电粘合层，从而避免有源区电极在接触件形成过程中不会被氧化，由此可有效降低半导体装置的接触阻抗和势垒高度。
至此，已经详细描述了根据本发明的制造半导体器件的方法和所形成的半导体器件。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (27)

1.一种半导体装置的制造方法，其特征在于，包括以下步骤：
提供衬底结构，所述衬底结构包括：
衬底；
位于所述衬底上的有源区；
位于所述有源区上的栅极结构；
在所述栅极结构两侧分别形成凹陷；
在所述凹陷中外延生长电极，其中所述电极包括电极主体和位于电极主体上的非晶材料层；
在所述衬底结构上形成层间电介质层，以便覆盖所述电极和栅极结构；
刻蚀所述层间电介质层以形成露出所述非晶材料层的接触孔；
在所述接触孔的底部和侧壁上形成导电粘合层；
对形成导电粘合层之后的衬底结构进行退火处理，以便在所述接触孔底部生成TiSi；以及
在所述导电粘合层上形成填充所述接触孔的接触件。
2.如权利要求1所述的方法，其特征在于，
所述电极包括源极和漏极；
所述接触孔包括：露出所述源极的第一接触孔，和露出所述漏极的第二接触孔；
所述接触件包括：填充所述第一接触孔的第一接触件，和填充所述第二接触孔的第二接触件。
3.如权利要求1所述的方法，其特征在于，
所述有源区为半导体鳍片。
4.如权利要求1所述的方法，其特征在于，
所述凹陷的深度为20-100nm。
5.如权利要求1所述的方法，其特征在于，
在所述凹陷中外延生长电极包括：
在所述凹陷中外延生长籽层；
在所述籽层上外延生长体层；
在所述体层上外延生长覆盖层；
在所述覆盖层上外延生长所述非晶材料层；
其中籽层、体层和覆盖层构成所述电极主体。
6.如权利要求5所述的方法，其特征在于，
所述有源区为N型，所述电极的材料为SiGe。
7.如权利要求6所述的方法，其特征在于，
在所述电极中，所述非晶材料层的Ge含量最高，所述籽层和覆盖层的Ge含量最低。
8.如权利要求7所述的方法，其特征在于，
所述籽层的Ge含量为0-20％；
所述体层的Ge含量为30-70％；
所述覆盖层的Ge含量为0-20％；
所述非晶材料层的Ge含量为60-90％。
9.如权利要求5所述的方法，其特征在于，
所述有源区为P型，所述电极的材料为SiC或SiP。
10.如权利要求9所述的方法，其特征在于，
所述电极的籽层、体层、覆盖层和非晶材料层中掺杂Ge、C或P。
11.如权利要求10所述的方法，其特征在于，
所述非晶材料层中Ge、C或P的掺杂量最高，所述籽层和覆盖层中的Ge、C或P的掺杂量最低。
12.如权利要求1所述的方法，其特征在于，
所述退火处理的温度范围为600-1000℃。
13.如权利要求1所述的方法，其特征在于，
所述栅极结构还包括：在所述有源区表面的一部分上的栅极电介质层和在所述栅极电介质层上的栅极。
14.如权利要求13所述的方法，其特征在于，
在刻蚀所述层间电介质层以形成露出所述电极的非晶材料层的过程中，还包括：
刻蚀所述层间电介质层以形成露出所述栅极的连接孔；
在所述接触孔的底部和侧壁上形成导电粘合层的过程中，还包括：
在所述连接孔的底部和侧壁上形成导电粘合层；
在所述导电粘合层上形成填充所述接触孔的接触件的过程中，还包括：
在所述导电粘合层上形成填充所述连接孔的连接件。
15.一种半导体装置，其特征在于，包括：
衬底结构，所述衬底结构包括：
衬底；
位于所述衬底上的有源区；
位于所述有源区上的栅极结构；
在所述栅极结构两侧的凹陷；
在所述凹陷中的电极，其中所述电极包括电极主体和位于电极主体上的非晶材料层；
在所述衬底结构上覆盖所述电极和栅极结构的层间电介质层；
穿过所述层间电介质层以露出所述非晶材料层的接触孔；
在所述接触孔的底部和侧壁上的导电粘合层，其中在所述接触孔底部生成有TiSi；以及
在所述导电粘合层上填充所述接触孔形成的接触件。
16.如权利要求15所述的装置，其特征在于，
所述电极包括源极和漏极；
所述接触孔包括：露出所述源极的第一接触孔，和露出所述漏极的第二接触孔；
所述接触件包括：填充所述第一接触孔的第一接触件，和填充所述第二接触孔的第二接触件。
17.如权利要求15所述的装置，其特征在于，
所述有源区为半导体鳍片。
18.如权利要求15所述的装置，其特征在于，
所述凹陷的深度为20-100nm。
19.如权利要求15所述的装置，其特征在于，
所述电极主体包括籽层，位于籽层上的体层，和位于体层上的覆盖层。
20.如权利要求19所述的装置，其特征在于，
所述有源区为N型，所述电极的材料为SiGe。
21.如权利要求20所述的装置，其特征在于，
在所述电极中，所述非晶材料层的Ge含量最高，所述籽层和覆盖层的Ge含量最低。
22.如权利要求21所述的装置，其特征在于，
所述籽层的Ge含量为0-20％；
所述体层的Ge含量为30-70％；
所述覆盖层的Ge含量为0-20％；
所述非晶材料层的Ge含量为60-90％。
23.如权利要求19所述的装置，其特征在于，
所述有源区为P型，所述电极的材料为SiC或SiP。
24.如权利要求23所述的装置，其特征在于，
所述电极的籽层、体层、覆盖层和非晶材料层中掺杂Ge、C或P。
25.如权利要求24所述的装置，其特征在于，
所述非晶材料层中Ge、C或P的掺杂量最高，所述籽层和覆盖层中的Ge、C或P的掺杂量最低。
26.如权利要求15所述的装置，其特征在于，
所述栅极结构还包括：在所述有源区表面的一部分上的栅极电介质层和在所述栅极电介质层上的栅极。
27.如权利要求26所述的装置，其特征在于，还包括：
穿过所述层间电介质层以露出所述栅极的连接孔；
在所述连接孔的底部和侧壁上的导电粘合层；
在所述导电粘合层上填充所述连接孔形成的连接件。
CN201710722343.2A 2017-08-22 2017-08-22 半导体装置及其制造方法 Active CN109427880B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710722343.2A CN109427880B (zh) 2017-08-22 2017-08-22 半导体装置及其制造方法
US16/109,435 US11069575B2 (en) 2017-08-22 2018-08-22 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710722343.2A CN109427880B (zh) 2017-08-22 2017-08-22 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN109427880A CN109427880A (zh) 2019-03-05
CN109427880B true CN109427880B (zh) 2021-12-28

Family

ID=65434396

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710722343.2A Active CN109427880B (zh) 2017-08-22 2017-08-22 半导体装置及其制造方法

Country Status (2)

Country Link
US (1) US11069575B2 (zh)
CN (1) CN109427880B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10763338B2 (en) * 2017-08-30 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Silicide implants
CN111968941B (zh) * 2020-08-24 2024-02-23 浙江集迈科微电子有限公司 一种晶圆级贴片互联方式

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5591672A (en) * 1995-10-27 1997-01-07 Vanguard International Semiconductor Corporation Annealing of titanium - titanium nitride in contact hole
CN1437231A (zh) * 2002-02-04 2003-08-20 联华电子股份有限公司 制作金氧半导体晶体管的方法
CN101057329A (zh) * 2004-11-11 2007-10-17 株式会社半导体能源研究所 半导体器件
CN101465321A (zh) * 2007-12-21 2009-06-24 海力士半导体有限公司 制造半导体器件的方法
CN103000675A (zh) * 2011-09-08 2013-03-27 中国科学院微电子研究所 低源漏接触电阻mosfets及其制造方法
US8766319B2 (en) * 2012-04-26 2014-07-01 United Microelectronics Corp. Semiconductor device with ultra thin silicide layer
CN103972162A (zh) * 2014-05-13 2014-08-06 四川大学 一种无铜籽晶互连用碳化钼掺杂钌基合金扩散阻挡层制备工艺
CN104241366A (zh) * 2013-06-07 2014-12-24 台湾积体电路制造股份有限公司 FinFET器件的源极区和漏极区中的位错形成
CN104867862A (zh) * 2014-02-26 2015-08-26 台湾积体电路制造股份有限公司 形成低电阻接触件的方法
CN105336620A (zh) * 2014-07-29 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN106206301A (zh) * 2015-04-29 2016-12-07 中芯国际集成电路制造(上海)有限公司 Mos晶体管的形成方法
CN106298528A (zh) * 2015-06-01 2017-01-04 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN106486352A (zh) * 2015-08-31 2017-03-08 中芯国际集成电路制造(上海)有限公司 高k金属栅极结构、鳍式场效应晶体管及其制作方法
CN106910713A (zh) * 2015-12-22 2017-06-30 中芯国际集成电路制造(北京)有限公司 半导体装置及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696024B2 (en) * 2006-03-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101776926B1 (ko) * 2010-09-07 2017-09-08 삼성전자주식회사 반도체 소자 및 그 제조 방법
US20130069172A1 (en) * 2011-09-16 2013-03-21 United Microelectronics Corp. Semiconductor device and method for fabricating the same
US8507350B2 (en) * 2011-09-21 2013-08-13 United Microelectronics Corporation Fabricating method of semiconductor elements
US8895379B2 (en) * 2012-01-06 2014-11-25 International Business Machines Corporation Integrated circuit having raised source drains devices with reduced silicide contact resistance and methods to fabricate same
US9252049B2 (en) * 2013-03-06 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming interconnect structure that avoids via recess
US9006072B2 (en) * 2013-03-14 2015-04-14 United Microelectronics Corp. Method of forming metal silicide layer
US9166014B2 (en) * 2013-06-06 2015-10-20 GlobalFoundries, Inc. Gate electrode with stabilized metal semiconductor alloy-semiconductor stack
JP6616102B2 (ja) * 2014-05-23 2019-12-04 株式会社半導体エネルギー研究所 記憶装置及び電子機器
US10269646B2 (en) * 2016-12-15 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5591672A (en) * 1995-10-27 1997-01-07 Vanguard International Semiconductor Corporation Annealing of titanium - titanium nitride in contact hole
CN1437231A (zh) * 2002-02-04 2003-08-20 联华电子股份有限公司 制作金氧半导体晶体管的方法
CN101057329A (zh) * 2004-11-11 2007-10-17 株式会社半导体能源研究所 半导体器件
CN101465321A (zh) * 2007-12-21 2009-06-24 海力士半导体有限公司 制造半导体器件的方法
CN103000675A (zh) * 2011-09-08 2013-03-27 中国科学院微电子研究所 低源漏接触电阻mosfets及其制造方法
US8766319B2 (en) * 2012-04-26 2014-07-01 United Microelectronics Corp. Semiconductor device with ultra thin silicide layer
CN104241366A (zh) * 2013-06-07 2014-12-24 台湾积体电路制造股份有限公司 FinFET器件的源极区和漏极区中的位错形成
CN104867862A (zh) * 2014-02-26 2015-08-26 台湾积体电路制造股份有限公司 形成低电阻接触件的方法
CN103972162A (zh) * 2014-05-13 2014-08-06 四川大学 一种无铜籽晶互连用碳化钼掺杂钌基合金扩散阻挡层制备工艺
CN105336620A (zh) * 2014-07-29 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN106206301A (zh) * 2015-04-29 2016-12-07 中芯国际集成电路制造(上海)有限公司 Mos晶体管的形成方法
CN106298528A (zh) * 2015-06-01 2017-01-04 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN106486352A (zh) * 2015-08-31 2017-03-08 中芯国际集成电路制造(上海)有限公司 高k金属栅极结构、鳍式场效应晶体管及其制作方法
CN106910713A (zh) * 2015-12-22 2017-06-30 中芯国际集成电路制造(北京)有限公司 半导体装置及其制造方法

Also Published As

Publication number Publication date
US11069575B2 (en) 2021-07-20
US20190067114A1 (en) 2019-02-28
CN109427880A (zh) 2019-03-05

Similar Documents

Publication Publication Date Title
US9613960B2 (en) Fin field effect transistors and fabrication method thereof
US9768074B2 (en) Transistor structure and fabrication methods with an epitaxial layer over multiple halo implants
US20100327363A1 (en) Semiconductor device and method for fabricating the same
KR100903383B1 (ko) 일함수가 조절된 게이트전극을 구비한 트랜지스터 및 그를구비하는 메모리소자
CN108122976B (zh) 半导体结构及其形成方法、以及sram
US20050212060A1 (en) Semiconductor device and method for manufacturing the same
JP5925740B2 (ja) トンネル電界効果トランジスタ
JP5968708B2 (ja) 半導体装置
CN109148578B (zh) 半导体结构及其形成方法
US20200098862A1 (en) Metal source/drain-based mosfet and method for fabricating the same
KR20110132972A (ko) 딥 레벨 불순물 형성에 의해 트랜지스터 디바이스 내의 접촉 저항을 감소하는 방법 및 장치
JP2009021456A (ja) フィン型トランジスタおよびその形成方法
US20060211197A1 (en) Mos transistor and method of manufacturing the same
US10115807B2 (en) Method, apparatus and system for improved performance using tall fins in finFET devices
CN109427880B (zh) 半导体装置及其制造方法
TW202316531A (zh) 形成底部介電隔離層的方法
US9478542B1 (en) Multi-gate device with planar channel
JP6574885B2 (ja) 半導体装置の製造方法
CN109904231B (zh) 半导体器件及其制造方法
US11488871B2 (en) Transistor structure with multiple halo implants having epitaxial layer over semiconductor-on-insulator substrate
JP2009266868A (ja) Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法
JP2018107230A (ja) 半導体装置及びその製造方法
CN104465377A (zh) Pmos晶体管及其形成方法
JP5185061B2 (ja) Ｍｉｓ電界効果トランジスタ及び半導体基板の製造方法
CN109920853B (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant