JP2009021456A - フィン型トランジスタおよびその形成方法 - Google Patents
フィン型トランジスタおよびその形成方法 Download PDFInfo
- Publication number
- JP2009021456A JP2009021456A JP2007183841A JP2007183841A JP2009021456A JP 2009021456 A JP2009021456 A JP 2009021456A JP 2007183841 A JP2007183841 A JP 2007183841A JP 2007183841 A JP2007183841 A JP 2007183841A JP 2009021456 A JP2009021456 A JP 2009021456A
- Authority
- JP
- Japan
- Prior art keywords
- fin
- source
- forming
- type transistor
- semiconductor fin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 57
- 239000012535 impurity Substances 0.000 claims abstract description 75
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000002513 implantation Methods 0.000 claims description 30
- 238000009826 distribution Methods 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 abstract description 14
- 238000002347 injection Methods 0.000 abstract description 2
- 239000007924 injection Substances 0.000 abstract description 2
- 239000000243 solution Substances 0.000 abstract 1
- 230000008569 process Effects 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 125000004429 atom Chemical group 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000005465 channeling Effects 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 125000005843 halogen group Chemical group 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】フィン型トランジスタにおいて、半導体フィンの側面に不純物濃度が一様な不純物拡散層を形成する。
【解決手段】フィン型トランジスタは、基板上に立設された半導体のフィン１０と、当該フィン１０の側面に形成されたソース／ドレイン・エクステンション領域１２とを備える。ソース／ドレイン・エクステンション領域１０を、通常のイオン注入ではなく、クラスタ注入によって形成する。
【選択図】図１０
【解決手段】フィン型トランジスタは、基板上に立設された半導体のフィン１０と、当該フィン１０の側面に形成されたソース／ドレイン・エクステンション領域１２とを備える。ソース／ドレイン・エクステンション領域１０を、通常のイオン注入ではなく、クラスタ注入によって形成する。
【選択図】図１０
Description
本発明は、フィン型の電界効果型トランジスタの構造並びにその形成方法に関する。
ＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ：Metal-Oxide Semiconductor Field-Effect Transistor）は、例えばＣＰＵやメモリなど、あらゆる半導体装置に用いられている。従来のＭＯＳＦＥＴは、平面状の半導体基板の上面にゲート絶縁膜を介して設けられたゲート電極と、当該半導体基板におけるゲート電極の両側に形成されたソース／ドレイン領域とから成っていた。そのため従来のＭＯＳＦＥＴは、キャリアが流れるチャネル領域が半導体基板の上面部のみに形成される、平面的な構造となっていた。以下、そのような従来のＭＯＳＦＥＴを「プレーナＦＥＴ」と称す。
ＭＯＳＦＥＴは高い集積度を実現できる点で優れており、その微細化は年々進んでいる。しかしプレーナＦＥＴの微細化が進むと、次のような問題が生じ得る。例えば微細化のためにゲート幅が狭くなると、電流のパスとなるチャネル領域の幅が狭くなるため、大きな電流が流せなくなる。またゲート長が短くなると、いわゆる短チャネル効果の発生が懸念される。短チャネル効果を抑制するためには、基板の不純物濃度を高くすることが効果的であるが、当該不純物濃度が高くなるとキャリア移動度が低下するため、この場合も大きな電流を流すことができなくなる。
微細化が進んだ現在のプレーナＦＥＴでは、これ以上に微細化が進むと上記のようなトランジスタの性能低下を招くため、集積度を上げるメリットが少なくなってきている。そのためプレーナＦＥＴの微細化は、限界に近づきつつあると言われている。
プレーナＦＥＴが有する上記の問題を解決するＭＯＳＦＥＴとして、基板上に立設されたフィン型の半導体（半導体フィン；以下、単に「フィン」称す）を用いて形成される「フィンＦＥＴ」が注目されている（例えば、下記特許文献１）。フィンＦＥＴは、そのチャネル領域がフィンの側面（基板に対して垂直な面）に形成される立体的（三次元的）構造を有している。
フィンＦＥＴでは、フィンの側面にチャネル領域が形成されるため、そのチャネル幅はフィンの高さに依存することになる（例えばフィンの両側面をチャネル領域として使用するダブルゲートＴＦＴでは、チャネル幅はフィンの高さの２倍）。つまり基板表面の水平方向に進む微細化の影響を受けることなく、チャネル幅を設定することができる。またフィンＦＥＴでは、ゲート電極がフィンの両側面を覆う構造となるため、ゲート電極による電界制御性能が高く、プレーナＦＥＴに比べて短チャネル効果の発生は抑えられる。またフィンの不純物濃度が低くても動作可能であり、高いキャリア移動度が得られるという利点もある。
上記のように微細化に関して有利なフィンＦＥＴであるが、構造が立体的な故の製造上の問題を有している。例えば、微細化のためにフィンの幅やゲート電極の幅を狭くすると、それらのアスペクト比が大きくなり形成が困難になることがその１つである。特に、チャネル幅の広いフィンＦＥＴを形成する場合には、背の高いフィンが必要となるためこの問題が顕著になり、微細化の妨げとなる。
また上記の特許文献１では、フィンＦＥＴの不純物領域（ソース／ドレイン領域）の形成を、従来のプレーナＦＥＴと同様にイオン注入法で行っているが、以下の問題が懸念される。
通常、イオン注入法ではシリコン等の固体に不純物領域を形成したとき、その不純物濃度の分布は基板表面からの深さ方向に不均一になる。よってフィンの真上方向からのイオン注入で不純物領域を形成すると、フィンの高さ方向に不純物濃度が不均一なものが形成される。フィンＦＥＴではフィンの側面がチャネル領域になるので、不純物領域の濃度がフィンの高さ方向に不均一であると、ＤＩＢＬ（Drain Induced Barrier Lowering）やVth lowering（Threshold voltage lowering）などの現象により、短チャネル特性がフィンの部位により異なるようになり、フィンＦＥＴの電気的特性にばらつきを発生させる原因となる。
それを改善した手法として、イオン注入をフィンの高さ方向に対して斜めに傾けて、斜め上方から行う手法がある。この手法では、フィンの側面に比較的均一な不純物領域を形成できるが、フィンの両側面にイオン注入したときに、フィンの上面に重複してイオンが導入されるので、フィンの上部の不純物濃度が高くなってしまう。
それをさらに改善した手法として、予めフィンの上面に絶縁膜を形成してから、イオン注入を斜め上方から行う手法がある。そうすることにより、フィンの上面にイオンが過剰に注入されることが防止できる。この効果を充分に得るためには、フィンの上面に設ける絶縁膜を充分に厚くする必要がある。しかしそうすると上面の絶縁膜を含めたフィンのアスペクト比が大きくなり、その形成が困難になるという問題が生じる。
但し、フィンの上面に設ける絶縁膜を充分厚くした場合でも、その絶縁膜（酸化シリコン等）とフィン（シリコン等）とではイオンが注入される深さが異なるため、フィンの側面における不純物濃度は完全に均一とはならない。即ち、フィンの上端部とそれ以外の部分とで濃度が異なるようになる。絶縁膜とフィンとでイオンの注入深さが異なる原因の１つとしては、例えばフィンがシリコンの場合などに、チャネリングによってイオンがフィンに深く注入されやすいことが挙げられる。
本発明は以上のような課題を解決するためになされたものであり、フィンの側面に不純物濃度が一様な不純物拡散層を有するフィン型トランジスタを提供することを目的とする。
フィン型トランジスタの形成工程において、半導体フィンの側面部に設けるソース／ドレイン・エクステンション領域を、通常のイオン注入法ではなく、クラスタ注入法を用いて行う。クラスタ注入により形成されたソース／ドレイン・エクステンション領域の不純物濃度は極めて急峻なプロファイルを持つため、２０ｎｍ以下の幅のフィンであっても中央部分の不純物濃度は、表面近傍に位置するピークに比較して１００分の１未満の濃度となる。
フィンの側面に形成されるソース／ドレイン・エクステンション領域の不純物濃度分布が、フィンの高さ方向（即ちチャネル幅方向）に対して一様になる。よってトランジスタの電気的特性のばらつきが抑制される。
＜実施の形態１＞
図１は、実施の形態１に係るフィン型トランジスタ（フィンＦＥＴ）の断面斜視図である。同図においては、支持基板、埋込絶縁膜（ＢＯＸ（Buried OXide）層）、半導体層（ＳＯＩ（Silicon-On-Insulator）層）が積層して成るＳＯＩ基板を用いて形成したものを例として示すが、本発明はいわゆるバルクの半導体基板を用いたものに対しても適用可能である。また図２は、図１のフィンＦＥＴの上面図であり、図３は同じくその断面図である。図３（ａ），（ｂ）はそれぞれ、図２のＡ−Ａ線およびＢ−Ｂ線に沿った断面に対応している。なお簡単のため、図３（ａ）においては、フィン１０を覆うサイドウォール２１の図示を省略している。
図１は、実施の形態１に係るフィン型トランジスタ（フィンＦＥＴ）の断面斜視図である。同図においては、支持基板、埋込絶縁膜（ＢＯＸ（Buried OXide）層）、半導体層（ＳＯＩ（Silicon-On-Insulator）層）が積層して成るＳＯＩ基板を用いて形成したものを例として示すが、本発明はいわゆるバルクの半導体基板を用いたものに対しても適用可能である。また図２は、図１のフィンＦＥＴの上面図であり、図３は同じくその断面図である。図３（ａ），（ｂ）はそれぞれ、図２のＡ−Ａ線およびＢ−Ｂ線に沿った断面に対応している。なお簡単のため、図３（ａ）においては、フィン１０を覆うサイドウォール２１の図示を省略している。
図１の如く、当該トランジスタは、支持基板１（例えばシリコン）上に配設されたＢＯＸ層２（例えば酸化シリコン）の上に形成されている。ＢＯＸ層２上に立設されたフィン１０（半導体フィン）は、ＳＯＩ層をフィン型にパターニングしたものである。フィン１０の上面には絶縁膜１１が設けられている。
図１および図２のように、ゲート電極２０はフィン１０に跨るように配設される。ゲート電極２０は、フィン１０の側面の一部を覆っているが、当該ゲート電極２０とフィン１０との間にはゲート絶縁膜（不図示）が介在する。当該トランジスタはゲート電極２０に覆われているフィン１０の側面部がチャネル領域となる、いわゆるダブルゲート型トランジスタである。
ゲート電極２０の側面には、サイドウォール２１が形成される。サイドウォール２１もまたフィン１０に跨るように設けられる。サイドウォール２１に覆われているフィン１０の側面部には、図３（ａ）に示すように当該トランジスタのソース／ドレイン・エクステンション領域１２（以下、単に「エクステンション領域１２」）が形成される。
またフィン１０におけるサイドウォール２１よりも外側の部分には、図３（ｂ）に示すように当該トランジスタのソース／ドレイン領域１３が形成されている。ソース／ドレイン領域１３は、エクステンション領域１２に電気的に接続しており、エクステンション領域１２よりも不純物濃度が高く設定される。
本実施の形態のエクステンション領域１２は、従来のイオン注入法ではなく、クラスタ注入法を用いて形成されたものである。クラスタ注入法は、Ｂ（ボロン）などの不純物の原子と、Ａｒ（アルゴン）などの他の原子とを合わせて数個〜数千個から成る集団（クラスタ）を生成し、それを所定のエネルギーで加速して、シリコン等の固体表面に照射する技術である。
図４（ａ）はシリコンにクラスタ注入法を用いて不純物を注入した場合の、シリコン表面からの深さに対する不純物濃度分布を示している。クラスタ注入法では、原子一つ当たりの実効的な加速エネルギーを低くできるので、非常に浅い注入が可能である。また例えばＢのような軽い原子であっても、多数の重い原子とクラスタを構成すれば、極めて重いイオンとして注入されるためチャネリングは起こらない（質量数は１１のＢ原子と１０００個のＡｒ原子（質量数４０）と合わせてクラスタを構成すれば、当該クラスタの質量数は４００１１となる）。従ってクラスタ注入によれば、非常に浅い領域に対する極めて高濃度の注入を、図４（ａ）のような極めて急峻なプロファイルで実現できる。
一方、図４（ｂ）はシリコンに通常のイオン注入法を用いて不純物を注入した場合の、不純物濃度分布を示している。通常のイオン注入法では、チャネリングなどの影響のため不純物の注入深さにばらつきが生じ、比較的深い位置にまで不純物が導入される。よって図４（ｂ）のように、クラスタ注入の場合と比較して緩やかなプロファイルの不純物濃度分布となる。
本実施の形態ではエクステンション領域１２をクラスタ注入で形成するため、当該エクステンション領域１２における、フィン１０の幅方向の不純物濃度プロファイルは、従来のものに比べて急峻になる。エクステンション領域１２はフィン１０の側面部に形成されるので、その不純物濃度ピークはフィン１０の側面近傍に位置する。その不純物濃度はフィン１０の側面から深い位置になるにつれて大きな傾きで減少する。よってフィン１０の側面部と中央部とでは、不純物濃度の差が極めて大きくなる。以下にその具体例を示す。
本実施の形態では、エクステンション領域１２が形成された部分のフィン１０全体の幅を１０ｎｍ〜２０ｎｍとする。このとき当該部分の幅方向の断面において、エクステンション領域１２の不純物濃度ピークは、側面から２〜５ｎｍ程度の深さに位置するように設定される。例えばエクステンション領域１２の不純物濃度ピークを１Ｅ２０ｃｍ-3〜１Ｅ２１ｃｍ-3とすると、フィン１０の中央部の不純物濃度は１Ｅ１７ｃｍ-3〜１Ｅ１８ｃｍ-3程度になる。つまり２０ｎｍ以下の狭いフィン１０の幅であっても、その中央部分では上記ピークの１００分の１未満の濃度となる。
本実施の形態では、ソース／ドレイン領域１３も同様に、クラスタ注入法によりフィン１０の側面部に形成する。またエクステンション領域１３が形成された部分のフィン１０の幅も１０ｎｍ〜２０ｎｍとする。このときソース／ドレイン領域１３の不純物濃度ピークもフィン１０の側面から２〜５ｎｍ程度の浅い領域に設定され、やはり中央部分ではそのピークの１００分の１未満の濃度となる。
後述の形成工程の説明で明らかになるが、クラスタ注入によりエクステンション領域１２およびソース／ドレイン領域１３を形成することにより、フィン１０の上端部でもそれ以外の部分とほぼ同じ不純物濃度となる。つまり、エクステンション領域１２およびソース／ドレイン領域１３の不純物濃度分布は、フィン１０の高さ方向（チャネル幅方向）の位置によらず一様な分布になる。その結果、電気的特性の変動が少ない、信頼性の高いフィンＦＥＴが得られる。
図５〜図１２は、本実施の形態に係るフィンＦＥＴの形成工程を示す図である。以下、これらの図に基づいて本実施の形態に係るフィンＦＥＴの形成方法を説明する。
まず、シリコンの支持基板１上にＢＯＸ層２、ＳＯＩ層３が積層されたＳＯＩ基板を準備する。その上に酸化シリコン膜５１を積層し、写真製版技術を用いてフィン１０のパターンにパターニングしたフォトレジスト５２を形成する（図５）。当該トランジスタはダブルゲート型であり、ＳＯＩ層３の膜厚の２倍がフィンＦＥＴのチャネル幅となる。ＳＯＩ層３の膜厚は、例えば５０〜５００ｎｍ程度である。また酸化シリコン膜５１の膜厚は、例えば２０〜５００ｎｍ程度である。酸化シリコン膜５１は、この後の工程で絶縁膜１１に加工されるものであるが、例えば窒化シリコンなど他の絶縁材料による膜であってもよい。
次いで、フォトレジスト５２をマスクとする異方性エッチングにより、酸化シリコン膜５１およびＳＯＩ層３をパターニングする。これにより上面に絶縁膜１１を有するフィン１０が形成される（図６）。
その後、酸化処理および窒化処理を行うことで、フィン１０の表面に例えば１ｎｍ〜５ｎｍ程度の酸化窒化シリコン膜５４を形成し、その上にポリシリコン膜５５を堆積する（図７）。酸化窒化シリコン膜５４およびポリシリコン膜５５は、この後の工程でそれぞれゲート絶縁膜（図１〜図３では不図示）およびゲート電極２０となるものである。ゲート絶縁膜の材料としては、酸化窒化シリコン膜の他に、ＨｆＳｉＯＮ、ＨｆＯ2などの「Ｈｉｇｈ−ｋ膜」を用いてもよい。またこのとき、必要に応じてポリシリコン膜５５にイオン注入を行う。
そして写真製版技術を用いてポリシリコン膜５５および酸化窒化シリコン膜５４をパターニングすることで、図８の上面図に示すように、フィン１０の上に跨るゲート電極２０およびゲート絶縁膜（不図示）を形成する。
その後、酸化シリコン膜等の絶縁膜を堆積して、異方性エッチングによりエッチバックすることで、ゲート電極２０側面にオフセットサイドウォール２１ａを形成する（図９）。オフセットサイドウォール２１ａは、ゲート電極２０の両脇に形成されるエクステンション領域１２同士の間隔を確保するためのものであり、最終的には図１および図２に示したサイドウォール２１の一部となる。オフセットサイドウォール２１の膜厚は、例えば５〜２０ｎｍ程度であるが、形成する必要のない場合もある。
続いて、ゲート電極２０および絶縁膜１１をマスクとする斜め上方からのクラスタ注入により、フィン１０の側面にエクステンション領域１２を形成する（図１０）。上記のようにクラスタ注入法では、通常のイオン注入と比べ、非常に浅い領域に対する極めて高濃度の注入を、極めて急峻なプロファイルで実現できる。またクラスタ注入の注入深さは、注入される固体側の条件（結晶／非結晶など）の違いの影響が少なく、フィン１０の側面内でも絶縁膜１１の側面内でもほぼ同じ不純物濃度プロファイルとなる。従って、フィン１０の上端部でもそれ以外の部分とほぼ同じ不純物濃度となる。つまり、エクステンション領域１２の不純物濃度は、トランジスタのチャネル幅方向に一様なものとなる。
エクステンション領域１２の形成に用いる不純物としては、ｎ型ＦＥＴであればＡｓ、Ｐ（リン）など、ｐ型ＦＥＴであればＢ、Ｉｎ（インジウム）などを用いる。その注入濃度は、例えば１Ｅ１３ｃｍ-2〜１Ｅ１５ｃｍ-2程度である。またこのとき必要に応じて、エクステンション領域１２とは逆の導電型の不純物を１Ｅ１３ｃｍ-2〜１Ｅ１４ｃｍ-2程度で注入するＨａｌｏ注入を行ってもよい。
その後は図１１の如くゲート電極２０の両側面にサイドウォール２１を形成してから、ソース／ドレイン領域１３を形成する。本実施の形態では、ソース／ドレイン領域１３の形成も斜め上方からのクラスタ注入により行う（図１２）。このとき絶縁膜１１、ゲート電極２０およびサイドウォール２１がマスクとなるので、ソース／ドレイン領域１３はフィン１０の側面におけるサイドウォール２１よりも外側の部分に形成される。上記のエクステンション領域１２の場合と同様の理論により、クラスタ注入で形成されたソース／ドレイン領域１３も、フィン１０の上端部でもそれ以外の部分とほぼ同じ不純物濃度となる。
ソース／ドレイン領域１３の形成に用いる不純物としては、エクステンション領域１２の形成に用いたものと同様のイオンでよい。その注入濃度は、例えば１Ｅ１５〜１Ｅ１６ｃｍ-2程度である。
以降は、ソース／ドレイン領域１３の不純物を活性化させるためのアニールや各電極のシリサイド化など、従来のプレーナＦＥＴと同様なプロセスが行われ、フィンＦＥＴデバイスが完成する。
なお、フィン１０上の絶縁膜１１は、エクステンション領域１２およびソース／ドレイン領域１３を形成するクラスタ注入に対するマスクとして用いられている。エクステンション領域１２およびソース／ドレイン領域１３の不純物濃度がフィンの高さ方向に一様になるのは、絶縁膜１１のマスク機能によってフィン１０の上面部に不純物が導入されることが防止されているためでもある。クラスタ注入では、絶縁膜１１における注入深さも非常に浅いので、絶縁膜１１はそれほど厚くなくても充分にマスクとして機能することが可能である。つまり従来のイオン注入を用いた場合と比較して、絶縁膜１１を含むフィン１０のアスペクト比を小さくでき、形成が容易になるという効果も得られる。
＜実施の形態２＞
実施の形態１ではソース／ドレイン領域１３の形成をエクステンション領域１２と同様にクラスタ注入により行ったが他の手法により形成してもよい。本実施の形態ではその一例を示す。
実施の形態１ではソース／ドレイン領域１３の形成をエクステンション領域１２と同様にクラスタ注入により行ったが他の手法により形成してもよい。本実施の形態ではその一例を示す。
図１３は、実施の形態２に係るフィンＴＦＴの断面斜視図である。同図においては、図１に示したものと同様の要素にはそれと同一符号を付してある。また図１４は、図１３のフィンＦＥＴの上面図であり、図１５は同じくその断面図である。図１５（ａ），（ｂ）はそれぞれ、図１４のＡ−Ａ線およびＢ−Ｂ線に沿った断面に対応している。なお簡単のため、図１５（ａ）においては、サイドウォール２１の図示を省略している。
本実施の形態のフィンＦＥＴは、実施の形態１とほぼ同様の構造を有しているが、図１３、図１４および図１５（ｂ）に示すように、フィン１０の側面部におけるサイドウォール２１よりも外側の部分すなわちソース／ドレイン領域１３が形成された部分に、ソース／ドレイン領域１３を構成するものと同じ不純物が添加されたエピタキシャル層１４が設けられている。
以下、本実施の形態に係るフィンＦＥＴの形成工程を説明する。まず、実施の形態１で図５〜図１１に示したものと同様の手法により、フィン１０、絶縁膜１１、エクステンション領域１２、ゲート電極２０およびサイドウォール２１を形成する（図１１）。
そしてその後、フィン１０の側面の単結晶シリコンから、エピタキシャル成長により単結晶シリコン層を成長させる。この工程では、サイドウォール２１および絶縁膜１１で覆われていないフィン１０の側面のみを結晶成長させる選択エピタキシャル成長技術を用いる。またエピタキシャル成長の際、その材料ガスにソース／ドレイン領域１３を構成するための不純物を添加する。
それにより、一様に不純物が添加されたエピタキシャル層１４がフィン１０の側面に形成される。上記のようにソース／ドレイン領域１３を構成する不純物としては、例えばｐ型ＦＥＴであればＢなど、ｎ型ＦＥＴであればＰなどを用いることができ、また成長後のエピタキシャル層１４内における不純物濃度は、１Ｅ２０〜１Ｅ２２ｃｍ-3程度にする。なお、ｎ型ＦＥＴおよびｐ型ＦＥＴの両方を形成する場合には、その一方のエピタキシャル層１４の成長時には他方を酸化膜等で覆っておくなどして、両者を作り分ける。
その後、熱処理を加えることにより、エピタキシャル層１４に添加された不純物をフィン１０へと拡散させ、それによりフィン１０の両側面部にソース／ドレイン領域１３を形成する（図１６）。この熱処理としては、例えば８００〜１１００℃のＲＴＰ（Rapid Thermal Process）を、処理時間０〜１２０ｓｅｃで行う。不純物のフィン１０への拡散は、フィンの高さ方向の位置によらず一様に起こるので、一様な不純物分布を有するソース／ドレイン領域１３を実現できる。そのため実施の形態１と同様に安定した電気特性のトランジスタを得ることができる。
以降は、各電極のシリサイド化など、従来のプレーナＦＥＴと同様なプロセスが行われる。
なお上記の熱処理後のエピタキシャル層１４は、フィン１０内のソース／ドレイン領域１３と電気的に接続することになるので、それ自体もソース／ドレイン配線として機能することができる。よってソース／ドレイン配線の低抵抗化にも寄与できる。
＜実施の形態３＞
本実施の形態でも、ソース／ドレイン領域１３の形成手法の一例を示す。図１７は、実施の形態３に係るフィンＴＦＴの断面斜視図である。同図においては、図１に示したものと同様の要素にはそれと同一符号を付してある。また図１８は、図１７のフィンＦＥＴの上面図であり、図１９は同じくその断面図である。図１９（ａ），（ｂ）はそれぞれ、図１８のＡ−Ａ線およびＢ−Ｂ線に沿った断面に対応している。なお簡単のため、図１９（ａ）においては、サイドウォール２１の図示を省略している。
本実施の形態でも、ソース／ドレイン領域１３の形成手法の一例を示す。図１７は、実施の形態３に係るフィンＴＦＴの断面斜視図である。同図においては、図１に示したものと同様の要素にはそれと同一符号を付してある。また図１８は、図１７のフィンＦＥＴの上面図であり、図１９は同じくその断面図である。図１９（ａ），（ｂ）はそれぞれ、図１８のＡ−Ａ線およびＢ−Ｂ線に沿った断面に対応している。なお簡単のため、図１９（ａ）においては、サイドウォール２１の図示を省略している。
本実施の形態のフィンＦＥＴは、実施の形態１とほぼ同様の構造を有しているが、図１７、図１８および図１９（ｂ）に示すように、フィン１０の側面部におけるサイドウォール２１よりも外側の部分に、エクステンション領域１２を構成するものと同じ導電型の不純物が添加されたエピタキシャル層１４が設けられている。
またゲート電極２０の上面には、ハードマスク２３が設けられている。本実施の形態では、このハードマスク２３とサイドウォール２１としては、フィン１０上に設けられる絶縁膜１１に対して高いエッチング選択性を得ることができる材料を用いる。本実施の形態では、絶縁膜１１として窒化シリコン、サイドウォール２１およびハードマスク２３として酸化シリコンを用いることとする。
以下、本実施の形態に係るフィンＦＥＴの形成工程を説明する。まず実施の形態１で図５，図６に示したものと同様の手法により、上面に絶縁膜１１を備えるフィン１０を形成する。但し、絶縁膜１１の材料としては窒化シリコン膜を用いる。そして図７の如く酸化窒化シリコン膜５４を形成し、ポリシリコン膜５５を堆積する。そして本実施の形態では、ポリシリコン膜５５の上にさらに、ハードマスク２３の材料である酸化シリコン膜５６を堆積する（図２０）。
続いて写真製版技術後を用いて酸化シリコン膜５６、ポリシリコン膜５５および酸化窒化シリコン膜５４をパターニングして、フィン１０の上に跨り上面にハードマスク２３を有するゲート電極２０と、当該ゲート電極２０とフィン１０との間に介在するゲート絶縁膜（不図示）を形成する。
そして実施の形態１と同様に、必要に応じてオフセットサイドウォール２１ａを形成し（図９）、クラスタ注入によりフィン１０の側面にエクステンション領域１２を形成する（図１０）。その後ゲート電極２０の両側面にサイドウォール２１を形成する（図１１）。
次いでサイドウォール２１およびハードマスク２３（酸化シリコン）に対して高い選択比が得られる異方性エッチングにより、絶縁膜１１（窒化シリコン）を除去する。この絶縁膜１１の除去は、熱リン酸によるエッチングで行ってもよい。さらに、サイドウォール２１およびハードマスク２３（酸化シリコン）に対して高い選択比が得られる異方性エッチングにより、フィン１０におけるサイドウォール２１よりも外側の部分を除去する（図２１）。
そしてその後は、実施の形態２でも用いた選択エピタキシャル成長法により、フィン１０の両端面（サイドウォール２１から露出した部分）の単結晶シリコンから、エピタキシャル成長により単結晶シリコン層を成長させる。またエピタキシャル成長の際、その材料ガスにはエクステンション領域１２と同じ導電型の不純物を添加する。
それによりフィン１０の両端に、エクステンション領域１２と同じ導電型のエピタキシャル層１５が形成される。成長後のエピタキシャル層１５内における不純物濃度は、１Ｅ２０ｃｍ-3〜１Ｅ２２ｃｍ-3程度にする。本実施の形態でも、ｎ型ＦＥＴおよびｐ型ＦＥＴの両方を形成する場合には、その一方のエピタキシャル層１５の成長時には他方を酸化膜などで覆っておくなどして、両者を作り分ける。
エピタキシャル層１５はエクステンション領域１２の外側に設けられており、エピタキシャル層１５とエクステンション領域１２とは同じ導電型の不純物領域であるので互いに電気的に接続する。よって本実施の形態では、エピタキシャル層１５自体がソース／ドレイン領域１３として機能することとなる。
エピタキシャル層１５の不純物は、事後的に導入したものでなく成長段階から導入されているため、エピタキシャル層１５内では一様な濃度分布となる。つまり一様な不純物分布を有するソース／ドレイン領域１３を実現でき、実施の形態１と同様に安定した電気特性を得ることができる。また不純物はエピタキシャル層１５の全体に導入されているので、当該エピタキシャル層１５のバルク中（内部）も電流のパスとして機能でき、ソース／ドレイン配線の低抵抗化にも寄与できる。
以降は、各電極のシリサイド化など、従来のプレーナＦＥＴと同様なプロセスが行われる。
なお本発明は、次世代のデバイスとして期待されている回路線幅３２ｎｍのデバイスに対しても適用可能である。
１ 支持基板、２ ＢＯＸ層、３ ＳＯＩ層、１０ フィン、１１ 絶縁膜、１２ エクステンション領域、１３ ソース／ドレイン領域、１４，１５ エピタキシャル層、２０ ゲート電極、２１ サイドウォール、２３ ハードマスク。
Claims (8)
- 基板上に立設されたフィン型の半導体層である半導体フィンと、
前記半導体フィンの側面の一部を覆うように絶縁膜を介して設けられたゲート電極と、
前記半導体フィンの側面部における前記ゲート電極の両側に形成されたソース／ドレイン・エクステンション領域とを備え、
前記ソース／ドレイン・エクステンション領域が形成された前記半導体フィンの部分において、
当該半導体フィンの幅は２０ｎｍ以下であり、
その幅方向の断面における前記ソース／ドレイン・エクステンション領域を構成する不純物の濃度分布が、前記側面近傍にピークを有すると共に、中央部分では前記ピークの１００分の１未満の濃度となっている
ことを特徴とするフィン型トランジスタ。 - 請求項１記載のフィン型トランジスタであって、
前記半導体フィンの側面部における前記ソース／ドレイン・エクステンション領域の外側にそれよりも不純物濃度の高いソース／ドレイン領域をさらに備え、
前記ソース／ドレイン領域が形成された前記半導体フィンの部分においても、
当該半導体フィンの幅は２０ｎｍ以下であり、
その幅方向の断面における前記ソース／ドレイン領域を構成する不純物の濃度分布が、前記側面近傍にピークを有すると共に、中央部分では前記ピークの１００分の１未満の濃度となっている
ことを特徴とするフィン型トランジスタ。 - 請求項１記載のフィン型トランジスタであって、
前記半導体フィンの側面部における前記ソース／ドレイン・エクステンション領域の外側にそれよりも不純物濃度の高いソース／ドレイン領域をさらに備え、
前記半導体フィンは、
前記半導体フィンにおける前記ソース／ドレイン領域が形成された部分の側面に形成され、当該ソース／ドレイン領域を構成するものと同じ不純物が添加されたエピタキシャル層をさらに備える
ことを特徴とするフィン型トランジスタ。 - 請求項１記載のフィン型トランジスタであって、
前記半導体フィンの両端部に形成され、前記ソース／ドレイン・エクステンション領域と同じ導電型の不純物が添加されたエピタキシャル層をさらに備え、
前記エピタキシャル層は、
前記ソース／ドレイン・エクステンション領域に電気的に接続している
ことを特徴とするフィン型トランジスタ。 - （ａ）上面に第１絶縁膜を有するフィン状の半導体である半導体フィンを形成する工程と、
（ｂ）前記半導体フィンの側面の一部を覆うゲート電極、および当該ゲート電極と前記半導体フィンとの間に介在するゲート絶縁膜である第２絶縁膜を形成する工程と、
（ｃ）前記第１絶縁膜および前記ゲート電極をマスクとするクラスタ注入により、前記半導体フィンの側面に不純物を導入することでソース／ドレイン・エクステンション領域を形成する工程とを備える
ことを特徴とするフィン型トランジスタの形成方法。 - 請求項５記載のフィン型トランジスタの形成方法であって、
（ｄ）前記ゲート電極の側面にサイドウォールを形成する工程と、
（ｅ）前記第１絶縁膜、前記ゲート電極および前記サイドウォールをマスクとするクラスタ注入により、前記半導体フィンの側面に不純物を導入することでソース／ドレイン領域を形成する工程とを備える
ことを特徴とするフィン型トランジスタの形成方法。 - 請求項５記載のフィン型トランジスタの形成方法であって、
（ｄ）前記ゲート電極の側面にサイドウォールを形成する工程と、
（ｅ）前記サイドウォールよりも外側の前記半導体フィンの側面に、不純物が添加されたエピタキシャル層を形成する工程と、
（ｆ）熱処理を行うことにより、前記エピタキシャル層の前記不純物を前記半導体フィンへと拡散させる工程とを備える
ことを特徴とするフィン型トランジスタの形成方法。 - 請求項５記載のフィン型トランジスタの形成方法であって、
（ｄ）前記ゲート電極の側面にサイドウォールを形成する工程と、
（ｅ）前記サイドウォールよりも外側の前記半導体フィンを除去する工程と、
（ｆ）前記工程（ｅ）の後の前記半導体フィンの両端に、不純物が添加されたエピタキシャル層を形成する工程とを備える
ことを特徴とするフィン型トランジスタの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007183841A JP5184831B2 (ja) | 2007-07-13 | 2007-07-13 | フィン型トランジスタの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007183841A JP5184831B2 (ja) | 2007-07-13 | 2007-07-13 | フィン型トランジスタの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009021456A true JP2009021456A (ja) | 2009-01-29 |
| JP5184831B2 JP5184831B2 (ja) | 2013-04-17 |
Family
ID=40360827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007183841A Expired - Fee Related JP5184831B2 (ja) | 2007-07-13 | 2007-07-13 | フィン型トランジスタの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5184831B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110049709A (ko) * | 2009-11-03 | 2011-05-12 | 인터내셔널 비지네스 머신즈 코포레이션 | 배향된 주입에 의한 ｆｉｎＦＥＴ 스페이서 형성 |
| JP2011198937A (ja) * | 2010-03-18 | 2011-10-06 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JP2012049286A (ja) * | 2010-08-26 | 2012-03-08 | Sen Corp | 半導体装置の製造方法 |
| US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
| JP2013515356A (ja) * | 2009-12-23 | 2013-05-02 | インテル・コーポレーション | エピタキシャルソース／ドレインが自己整合したマルチゲート半導体デバイス |
| US9391172B2 (en) | 2014-03-21 | 2016-07-12 | Samsung Electronics Co., Ltd. | Methods of shaping a channel region in a semiconductor fin using doping |
| US9401428B2 (en) | 2013-02-04 | 2016-07-26 | Samsung Electronics Co., Ltd. | Semiconductor devices including gate pattern, multi-channel active pattern and diffusion layer |
| JP2016225643A (ja) * | 2016-08-10 | 2016-12-28 | 住友重機械イオンテクノロジー株式会社 | 半導体装置の製造方法 |
| US9728486B2 (en) | 2015-02-06 | 2017-08-08 | Samsung Electronics Co., Ltd. | Semiconductor device including a fin pattern |
| US11670675B2 (en) | 2020-12-04 | 2023-06-06 | United Semiconductor Japan Co., Ltd. | Semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005086024A (ja) * | 2003-09-09 | 2005-03-31 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2007103455A (ja) * | 2005-09-30 | 2007-04-19 | Toshiba Corp | フィン構造の半導体装置及びその製造方法 |
-
2007
- 2007-07-13 JP JP2007183841A patent/JP5184831B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005086024A (ja) * | 2003-09-09 | 2005-03-31 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2007103455A (ja) * | 2005-09-30 | 2007-04-19 | Toshiba Corp | フィン構造の半導体装置及びその製造方法 |
Non-Patent Citations (2)
| Title |
|---|
| JPN6012057515; Ｍ． ＫＩＴＡＺＡＷＡ ｅｔ ａｌ．: 'Ｓｕｂ-３０-ｎｍ ＰＭＯＳＦＥＴ ｕｓｉｎｇ Ｇａｓ Ｃｌｕｓｔｅｒ Ｉｏｎ Ｂｅａｍ Ｂｏｒｏｎ Ｄｏｐｉｎｇ ｆｏｒ ４５-ｎｍ ｎｏｄｅ ＣＭＯＳ ａｎｄ ｂｅｙｏｎｄ' Ｊｕｎｃｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ， ２００７ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｗｏｒｋｓｈｏｐ ｏｎ , 200706 * |
| JPN6012057517; Ｔ． ＨＡＹＡＳＨＩ ｅｔ ａｌ．: 'Ｆｏｒｍａｔｉｏｎ ｏｆ Ｓ／Ｄ-ｅｘｔｅｎｓｉｏｎ ｕｓｉｎｇ ｂｏｒｏｎ ｇａｓ ｃｌｕｓｔｅｒ ｉｏｎ ｂｅａｍ ｄｏｐｉｎｇ ｆｏｒ ｓｕｂ-５０-ｎｍ ＰＭＯＳＦＥＴ' Ｊｕｎｃｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ， ２００５． Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔｓ ｏｆ ｔｈｅ Ｆｉｆｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｗｏｒｋｓｈｏｐ ｏｎ , 200506 * |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
| US9030877B2 (en) | 2007-08-30 | 2015-05-12 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
| KR101581053B1 (ko) | 2009-11-03 | 2015-12-30 | 인터내셔널 비지네스 머신즈 코포레이션 | 배향된 주입에 의한 ｆｉｎＦＥＴ 스페이서 형성 |
| US9318578B2 (en) | 2009-11-03 | 2016-04-19 | Globalfoundries Inc. | FinFET spacer formation by oriented implantation |
| US9337315B2 (en) | 2009-11-03 | 2016-05-10 | Globalfoundries Inc. | FinFET spacer formation by oriented implantation |
| JP2011101002A (ja) * | 2009-11-03 | 2011-05-19 | Internatl Business Mach Corp <Ibm> | ｆｉｎＦＥＴ、及びｆｉｎＦＥＴの形成方法 |
| KR20110049709A (ko) * | 2009-11-03 | 2011-05-12 | 인터내셔널 비지네스 머신즈 코포레이션 | 배향된 주입에 의한 ｆｉｎＦＥＴ 스페이서 형성 |
| JP2013515356A (ja) * | 2009-12-23 | 2013-05-02 | インテル・コーポレーション | エピタキシャルソース／ドレインが自己整合したマルチゲート半導体デバイス |
| JP2011198937A (ja) * | 2010-03-18 | 2011-10-06 | Renesas Electronics Corp | 半導体装置の製造方法 |
| US9023720B2 (en) | 2010-08-26 | 2015-05-05 | Sen Corporation | Manufacturing method of semiconductor device |
| JP2012049286A (ja) * | 2010-08-26 | 2012-03-08 | Sen Corp | 半導体装置の製造方法 |
| US9401428B2 (en) | 2013-02-04 | 2016-07-26 | Samsung Electronics Co., Ltd. | Semiconductor devices including gate pattern, multi-channel active pattern and diffusion layer |
| US10141427B2 (en) | 2013-02-04 | 2018-11-27 | Samsung Electronics Co., Ltd. | Methods of manufacturing semiconductor devices including gate pattern, multi-channel active pattern and diffusion layer |
| US9391172B2 (en) | 2014-03-21 | 2016-07-12 | Samsung Electronics Co., Ltd. | Methods of shaping a channel region in a semiconductor fin using doping |
| US9728486B2 (en) | 2015-02-06 | 2017-08-08 | Samsung Electronics Co., Ltd. | Semiconductor device including a fin pattern |
| JP2016225643A (ja) * | 2016-08-10 | 2016-12-28 | 住友重機械イオンテクノロジー株式会社 | 半導体装置の製造方法 |
| US11670675B2 (en) | 2020-12-04 | 2023-06-06 | United Semiconductor Japan Co., Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5184831B2 (ja) | 2013-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5184831B2 (ja) | フィン型トランジスタの形成方法 | |
| KR101835655B1 (ko) | 핀 전계 효과 트랜지스터 및 이의 제조 방법 | |
| KR100781580B1 (ko) | 이중 구조 핀 전계 효과 트랜지스터 및 그 제조 방법 | |
| US10312155B2 (en) | FinFET device and fabrication method thereof | |
| US20180006063A1 (en) | Semiconductor device and finfet transistor | |
| US20160197075A1 (en) | Fin field effect transistors and fabrication method thereof | |
| WO2009141977A1 (ja) | 半導体装置およびその製造方法 | |
| US9711417B2 (en) | Fin field effect transistor including a strained epitaxial semiconductor shell | |
| JP5925740B2 (ja) | トンネル電界効果トランジスタ | |
| JP2006294995A (ja) | 電界効果トランジスタ及びその製造方法 | |
| KR100639679B1 (ko) | 매립 절연막을 구비하는 트랜지스터의 제조방법 및 그에의하여 제조된 트랜지스터 | |
| US10014406B2 (en) | Semiconductor device and method of forming the same | |
| JP5456090B2 (ja) | 半導体装置およびその製造方法 | |
| US20160111322A1 (en) | Finfet semiconductor device having local buried oxide | |
| KR100854501B1 (ko) | 리세스 채널 영역을 갖는 모스 트랜지스터 및 그 제조방법 | |
| US8928082B2 (en) | JLT (junction-less transistor) device and method for fabricating the same | |
| US20050023567A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2009055027A (ja) | Ｍｏｓトランジスタの製造方法、および、これにより製造されたｍｏｓトランジスタ | |
| JP2011066362A (ja) | 半導体装置 | |
| JP2005332993A (ja) | 半導体装置および半導体装置の製造方法 | |
| US6432781B2 (en) | Inverted MOSFET process | |
| JP2009111046A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2004146825A (ja) | Ｍｏｓトランジスター及びその製造方法 | |
| CN104282562A (zh) | 鳍式场效应晶体管及其形成方法 | |
| JP6840199B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100524 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100623 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130117 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |