TW201919113A - 半導體裝置之形成方法 - Google Patents

半導體裝置之形成方法 Download PDF

Info

Publication number
TW201919113A
TW201919113A TW107115933A TW107115933A TW201919113A TW 201919113 A TW201919113 A TW 201919113A TW 107115933 A TW107115933 A TW 107115933A TW 107115933 A TW107115933 A TW 107115933A TW 201919113 A TW201919113 A TW 201919113A
Authority
TW
Taiwan
Prior art keywords
layer
forming
gate dielectric
gate
semiconductor device
Prior art date
Application number
TW107115933A
Other languages
English (en)
Other versions
TWI662604B (zh
Inventor
程仲良
陳彥羽
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201919113A publication Critical patent/TW201919113A/zh
Application granted granted Critical
Publication of TWI662604B publication Critical patent/TWI662604B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

在此提供具有閘極結構之積體電路及此積體電路形成方法之範例。在一些範例中，一種半導體裝置之形成方法，包含：接收工作件，此工作件包含具有通道區之基板。形成閘極介電質於此通道區之上，且形成含摻質層於此閘極介電質之上。退火工作件以轉移含摻質層之摻質至閘極介電質，以及在退火之後移除此含摻質層。在一些實施例中，在移除此含摻質層之後形成功函數層於閘極介電質之上，以及形成填充材料於此功函數層之上。

Description

半導體裝置之形成方法
本揭露係有關於一種半導體積體電路製造方法，且特別有關於一種包含鰭式場效電晶體(Fin Field-Effect Transistor，FinFET)的半導體裝置製造方法。
半導體積體電路工業經歷了快速的成長。在積體電路的演化過程中，功能密度(即每個晶片區域互連裝置的數量)通常會增加，而幾何尺寸(即可使用製程創建的最小組件(或線))會降低。此種微縮化過程通常藉由提高生產效率和降低相關成本來提供益處。然而，這種微縮化也增加了這些積體電路的裝置在設計及製造上的複雜度。製造上的並行發展使得越來越複雜的設計得以精確和可靠地製造出來。
舉例來說，積體電路電晶體之閘極結構已經歷過相當的發展。廣義而言，閘極結構可包含導體以及將此導體與電晶體的通道區隔開的閘極介電質。關於閘極導體，現在的發展允許使用金屬層取代閘極導體中的多晶矽。由於多晶矽的耐熱性和易於製造，多晶矽曾取代了金屬作為閘極導體，但金屬因其較高的電導率，在某種程度上再次取代了多晶矽。在一範例中，含金屬閘極導體包含了許多層，其包括多個功函數金屬 層與低電阻金屬填充層。
關於介電質，在一些應用中氧化矽為適合的閘極介電材料。然而，當閘極介電材料變薄，電荷載體(charge carrier)可穿隧(tunnel)閘極介電質並且從閘極導體移動至通道區。為了解決此問題，目前正追求與具有較厚介電層的氧化矽相比，可提供相同或更好性能的高介電常數介電質和其他閘極介電質。
本揭露包含一種半導體裝置之形成方法，包含：接收工作件，此工作件包含具有通道區之基板；形成閘極介電質於此通道區之上，以及形成含摻質層於此閘極介電質之上；退火工作件以轉移含摻質層之摻質至閘極介電質；以及在退火之後移除此含摻質層。
本揭露亦包含一種半導體裝置之形成方法，包含：接收基板，此基板具有：一對源極/汲極部件；通道區，於此對源極/汲極部件之間；以及虛設閘極結構，於通道區之上；移除此虛設閘極結構以定義溝槽於通道區之上；形成高介電常數閘極介電質於通道區之上之溝槽中；形成含氟層於高介電常數閘極介電質之上；實施熱製程以自含氟層轉移氟至高介電常數閘極介電質；以及於實施熱製程之後移除含氟層。
本揭露亦包含一種半導體裝置，包含：沉積閘極介電質於基板之上，以及沉積含氟化鎢之犧牲層於閘極介電質之上；實施退火製程以自犧牲層轉移氟至閘極介電質；移除犧牲層；以及於移除犧牲層之後，形成閘極結構包含具有氟之閘 極介電質。
100‧‧‧方法
102、104、106、108、110、112、114、116、118、120、122、124、126、128、130、132‧‧‧步驟
200、1100‧‧‧工作件
202‧‧‧基板
204‧‧‧主動區
206‧‧‧虛設閘極結構
208、404‧‧‧界面層
210、402‧‧‧閘極介電層
212‧‧‧虛設電極
214‧‧‧閘極間隔物
216‧‧‧源極/汲極部件
218‧‧‧通道區
220‧‧‧層間介電層
302‧‧‧溝槽
502‧‧‧第一蓋層
504‧‧‧第二蓋層
506‧‧‧第一犧牲層
508‧‧‧第二犧牲層
602‧‧‧退火條件
802‧‧‧功函數層
804‧‧‧填充層
806‧‧‧功能閘極結構
1002A‧‧‧第一部分
1002B‧‧‧第二部分
1004‧‧‧第二層間介電層
1006‧‧‧閘極接觸件
1102‧‧‧標號
1104‧‧‧裝置鰭片
1106‧‧‧隔離部件
藉由以下的詳述配合所附圖式，可以更加理解本揭露實施例的觀點。應注意的是，依據在業界的標準慣例，各種部件並未按照比例繪製且僅用以說明例示。事實上，為了討論的明確易懂，各種部件的尺寸可任意增加或減少。
第1A與1B圖係根據本揭露之各種實施例繪示出一種具有摻雜閘極介電質的半導體裝置之形成方法的流程圖。
第2至10圖繪示出例示性的半導體工作件之部分剖面圖，其經歷本揭露之各種實施例之製造方法。
第11圖係根據本揭露之一些實施例繪示出具有摻雜閘極介電質之工作件之透視圖。
以下提供許多不同的實施例或示範，用於實行本揭露的不同部件。以下描述了組件和配置的具體範例，以簡化本揭露之實施例。當然，這些實施例僅用以例示，並非意圖限制本揭露之範圍。舉例而言，在敘述中第一部件形成於第二部件之上，可能包含形成第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不會直接接觸的實施例。另外，本揭露之實施例可能在許多範例中重複參照標號及/或字母。這些重複的目的是為了簡化和清楚，除非內文中特別說明，其本身並非代表各種實施例及/或所討論的配置之間有特定的關係。
此外，在本揭露中形成一個部件在另一個部件之 上(on)、與另一個部件相連(connected to)、及/或與另一個部件耦合(coupled to)，其可能包含形成這些部件直接接觸的實施例，並且也可能包含形成額外的部件介於這些部件之間，使得這些部件不會直接接觸的實施例。此外，使用空間上相對用語，例如「較低的」、「較高的」、「水平的」、「垂直的」、「在上面」、「在......之上」、「在下面」、「在......之下」、「上」、「下」、「頂」、「底」等用語及其衍生字(例如：水平地、向下地、向上地等)以便於說明本揭露之一個部件與另一個部件之間的關係。這些空間上相對用語意欲涵蓋包含這些部件的裝置在空間上的不同方位。
最基本的電晶體可包含摻雜半導體材料以形成由通道區間隔開的源極/汲極部件。閘極結構設置於通道區之上，其包含閘極電極與將閘極電極自通道區隔開的閘極介電質。雖然可使用任何適合的閘極介電質，但本揭露之許多範例係使用高介電常數介電質以降低漏電流(leakage current)、降低臨界電壓(threshold voltage)及/或最佳化電晶體的運作。
在它們剛沉積時的型態，一些高介電常數材料與通道區的界面或者與閘極電極層的界面可能具有高度的界面缺陷。這些缺陷可能造成在裝置性能上的變異性(variability)也使得裝置更容易受到如時依性介電崩潰(Time Dependent Dielectric Breakdown，TDDB)的失效。時依性介電崩潰係載子穿隧閘極介電質隨著使用時間增加的現象。時依性介電崩潰通常是由介電質材料中的導電通路引起的，從而降低了介電質的有效厚度。當然，時依性介電崩潰僅為一種由於閘極介電質而 可能發生的裝置失效的型態。此外，一些高介電常數材料對於後續閘極製程例如沉積含金屬層於閘極介電質之上所施加的熱很敏感。
為了解決這些及其他問題，本揭露之一些範例沉積高介電常數介電材料且後續以氟或其他摻質摻雜此高介電常數材料以鈍化(passivate)此高介電常數材料。此鈍化製程可降低界面缺陷、減少時依性介電崩潰、增加熱穩定性、及/或改善高介電常數介電質的其他性能。已確定的是，可藉由在高介電常數介電質上沉積一層犧牲的含金屬與摻質層(metal-and-dopant-containing layer)並進行退火以將摻質轉移至高介電常數材料來增加在高介電常數介電質中摻質的量。因此，一些範例提供一種沉積高介電常數介電材料層、沉積一或多個蓋層於高介電常數介電材料層之上、沉積含金屬與摻質層、退火此結構以導入摻質至高介電常數介電材料層、以及後續移除此含金屬與摻質層的方法。
在一些實施例中，此技術甚至可在通道尺寸(以及藉由擴大閘極尺寸)不同時提供更大的均勻性(uniformity)。舉例來說，儘管閘極尺寸有差異，當犧牲層順應地(conformally)形成於介電層之上時，長通道與短通道裝置可提供相同的摻雜(例如：相較於填充金屬，其可能在不同的裝置形態間有不同的配置)。此外，藉由固態前驅物來導入鈍化成分(例如氟)，在一些實施例中可避免可能因熱或蒸氣退火導入鈍化成分所造成的變異。此外，經由犧牲層導入摻質，使在退火之後得以移除摻質來源。在一些實施例中，在形成功函數層之前實施摻質 的驅入，因而減少摻質與功函數金屬間的交互作用，例如：鋁可能會影響臨界電壓的調整。藉由這些或其他機制，這些例示性的實施例可從而改善裝置性能與可靠度。然而，除非另行註明，沒有任何實施例需要提供任何特定的優點。
以下參照第1A至10圖描述電晶體、電晶體之閘極結構以及其形成方法之範例。根據本揭露各種實施例，第1A與1B圖為半導體裝置形成方法100之流程圖，半導體裝置例如是具有摻雜閘極介電質之工作件200。可提供額外的步驟在方法100之前、過程中、之後，並且方法100之其他實施例可取代或刪除一些所描述的步驟。第2至10圖係根據本揭露之各種實施例繪示出例示性的半導體工作件200經歷製造方法100之部分剖面圖。為了清楚且更佳的繪示出本揭露之概念，簡化了第2至10圖。可合併額外的部件至工作件200，而工作件200的其他實施例可取代或刪除一些下述的部件。半導體工作件200可包含場效電晶體(Field-Effect Transistor，FET)。
在各種實施例中，工作件200包含一個平面裝置或一個鰭式場效電晶體(Fin-type Field-Effect Transistor，FinFET)裝置。鰭式場效電晶體可以想像成是一個平面裝置從基板突出到閘極中。例示性的鰭式場效電晶體，是以從基板向上延伸的薄「鰭片(fin)」(或鰭結構)來製造。形成鰭式場效電晶體之通道區在此垂直的鰭片中，並提供閘極在此鰭片的通道區之上(例如：包裹圍繞(wrapping around))。包裹閘極圍繞鰭片增加了通道區與閘極間的接觸面積並且可使得閘極從多側控制通道。因此，在鰭式場效電晶體的範例中，形成下述的閘極結構 以相互連接鰭片元件(例如：半導體鰭片例如矽及/或矽鍺鰭片)從半導體基板延伸的複數個側面。繪示出的工作件200並不限制於任何裝置型態、任何裝置數量、任何區域數量、或任何結構或區域之配置之實施例。此外，工作件200可為積體電路或其部分的製程中所製造的中間裝置，其可包含靜態隨機存取記憶體(static random access memory,SRAM)及/或其他邏輯電路(logic circuit)、被動元件(例如電阻、電容及電感)、及主動元件，例如：n型鰭式場效電晶體(n-type FETs,NFETS)、p型鰭式場效電晶體(p-type FETs,PFETS)、鰭式場效電晶體、金屬氧化物半導體場效電晶體(metal-oxide semiconductor field effect transistors,MOSEET)、互補式金屬氧化物半導體(complementary metal-oxide semiconductor,CMOS)電晶體、雙極性電晶體(bipolar transistors)、高壓電晶體、高頻電晶體、其他記憶單元或前述之組合。
參照第1A至2圖之步驟102，提供了工作件200。此工作件包含了基板202並有其他的部件形成在基板202之上。在各種範例中，基板202包含元素(單一元素)半導體，例如：具晶體結構的矽或鍺；化合物半導體，例如：碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦；合金半導體，例如：SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、及/或GaInAsP；非半導體(non-semiconductor)材料，例如：鈉鈣玻璃(soda-lime glass)、熔融二氧化矽(fused silica)、熔融石英(fused quartz)、及/或氟化鈣(CaF2)；及/或前述之組合。
基板202可為均勻(uniform)的組成或可包含不同 層。這些層可具有相似或不同的組成，以及在各種實施例中，一些基板層具有非均勻(non-uniform)的組成以誘發裝置應變以及從而調整裝置性能。層狀基板之範例包含絕緣體上覆矽(silicon-on-insulator，SOI)基板202。在一些範例中，基板202的層可能包含絕緣體，例如：半導體氧化物、半導體氮化物、半導體氮氧化物、半導體碳化物、及/或其他適合的絕緣材料。
基板202可包含一鰭片，其從基板的其餘部分延伸而出，在此鰭片之上與周圍形成下述的閘極結構。因此，第2圖的剖面圖係通過基板202的鰭片，而且在此所繪示的剖面之外的基板202之上表面可低於剖面之內的基板202之上表面。鰭片包含半導體材料，而且適合在其之上形成場效電晶體裝置，例如p型場效電晶體或n型場效電晶體。可使用任何適合的製程，例如：以磊晶成長增加材料及/或以蝕刻移除材料以使鰭片從基板之剩餘部分延伸而出。
基板202包含摻雜的主動區204以形成各種工作件200的操作部件。在鰭式場效電晶體的範例中，主動區204至少包含一些鰭片。各種摻雜區可形成於主動區例如源極/汲極部件與通道區。然而在一些範例中，摻雜區(例如源極/汲極部件)在接收到基板202的時候尚未形成。
可藉由閘極取代(gate-replacement)或先閘極(gate-first)製程來形成工作件200。在閘極取代製程中，先形成虛設閘極結構206於基板202之上，而後續以如下述步驟104至128的功能閘極來取代。在先閘極製程中，可省略步驟104至110，且可直接進行方法100在基板202之上形成閘極介電層(例 如步驟112)以及後續的膜層(例如步驟114至128)，並且圖案化這些層以形成功能閘極結構。
在閘極取代的範例中，參照第1A圖之步驟104並再參照第2圖，虛設閘極結構206形成於基板202之上並作為一些製造過程中的佔位區(placeholder)。當功能元件的材料(例如：閘極電極材料、閘極介電層材料、界面層等)可能被一些製造過程(例如退火)所損壞時，可在後續移除虛設閘極結構206的元件並以功能元件來取代。在各種範例中，虛設閘極結構206包含設置於主動區204之上的界面層208、設置於界面層208之上的閘極介電層210、以及設置於閘極介電層210之上的虛設電極212。
界面層208可包含界面材料，例如：半導體氧化物、半導體氮化物、半導體氮氧化物、其他半導體介電質、其他適合的界面材料、及/或前述之組合。界面層208可使用任何適合的製程，包含：熱成長(thermal growth)、原子層沉積(Atomic Layer Deposition，ALD)、化學氣相沉積(CVD)、高密度電漿化學氣相沉積(High-Density Plasma CVD，HDP-CVD)、物理氣相沉積(Physical Vapor Deposition，PVD)、旋塗沉積(spin-on deposition)、及/或其他適合的沉積製程來形成任何適合的厚度。
閘極介電層210可形成於界面層208之上或可直接形成於基板202之主動區204之上。閘極介電層210可作為佔位區材料或其本身可為最終的閘極介電質。因此，在一些實施例中，閘極介電層210係為佔位區介電層，在後續移除閘極電極 212時將其移除，並形成另一閘極介電層(例如第4圖中的層402)於所產生的溝槽中。在一些實施例中，閘極介電層210為最終的工作件200的閘極介電層且其並不會被取代。換言之，在一些實施例中，閘極介電層210與閘極介電質402係為相同的膜層，且下述的鈍化製程皆實施於閘極介電層210之上。
閘極介電層210可包含一或多個介電材料，通常以其相對於二氧化矽的介電常數作為特徵。在一些實施例中，閘極介電層210包含高介電常數介電材料，例如：HfLaO、HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、氧化鋯、氧化鋁、二氧化鉿-三氧化二鋁(HfO2-Al2O3)合金、其他適合的高介電常數介電材料、及/或前述之組合。額外地或替代地，閘極介電層210可包含其他介電質，例如：半導體氧化物、半導體氮化物、半導體氮氧化物、半導體碳化物、非晶碳、四乙氧基矽烷(tetraethyl orthosilicate，TEOS)、其他適合的介電材料、及/或前述之組合。當閘極介電層210在一些範例中作為佔位區，其可包含多晶矽及/或介電材料。閘極介電層210可使用任何適合的製程，包含：原子層沉積、化學氣相沉積、高密度電漿化學氣相沉積、物理氣相沉積、及/或其他適合的沉積製程來形成任何適合的厚度。
虛設電極212形成於閘極介電層210之上。如上述所提，虛設電極212及/或閘極介電層210可為佔位區。佔位區虛設電極212可包含多晶矽、介電材料、及/或其他適合的材料。虛設電極212可使用任何適合的製程，包含：原子層沉積、化學氣相沉積、高密度電漿化學氣相沉積、物理氣相沉積、及 /或其他適合的沉積製程來形成任何適合的厚度。
參照步驟104，形成閘極間隔物214於虛設閘極結構206的側壁之上。當如下述之虛設閘極結構206的元件被移除時，閘極間隔物214的內側壁定義出溝槽。閘極間隔物214可包含一或多層的半導體氧化物、半導體氮化物、半導體氮氧化物、其他半導體介電質、其他適合的介電材料、及/或前述之組合。可選擇閘極間隔物214的材料為具有與其他虛設閘極結構(例如：虛設電極、閘極介電層210、界面層208等)不同的蝕刻敏感度。在範例中，形成包含在氧化矽層上設置氮化矽層並在此氮化矽層上再設置氧化矽層的閘極間隔物214。閘極間隔物214可使用任何適合的製程，包含：化學氣相沉積、原子層沉積、物理氣相沉積、及/或其他適合的沉積製程來形成任何適合的厚度。
參照第1A圖的步驟106，源極/汲極部件216可形成於主動區204中且在其間設置通道區218。在一些範例中，在基板202之主動區204之上實施蝕刻製程來建立凹槽(recess)，而形成源極/汲極部件216在其之中。可使用任何適合的蝕刻方法，例如：濕蝕刻、乾蝕刻、反應式離子蝕刻(Reactive Ion Etching，RIE)、灰化、及/或其他蝕刻方法，以及可使用任何適合的蝕刻劑化學品來實施蝕刻製程。可選擇蝕刻方法與蝕刻劑化學品以避免嚴重的蝕刻閘極間隔物214、虛設閘極結構206、以及直接在閘極結構下方的主動區部分(即通道區218)。
可在工作件200之上實施磊晶製程以成長源極/汲極部件216於凹槽中。在各種範例中，磊晶製程包含化學氣相 沉積技術(例如：氣相磊晶(Vapor-Phase Epitaxy，VPE)及/或超高真空化學氣相沉積(Ultra-High Vacuum CVD，UHV-CVD))、分子束磊晶(molecular beam epitaxy，MBE)、及/或其他適合的製程。磊晶製程可使用氣態的及/或液體前驅物，其與基板202的組成(例如矽)互相作用以形成源極/汲極部件216。可原位(in-situ)摻雜所形成的源極/汲極部件216而包含p型摻質，例如硼或BF2；n型摻質，例如磷或砷；及/或包含前述之組合的其他適合的摻質。額外地或替代地，可在形成源極/汲極部件216之後，使用佈植製程(即接面佈植製程(junction implant process))摻雜源極/汲極部件216。一旦植入摻質，可實施摻質活化製程例如：快速熱退火(Rapid Thermal Annealing，RTA)及/或雷射退火製程來活化源極/汲極部件216中的摻質。
參照第1A圖的步驟108及再參照第2圖，形成層間介電(Inter-Level Dielectric，ILD)層220於基板202之上。層間介電層220可為用來支撐與隔離導線的電性多層內連線結構的複數層中的第一層，此多層內連線結構與工作件200之元件(例如：源極/汲極部件216與最終閘極電極)電性連接。層間介電層220可包含介電材料(例如：半導體氧化物、半導體氮化物、半導體氮氧化物、半導體碳化物等)、旋塗式玻璃(Spin-On-Glass，SOG)、摻氟矽玻璃(fluoride-doped silicate glass，FSG)、磷矽玻璃(Phospho-Silicate Glass，PSG)、硼磷矽玻璃(Boron-Doped phospho-Silicate Glass，BPSG)、黑鑽石(Black Diamond®(Applied Materials of Santa Clara，California))、乾凝膠(Xerogel)、氣凝膠(Aerogel)、非晶氟化碳、 聚對二甲苯(parylene)、BCB、SiLK®(Dow Chemical of Midland，Michigan)、及/或前述之組合。層間介電層220可使用任何適合的製程，包含：化學氣相沉積、電漿增強化學氣相沉積(Plasma Enhanced CVD，PECVD)、物理氣相沉積、旋塗沉積、及/或其他適合的沉積製程來形成。
在一些實施例中，沉積層間介電層220且在後續實施平坦化製程(例如：化學機械研磨/平坦化(Chemical Mechanical Polish/Planarization，CMP)以曝露出虛設閘極結構206的上表面。在實施例中，工作件200更包含在層間介電層220下方的蝕刻終止層(未繪示)，且此蝕刻終止層可包含氮化矽、氧化矽、氮氧化矽、及/或其他材料。此蝕刻終止層可表示為接觸窗蝕刻終止層(Contact Etch Stop Layer，CESL)。
參照第1A圖之步驟110及第3圖，移除虛設閘極結構206從而建立溝槽302。同樣地，此步驟表示了方法100的實施例，其包含了閘極取代製程。
在各種實施例中，閘極取代製程移除了虛設閘極電極212、閘極介電層210、及/或界面層208。因此，在第3圖所繪示的實施例中，移除了溝槽302中的虛設電極212、閘極介電層210、及界面層208。在其他實施例中，閘極介電層210及/或界面層208可保留在溝槽302中，且在其之上形成後續的層。剩餘的閘極間隔物214定義了移除虛設閘極結構206後的閘極溝槽302。
參照第1A圖之步驟112及第4圖，閘極介電層402形成於通道區218之上。如上述所討論，在移除佔位區閘極介電 層210的閘極取代製程中，可沉積閘極介電層402在溝槽302中，溝槽302由佔位區虛設閘極結構206之移除所定義之。在保留閘極介電層210(即使虛設電極212被移除)的先閘極的範例或閘極取代的範例中，閘極介電層402可與第2圖的閘極介電層210大致上相同。因此，在一些實施例中，閘極介電層402可由閘極介電層210提供。
閘極介電層402之形成可包含在沉積閘極介電層402之前於溝槽302中形成界面層404於通道區218之上。界面層404可包含介電材料，例如：半導體氧化物、半導體氮化物、半導體氮氧化物、其他半導體介電質、其他適合的界面材料，及/或前述之組合。界面層404可使用任何適合的製程，包含：熱成長、原子層沉積、化學氣相沉積、高密度電漿化學氣相沉積、物理氣相沉積、旋塗沉積、及/或其他適合的沉積製程，形成界面層404至任何適合的厚度。在可替代的實施例中，省略界面層404。
使用第4圖的範例，閘極介電層402沉積於界面層404之上。在一些實施例中，閘極介電層402沿著界面層404水平延伸，並且沿著閘極溝槽302的側壁表面垂直延伸。閘極介電層402亦可沿著層間介電層220的頂面水平延伸。在另一實施例中，閘極介電層402並非沿著閘極間隔物214之側壁垂直向上延伸，而是形成與上述之閘極介電層210類似的形狀。閘極介電層402可包含高介電常數(high-k)介電材料，例如：HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、氧化鋯、氧化鋁、二氧化鉿-三氧化二鋁(HfO2-Al2O3)合金、其他適合的材料、或 前述之組合。閘極介電層402可藉由原子層沉積及/或其他適合的方法來形成。
在剛形成時，閘極介電層402可具有缺陷密度，例如由介電材料中的氧空位(oxygen vacancies)所提供。這些缺陷可能導致臨界電壓的變異及損害裝置的可靠度。鈍化這些空位可能是需要的，下文將更進一步討論這些細節。在一些實施例中，實施閘極介電層的鈍化可藉由驅動原子(例如氟)從上方的犧牲層移動至閘極介電質，以填滿這些空位。
在一些實施例中，方法100包含形成一或多層的保護層於閘極介電層402之上，閘極介電層402包含例如蓋層。參照第1A圖之步驟114及第5圖，沉積第一蓋層502於閘極介電層402之上。第一蓋層502可包含金屬、金屬氧化物、金屬氮化物、金屬氮氧化物、金屬碳化物、其他金屬化合物、介電材料(例如：半導體氧化物、半導體氮化物、半導體氮氧化物、半導體碳化物、其他半導體介電質、及/或前述之組合)。可使用任何適合的製程，包含：原子層沉積、化學氣相沉積、及/或其他適合的沉積製程來形成第一蓋層502至任何適合的厚度。在各種範例中，第一蓋層502包含TiN，其透過原子層沉積(ALD)沉積至約10埃(Å)至約30Å的厚度。在各種範例中，第一蓋層502包含TiSiN，其透過原子層沉積(ALD)沉積約10Å至約30Å的厚度。可大致上順應地沉積第一蓋層502，並且第一蓋層502可沿著溝槽302中的閘極介電層402之垂直側表面延伸。
參照第1A圖之步驟116及第5圖，第二蓋層504沉積於第一蓋層502之上。第二蓋層504可包含金屬、金屬氧化物、 金屬氮化物、金屬氮氧化物、金屬碳化物、其他金屬化合物、介電材料(例如：半導體氧化物、半導體氮化物、半導體氮氧化物、半導體碳化物、其他半導體介電質、及/或前述之組合)。可使用任何適合的製程，包含：原子層沉積、化學氣相沉積、及/或其他適合的沉積製程來形成第二蓋層504至任何適合的厚度。在各種範例中，第二蓋層504包含TaN，其透過原子層沉積來沉積約10Å至約30Å的厚度。可大致上順應地沉積第二蓋層504，並且第二蓋層504可沿著溝槽302中的第一蓋層502之垂直側表面延伸。
參照第1B圖之步驟118及第5圖，形成一或多層的含摻質犧牲層於閘極介電層402及/或蓋層502與504之上。犧牲層可能因後續從工作件200中移除膜層而犧牲。
在一些實施例中，步驟118包含形成含有摻質的第一犧牲層506以將摻質導入閘極介電層402。在一些實施例中，摻質包含氟，並且第一犧牲層的組成包含金屬和氟(MxFy)，也可稱為金屬氟化物組成。適合用於氟化(fluorinated)金屬組成的金屬包含鎢、鋁、鈦、鉭、及/或其他金屬，但不限定於此。因此，在一實施例中，第一犧牲層包含氟化鎢(WF6)。在一實施例中，第一犧性層506為AlF3層。在實施例中，第一犧牲層506為TaF5層。在一實施例中，第一犧牲層506為TiF4層。可透過原子層沉積、化學氣相沉積、及/或其他適合的製程形成第一犧牲層506。在一實施例中，第一犧牲層506的形成可使用原子層沉積製程，其以在約300℃至約350℃的沉積溫度，且在約5托耳(Torr)至約10Torr的壓力下，使用WF6與SiH4前驅物沉積 氟化鎢。
第一犧牲層506也可藉由沉積含金屬層，並對其以含摻質氣體導入摻質來形成。在一些實施例中，第一犧牲層506的形成可使用原子層沉積製程，其以在約400℃至約450℃的沉積溫度，且在約5Torr至約30Torr的壓力下，使用TiCl4與NH3或TEAL(Al2(C2H5)6)前驅物沉積TiN及/或TiAlC。然後，透過一處理方式導入氟至第一犧牲層506，此處理方式採用NH3與NF3，且以在約30℃至約90℃的溫度持續約10秒至約200秒，並接著在約200℃至約400℃的溫度下對第一犧牲層進行退火。
第一犧牲層506包含金屬氟化物組成，其厚度可為約10Å至約20Å。在一些實施例中，選擇第一犧牲層506的厚度及/或其中之摻質量以提供適合的摻質量至閘極介電層402。
在一些實施例中，步驟118包含在第一犧牲層506之上形成第二犧牲層508。第二犧牲層508可為阻擋層，並且可包含金屬、金屬氧化物、金屬氮化物、金屬氮氧化物、金屬碳化物、其他金屬化合物、半導體介電質、及/或前述之組合。在各種實施例中，第二犧牲層508包含TiN、SiN、及/或AlN。第二犧牲層508可藉由原子層沉積、化學氣相沉積、及/或其他適合的製程來形成。在一實施例中，第二犧牲層508的形成可使用原子層沉積製程，其以在約400℃至約450℃的沉積溫度且在約5Torr至約30Torr的壓力下，使用TiCl4與NH3前驅物沉積TiN。第二犧牲層之厚度可為約10至15Å。在其他實施例中，省略了第二犧牲層508。
可對工作件200上的所有裝置或其子組件(subset) 實施方法100之鈍化製程。舉例來說，在一些實施例中，第一犧牲層506與第二犧牲層508僅形成於裝置的一子組件之上(例如專屬在N型場效電晶體(NFET)之上)，使得鈍化摻質在此子組件中僅導入至裝置的閘極結構。
在沉積一或多層的第一蓋層502、第二蓋層504、第一犧牲層506、及/或第二犧牲層508之後，可實施平坦化製程(或在沉積步驟間的多道製程)，從閘極介電層402之上表面移除一膜層，並且保留閘極溝槽302中的第一蓋層502、第二蓋層504、第一犧牲層506、及/或第二犧牲層508。
參照第1B圖之步驟120及第6圖，實施高溫製程。高溫製程係為將基板曝露於高於室溫的溫度下的製程，其足以造成原子自一膜層遷移(migration)或移動(movement)至另一形成的膜層。高溫製程可將元素(element)從堆疊上的一膜層驅入至其下方包含閘極介電層的膜層中。在一實施例中，將來自於第一犧牲層506之摻質(例如：在金屬氟化物層(例如氟化鎢層)的情況下的氟)驅入閘極介電層402中。值得注意的是，當以中間層(intervening layer)(例如：第一蓋層502及/或第二蓋層504)將第一犧牲層506與閘極介電層402隔開，可配置高溫製程來驅動摻質穿過此中間層而至閘極介電層402中。在一實施例中，也從第一犧牲層506、第二犧牲層508、或高溫製程期間存在的環境之一者將其他摻質(例如氮)驅入。摻質(例如：氟及/或氮)可用來鈍化閘極介電層402，從而減少氧的空位。
高溫製程可為熱退火(例如快速熱退火)，且可以適當的溫度執行高溫製程持續任何適合時間。在各種實施例中， 在約550℃至約600℃的溫度下實施快速熱退火約10秒至約50秒。可在真空的環境提供退火製程。在其他實施例中，可在氮氣氣氛中提供退火製程。可選擇退火製程的參數(例如：溫度、期間等)，使摻質能得到適當的移動至閘極介電層402中。
參照第6圖的範例，對基板202提供一退火條件602(例如：熱)。如第6圖中指出的部分所繪示，來自第一犧牲層506的摻質從第一犧牲層506驅入至閘極介電層402。因此，在退火條件602後，閘極介電層402的組成包含上述摻質。摻質可填充剛沉積時之閘極介電層402所產生的空孔。在閘極介電層402中的最終摻質量取決於第一犧牲層506的厚度及/或組成以及退火製程的參數。在此方法中，閘極介電層402可具有摻質濃度高於使用永久的摻質來源(而不是犧牲層)或其他佈植製程所達到之摻質濃度，並且在一些實施例中，在閘極介電層402中的摻質量可達到或超過4原子百分比。閘極介電層402的厚度可在退火條件602之前後大致上維持定值。在一些實施例中，從第一犧牲層506及/或第二犧牲層508及/或退火環境的氣氛之一者或多者將其他摻質轉移至閘極介電層402中。
參照第1B圖之步驟122及第7圖，移除了犧牲層(例如：犧牲層506及508)。可藉由濕蝕刻、乾蝕刻、反應式離子蝕刻、及/或其他使用任何適合的蝕刻化學品之適合的蝕刻技術來移除犧牲層。在一些實施例中，選擇蝕刻技術與蝕刻劑以避免對閘極介電層210及/或蓋層502及504造成大量蝕刻。在一些範例中，藉由使用磷酸(phosphoric acid)與過氧化物溶液(H3PO4/H2O2/H2O)約50秒至約100秒之濕蝕刻來移除犧牲層 506及/或508。
參照第1B圖之步驟124及第8圖，在閘極介電層210及/或形成於閘極介電層210上的任何蓋層(例如：第一蓋層502及第二蓋層504)之上形成一或多功函數(Work Function，WF)金屬層(共同為功函數層802)。舉例來說，在不同實施例中，形成二至六層的金屬功函數層。然而，應理解在本揭露實施例所討論的範圍內可以有任何數量的功函數層。在一實施例中，在移除犧牲層(例如；膜層506及508)之後，使用方法100沉積功函數層802於閘極溝槽之底部與側壁之上。沉積功函數層802於閘極介電層402之上且部分填充閘極溝槽。
功函數層802可包含n型或p型功函數層，其取決於形成於工作件200之上的裝置之種類。適合n型功函數層之材料包含具有足夠低的有效功函數之金屬，該金屬選自於鈦(Ti)、鋁(Al)、碳化鉭(TaC)、氮碳化鉭(TaCN)、氮化矽鉭(TaSiN)、或前述之組合之群組，但不限於此。適合p型功函數層之材料包含具有足夠大的有效功函數之金屬，該金屬選自於氮化鈦(TiN)、氮化鉭(TaN)、釕(Ru)、鉬(Mo)、鎢(W)、鉑(Pt)、或前述之組合之群組，但不限定於此。功函數層802可包含複數膜層，其各自提供給所產生的閘極適合的n型或p型功函數，並且功函數802的各層可具有不同的組成。可藉由原子層沉積、化學氣相沉積、物理氣相沉積、及/或其他適合的製程來沉積功函數層802。
參照第1B圖之步驟126及第8圖，沉積填充層804於功函數層802之上。填充層804可填充閘極溝槽302中任何剩餘 的空間。填充層804可包含任何適合的導體，其包含鋁(Al)、鎢(W)、鈷(Co)、銅(Cu)、前述之化合物及/或其他適合的材料。可藉由化學氣相沉積、物理氣相沉積、原子層沉積、電鍍(plating)、及/或其他適合的製程來沉積填充層804。此時，閘極結構包含功能界面層404、閘極介電層402、及電極(例如：功函數層802、填充層804、及/或其他導電層)，而不包含虛設閘極結構206之組件，並且具有這些功能組件的閘極結構被指定為功能閘極結構806。
參照第1B圖之步驟128及第9圖，實施化學機械研磨製程，以移除在閘極溝槽之外多餘的金屬材料，並且平坦化工作件200的上表面。因此，填充層804的上表面可大致上與層間介電層220之表面共平面。
參照第1B圖之步驟130及第10圖，形成接觸件。在一些範例中，其包含光微影製程以選擇曝露出部分的層間介電層來蝕刻。然後，蝕刻層間介電層220，以曝露出源極/汲極部件216，且形成源極/汲極接觸件的第一部分1002A於凹槽中，第一部分1002A延伸穿過層間介電層220並與至少一個源極/汲極部件216電性耦合。可實施化學機械研磨製程以平坦化源極/汲極接觸件之第一部分1002A。
可沉積第二層間介電層1004於第一層間介電層220之上。可使用另外的光微影製程，以選擇性地曝露出部分的第二層間介電層1004來蝕刻。第二層間介電層1004可包含相似於層間介電層220之介電材料，並且可藉由旋塗製程、電漿增強化學氣相沉積製程、化學氣相沉積製程、及/或其他適合 的沉積技術來沉積第二層間介電層1004。然後，蝕刻第二層間介電層1004，以曝露出源極/汲極接觸件之第一部分1002A和功能閘極結構806之上表面。形成源極/汲極接觸件之第二部分1002B延伸穿過第二層間介電層1004，並與第一部分1002A電性耦合。形成閘極接觸件1006延伸穿過第二層間介電層1004，並與功能閘極結構806(例如：填充層804、功函數層802、第一蓋層502、第二蓋層504等)電性耦合。可實施化學機械研磨製程以平坦化源極/汲極接觸件之第二部分1002B與閘極接觸件1006。
在一實施例中，源極/汲極接觸件之第一部分1002A與第二部分1002B及閘極接觸件1006各自包含阻障層和在阻障層上的金屬通道層(metal via layer)。阻障層可包含鉭(Ta)、氮化鉭(TaN)、或其他適合的金屬擴散(metal-diffusion)阻障材料，並且可使用化學氣相沉積、物理氣相沉積、原子層沉積、或其他適合的製程來沉積阻障層。金屬通道層可包含導電材料，例如：銅(Cu)、鋁(Al)、鎢(W)、鈷(Co)、或前述之組合、及/或其他適合的材料；並且可使用化學氣相沉積、物理氣相沉積、電鍍、及/或其他適合的製程來沉積金屬通道層。
參照第1B圖之步驟132，工作件200可提供更進一步的製造程序。
一些上述範例之更多細節繪示於第11圖的內容中。在這方面，第11圖係為根據本揭露之各種實施例之具有摻雜的閘極介電質之工作件1100之透視圖。工作件1100可在許多面向中大致上相似於上述第2至10圖之工作件200，並且以標號 1102來表示對應於第2至10圖之剖面。
工作件1100包含大致上如上述的基板202，且具有一或多裝置鰭片1104形成於基板202之上。
裝置鰭片1104代表任何突起的部件，雖然所繪示之實施例包含鰭式場效電晶體的裝置鰭片1104，但更進一步的實施例包含其他突起的主動和被動裝置形成於基板202之上。在一些實施例中，鰭式場效電晶體的裝置鰭片1104包含主動區204，其包括一對對立的源極/汲極部件216被大致上如上所述的通道區218隔開。通過通道區218之載子(n型通道場效電晶體之電子與p型通道場效電晶體之電洞)的流動由施加於功能閘極結構806的電壓所控制，功能閘極結構806鄰近並包裹(overwrapping)通道區218。可如第1A至10圖所討論來形成功能閘極結構806，並且功能閘極結構806包含高介電常數閘極介電質，其包括例如氟的摻質。然而為了清楚，閘極結構806之個別元件以單一合併的形狀表示，且透明地繪示出閘極結構806而能更佳的繪示出其下方的通道區218。
裝置鰭片1104的下部被隔離部件1106隔開，例如淺溝槽隔離部件，其可包含介電質例如：半導體氧化物、半導體氮化物、半導體氮氧化物、其他半導體介電質、及/或其他適合的材料或前述之組合。裝置鰭片1104的上部被層間介電層220隔開，其大致如上所述。透明地繪示出層間介電層220而能更佳的繪示出其下方的元件。
因此，本發明實施例提供具有閘極結構之積體電路及形成此積體電路之方法的範例。在一些實施例中，一種半 導體裝置之形成方法，包含接收工作件，此工作件包含具有通道區之基板。形成閘極介電質於此通道區之上，以及形成含摻質層於此閘極介電質之上。退火工作件以轉移含摻質層之摻質至閘極介電質，以及在退火之後移除此含摻質層。在一些實施例中，在移除此含摻質層之後形成功函數層於閘極介電質之上，以及形成填充材料於此功函數層之上。在一些實施例中，形成第一蓋層於閘極介電質之上，使得含摻質層形成於此第一蓋層之上，以及工作件之退火轉移摻質穿過第一蓋層。在一些實施例中，形成第二蓋層於第一蓋層之上，使得含摻質層形成於第二蓋層之上，以及工作件之退火更進一步轉移含摻質層之摻質穿過第二蓋層。在一些實施例中，在退火工作件之前形成阻擋層於含摻質層之上。在一些實施例中，形成虛設閘極結構於通道區之上，以及形成複數閘極間隔物於虛設閘極結構之側表面之上。移除虛設閘極結構，使得在這些閘極間隔物之間定義出溝槽，其中閘極介電質之形成係在溝槽中形成閘極介電質。在一些實施例中，此工作件包含設置於基板之上之層間介電質，以及在退火過程中，閘極介電質直接設置於此層間介電質之上表面之上。在一些實施例中，此摻質包含氟，且含摻質層更包含金屬，此金屬係選自由鎢、鋁、鈦及鉭所組成之群組。在一些實施例中，此工作件之退火包含在約550℃至約600℃的溫度下實施快速熱退火。在一些實施例中，此快速熱退火實施約10秒至約50秒。
在更進一步的實施例中，一種半導體裝置之形成方法包含接收基板，此基板具有：一對源極/汲極部件通道區， 於此對源極/汲極部件之間；以及虛設閘極結構，於通道區之上。移除此虛設閘極結構以定義溝槽於通道區之上，以及形成高介電常數閘極介電質於通道區之上之溝槽中。形成含氟層於高介電常數閘極介電質之上，以及實施熱製程以自含氟層轉移氟至高介電常數閘極介電質。於實施熱製程之後移除含氟層。在一些實施例中，於移除此層之後形成包含高介電常數閘極介電質的閘極結構。在一些實施例中，含氟層的形成係使用原子層沉積製程，其沉積溫度在約300℃至約350℃，壓力在約5Torr至約10Torr。在一些實施例中，含氟層係形成約10至20Å的厚度。在一些實施例中，在熱製程之前形成阻擋層於含氟層之上。在一些實施例中，阻擋層包含係選自由TiN、SiN及AlN所組成之群組之材料。
在更進一步的實施例中，一種半導體裝置之形成方法，包含：沉積閘極介電質於基板之上，以及沉積含氟化鎢之犧牲層於閘極介電質之上。實施退火製程以自犧牲層轉移氟至閘極介電質，且移除犧牲層。此後，形成閘極結構包含具有氟之閘極介電質。在一些實施例中，具有氟之閘極介電質具有至少4原子百分比之氟濃度。在一些實施例中，形成第一蓋層於閘極介電質之上，使得犧牲層形成於第一蓋層之上，以及退火製程之實施轉移氟穿過第一蓋層。在一些實施例中，形成第二蓋層於第一蓋層之上，使得犧牲層形成於第二蓋層之上，以及退火製程之實施轉移氟穿過第二蓋層。
前述概述了一些實施例的部件，使得本揭露所屬技術領域中具有通常知識者可以更加理解本揭露實施例的觀 點。本揭露所屬技術領域中具有通常知識者應可理解，他們可以輕易使用本揭露實施例作為基礎，設計或修改其他的製程或是結構，以達到與在此介紹的實施例相同的目的及/或優點。本揭露所屬技術領域中具有通常知識者也應理解，此類等效的結構並不悖離本揭露實施例的精神與範疇，並且在不悖離本揭露實施例的精神與範疇的情況下，在此可以做各種的改變、取代和替換。因此，本揭露之保護範圍當視後附之申請專利範圍所界定為準。

Claims (20)

  1. 一種半導體裝置之形成方法，包括：接收一工作件，該工作件包括具有一通道區之一基板；形成一閘極介電質於該通道區之上；形成一含摻質層於該閘極介電質之上；退火該工作件以轉移該含摻質層之摻質至該閘極介電質；以及在退火之後移除該含摻質層。
  2. 如申請專利範圍第1項所述之半導體裝置之形成方法，更包括：在移除該含摻質層之後：形成一功函數層於該閘極介電質之上；以及形成一填充材料於該功函數層之上。
  3. 如申請專利範圍第1項所述之半導體裝置之形成方法，更包括形成一第一蓋層於該閘極介電質之上，使得該含摻質層形成於該第一蓋層之上，以及該工作件之退火轉移該摻質穿過該第一蓋層。
  4. 如申請專利範圍第3項所述之半導體裝置之形成方法，更包括形成一第二蓋層於該第一蓋層之上，使得該含摻質層形成於該第二蓋層之上，以及該工作件之退火更進一步轉移該含摻質層之摻質穿過該第二蓋層。
  5. 如申請專利範圍第1項所述之半導體裝置之形成方法，更包括在退火該工作件之前形成一阻擋層於該含摻質層之上。
  6. 如申請專利範圍第1項所述之半導體裝置之形成方法，更包 括：形成一虛設閘極結構於該通道區之上；形成複數閘極間隔物於該虛設閘極結構之側表面之上；以及移除該虛設閘極結構，使得在該些閘極間隔物之間定義出一溝槽，其中該閘極介電質之形成係在該溝槽中形成該閘極介電質。
  7. 如申請專利範圍第1項所述之半導體裝置之形成方法，其中：該工作件包括設置於該基板之上之一層間介電質；以及在退火過程中，該閘極介電質直接設置於該層間介電質之上表面之上。
  8. 如申請專利範圍第1項所述之半導體裝置之形成方法，其中該摻質包括氟，且該含摻質層更包括一金屬，該金屬係選自由鎢、鋁、鈦及鉭所組成之群組。
  9. 如申請專利範圍第1項所述之半導體裝置之形成方法，其中該工作件之退火包括在約550℃至約600℃的溫度下實施一快速熱退火。
  10. 如申請專利範圍第9項所述之半導體裝置之形成方法，其中該快速熱退火實施約10秒至約50秒。
  11. 一種半導體裝置之形成方法，包括：接收一基板，該基板具有：一對源極/汲極部件；一通道區，於該對源極/汲極部件之間； 一虛設閘極結構，於該通道區之上；移除該虛設閘極結構以定義一溝槽於該通道區之上；形成一高介電常數閘極介電質於該通道區之上之該溝槽中；形成一含氟層於該高介電常數閘極介電質之上；實施一熱製程以自該含氟層轉移氟至該高介電常數閘極介電質；以及於實施該熱製程之後移除該含氟層。
  12. 如申請專利範圍第11項所述之半導體裝置之形成方法，更包括於移除該層之後形成包含該高介電常數閘極介電質的一閘極結構。
  13. 如申請專利範圍第11項所述之半導體裝置之形成方法，其中該含氟層的形成係使用一原子層沉積製程，其沉積溫度在約300℃至約350℃，壓力在約5Torr至約10Torr。
  14. 如申請專利範圍第11項所述之半導體裝置之形成方法，其中該含氟層係形成約10至20Å的厚度。
  15. 如申請專利範圍第11項所述之半導體裝置之形成方法，更包括在該熱製程之前形成一阻擋層於該含氟層之上。
  16. 如申請專利範圍第15項所述之半導體裝置之形成方法，其中該阻擋層包括一材料，該材料係選自由TiN、SiN及AlN所組成之群組。
  17. 一種半導體裝置之形成方法，包括：沉積一閘極介電質於一基板之上；沉積一含氟化鎢之犧牲層於該閘極介電質之上； 實施一退火製程以自該犧牲層轉移氟至該閘極介電質；移除該犧牲層；以及於移除該犧牲層之後，形成一閘極結構包含該具有氟之閘極介電質。
  18. 如申請專利範圍第17項所述之半導體裝置之形成方法，其中該具有氟之閘極介電質具有至少4原子百分比之氟濃度。
  19. 如申請專利範圍第17項所述之半導體裝置之形成方法，更包括形成一第一蓋層於該閘極介電質之上，使得該犧牲層形成於該第一蓋層之上，以及該退火製程之實施轉移氟穿過該第一蓋層。
  20. 如申請專利範圍第19項所述之半導體裝置之形成方法，更包括形成一第二蓋層於該第一蓋層之上，使得該犧牲層形成於該第二蓋層之上，以及該退火製程之實施轉移氟穿過該第二蓋層。
TW107115933A 2017-11-06 2018-05-10 半導體裝置之形成方法 TWI662604B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/804,575 2017-11-06
US15/804,575 US10522344B2 (en) 2017-11-06 2017-11-06 Integrated circuits with doped gate dielectrics

Publications (2)

Publication Number Publication Date
TW201919113A true TW201919113A (zh) 2019-05-16
TWI662604B TWI662604B (zh) 2019-06-11

Family

ID=66327593

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107115933A TWI662604B (zh) 2017-11-06 2018-05-10 半導體裝置之形成方法

Country Status (3)

Country Link
US (3) US10522344B2 (zh)
CN (1) CN109755119B (zh)
TW (1) TWI662604B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI709167B (zh) * 2019-07-17 2020-11-01 台灣積體電路製造股份有限公司 具有減少陷阱缺陷的半導體裝置及其形成方法
TWI749798B (zh) * 2019-10-31 2021-12-11 台灣積體電路製造股份有限公司 半導體裝置及其形成方法
TWI832372B (zh) * 2021-11-22 2024-02-11 台灣積體電路製造股份有限公司 半導體裝置及其形成方法
US12125892B2 (en) 2022-02-25 2024-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Transistors with reduced defect and methods of forming same

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522344B2 (en) 2017-11-06 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuits with doped gate dielectrics
US10497571B2 (en) 2018-04-27 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Device having work function metal stack and method of forming the same
US10629492B2 (en) * 2018-04-27 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure having a dielectric gate and methods thereof
US11088036B2 (en) * 2018-07-31 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Atom probe tomography specimen preparation
US10573723B1 (en) * 2018-08-23 2020-02-25 International Business Machines Corporation Vertical transport FETs with asymmetric channel profiles using dipole layers
US10832963B2 (en) * 2018-08-27 2020-11-10 International Business Machines Corporation Forming gate contact over active free of metal recess
US11088029B2 (en) 2018-09-26 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Gate stack treatment
US10985022B2 (en) * 2018-10-26 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structures having interfacial layers
US11069534B2 (en) * 2018-10-31 2021-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices and semiconductor devices
US11417517B2 (en) * 2019-05-03 2022-08-16 Applied Materials, Inc. Treatments to enhance material structures
US11990548B2 (en) 2019-05-28 2024-05-21 Etron Technology, Inc. Transistor with low leakage currents and manufacturing method thereof
KR20210011748A (ko) * 2019-07-23 2021-02-02 삼성전자주식회사 반도체 소자
CN112563127B (zh) * 2019-09-26 2023-10-31 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US11152477B2 (en) * 2020-02-26 2021-10-19 Taiwan Semiconductor Manufacturing Co., Ltd. Transistors with different threshold voltages
US11594614B2 (en) * 2020-03-30 2023-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. P-metal gate first gate replacement process for multigate devices
US11784052B2 (en) * 2020-05-28 2023-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Dipole-engineered high-k gate dielectric and method forming same
DE102020130401A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Dipolig-gefertigtes high-k-gate-dielektrikum und verfahren zu dessen bildung desselben
DE102021106285A1 (de) * 2020-06-05 2021-12-09 Taiwan Semiconductor Manufacturing Co., Ltd. Gate-struktur und verfahren
KR102634254B1 (ko) * 2020-11-18 2024-02-05 어플라이드 머티어리얼스, 인코포레이티드 반도체 구조를 형성하는 방법 및 이의 처리 시스템
TWI797507B (zh) * 2020-11-26 2023-04-01 鈺創科技股份有限公司 具有低漏電流的電晶體及其製造方法
US11777014B2 (en) * 2021-01-04 2023-10-03 Taiwan Semiconductor Manufacturing Co., Ltd. Controlled doping in a gate dielectric layer
KR20220112939A (ko) 2021-02-05 2022-08-12 삼성전자주식회사 반도체 장치
US11562910B2 (en) * 2021-03-19 2023-01-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for forming thereof

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6709911B1 (en) * 2003-01-07 2004-03-23 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
US7564108B2 (en) * 2004-12-20 2009-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Nitrogen treatment to improve high-k gate dielectrics
US20070059874A1 (en) * 2005-07-06 2007-03-15 Sematech, Inc. Dual Metal Gate and Method of Manufacture
US7524727B2 (en) * 2005-12-30 2009-04-28 Intel Corporation Gate electrode having a capping layer
US20070190711A1 (en) 2006-02-10 2007-08-16 Luo Tien Y Semiconductor device and method for incorporating a halogen in a dielectric
US20070218663A1 (en) 2006-03-20 2007-09-20 Texas Instruments Inc. Semiconductor device incorporating fluorine into gate dielectric
KR100788361B1 (ko) 2006-12-12 2008-01-02 동부일렉트로닉스 주식회사 모스펫 소자의 형성 방법
US20080254642A1 (en) * 2007-04-16 2008-10-16 United Microelectronics Corp. Method of fabricating gate dielectric layer
US8883597B2 (en) * 2007-07-31 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabrication of a FinFET element
US8202773B2 (en) * 2008-08-29 2012-06-19 Texas Instruments Incorporated Engineered oxygen profile in metal gate electrode and nitrided high-k gate dielectrics structure for high performance PMOS devices
US7994051B2 (en) * 2008-10-17 2011-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Implantation method for reducing threshold voltage for high-K metal gate device
US8309419B2 (en) * 2009-02-04 2012-11-13 Freescale Semiconductor, Inc. CMOS integration with metal gate and doped high-K oxides
US8487378B2 (en) 2011-01-21 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Non-uniform channel junction-less transistor
CN102420187B (zh) * 2011-06-07 2014-02-05 上海华力微电子有限公司 一种改善先栅极工艺中高k栅电介质pmos负偏置温度不稳定性效应的方法
US8809962B2 (en) * 2011-08-26 2014-08-19 Globalfoundries Inc. Transistor with reduced parasitic capacitance
US9006092B2 (en) * 2011-11-03 2015-04-14 United Microelectronics Corp. Semiconductor structure having fluoride metal layer and process thereof
US8887106B2 (en) 2011-12-28 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of generating a bias-adjusted layout design of a conductive feature and method of generating a simulation model of a predefined fabrication process
US8552505B1 (en) * 2012-04-12 2013-10-08 GlobalFoundries, Inc. Integrated circuits having improved metal gate structures and methods for fabricating same
US8735240B2 (en) * 2012-04-25 2014-05-27 Globalfoundries Inc. CET and gate current leakage reduction in high-k metal gate electrode structures by heat treatment after diffusion layer removal
US8729634B2 (en) 2012-06-15 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with high mobility and strain channel
CN103681276B (zh) * 2012-09-18 2016-08-31 中芯国际集成电路制造(上海)有限公司 金属栅极、mos晶体管及cmos结构分别的形成方法
US8890264B2 (en) 2012-09-26 2014-11-18 Intel Corporation Non-planar III-V field effect transistors with conformal metal gate electrode and nitrogen doping of gate dielectric interface
US8921181B2 (en) * 2012-12-27 2014-12-30 Intermolecular, Inc. Flourine-stabilized interface
US8826213B1 (en) 2013-03-11 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Parasitic capacitance extraction for FinFETs
US8943455B2 (en) 2013-03-12 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for layout verification for polysilicon cell edge structures in FinFET standard cells
US9263270B2 (en) 2013-06-06 2016-02-16 Globalfoundries Inc. Method of forming a semiconductor device structure employing fluorine doping and according semiconductor device structure
US20150079780A1 (en) * 2013-09-13 2015-03-19 United Microelectronics Corp. Method of forming semiconductor structure
US20150132938A1 (en) * 2013-11-13 2015-05-14 Intermolecular, Inc. Methods and Systems for Forming Reliable Gate Stack on Semiconductors
US9472628B2 (en) * 2014-07-14 2016-10-18 International Business Machines Corporation Heterogeneous source drain region and extension region
US10170373B2 (en) * 2014-09-24 2019-01-01 Globalfoundries Inc. Methods for making robust replacement metal gates and multi-threshold devices in a soft mask integration scheme
US9548372B2 (en) * 2015-01-29 2017-01-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with tunable work function
CN106486352B (zh) * 2015-08-31 2020-04-07 中芯国际集成电路制造(上海)有限公司 高k金属栅极结构、鳍式场效应晶体管及其制作方法
CN106653844A (zh) * 2015-11-03 2017-05-10 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
US9960053B2 (en) 2015-12-15 2018-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET doping methods and structures thereof
US10522344B2 (en) 2017-11-06 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuits with doped gate dielectrics

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI709167B (zh) * 2019-07-17 2020-11-01 台灣積體電路製造股份有限公司 具有減少陷阱缺陷的半導體裝置及其形成方法
CN112242353A (zh) * 2019-07-17 2021-01-19 台湾积体电路制造股份有限公司 具有减少陷阱缺陷的半导体装置及其形成方法
US11329139B2 (en) 2019-07-17 2022-05-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device with reduced trap defect and method of forming the same
TWI749798B (zh) * 2019-10-31 2021-12-11 台灣積體電路製造股份有限公司 半導體裝置及其形成方法
US11264478B2 (en) 2019-10-31 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Transistors with reduced defect and methods forming same
TWI832372B (zh) * 2021-11-22 2024-02-11 台灣積體電路製造股份有限公司 半導體裝置及其形成方法
US12125892B2 (en) 2022-02-25 2024-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Transistors with reduced defect and methods of forming same

Also Published As

Publication number Publication date
US10930495B2 (en) 2021-02-23
CN109755119B (zh) 2021-04-13
TWI662604B (zh) 2019-06-11
US20210175076A1 (en) 2021-06-10
US10522344B2 (en) 2019-12-31
US20190139759A1 (en) 2019-05-09
US11605537B2 (en) 2023-03-14
US20200126789A1 (en) 2020-04-23
CN109755119A (zh) 2019-05-14

Similar Documents

Publication Publication Date Title
TWI662604B (zh) 半導體裝置之形成方法
TWI711075B (zh) 半導體結構及其製造方法
TWI704620B (zh) 積體電路的製造方法
TWI701766B (zh) 積體電路裝置及其形成方法
KR101396018B1 (ko) 금속 게이트를 갖는 반도체 집적 회로
TWI485753B (zh) 積體電路元件的形成方法
TWI536564B (zh) 半導體裝置及其形成方法
KR20190136883A (ko) 유전체 게이트 위의 콘택트를 갖는 finfet 디바이스를 위한 구조체 및 방법
US10388648B2 (en) Vertical field effect transistor (VFET) programmable complementary metal oxide semiconductor inverter
CN110610903A (zh) 半导体装置的制造方法
US10867870B1 (en) Semiconductor device with funnel shape spacer and methods of forming the same
US20240105719A1 (en) Integrated circuits with finfet gate structures
TW201543679A (zh) 半導體裝置結構及其製造方法
US9105578B2 (en) Interface for metal gate integration
TW202125646A (zh) 形成半導體裝置的方法
TW202121508A (zh) 半導體裝置及其製造方法
KR20140059120A (ko) 디바이스 이득 및 수율 향상을 갖는 금속 게이트 구조물
CN220753431U (zh) 半导体装置结构