CN102420187A - 一种改善先栅极工艺中高k栅电介质pmos负偏置温度不稳定性效应的方法 - Google Patents

一种改善先栅极工艺中高k栅电介质pmos负偏置温度不稳定性效应的方法 Download PDF

Info

Publication number
CN102420187A
CN102420187A CN2011101506996A CN201110150699A CN102420187A CN 102420187 A CN102420187 A CN 102420187A CN 2011101506996 A CN2011101506996 A CN 2011101506996A CN 201110150699 A CN201110150699 A CN 201110150699A CN 102420187 A CN102420187 A CN 102420187A
Authority
CN
China
Prior art keywords
pmos
negative bias
grid
ion
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101506996A
Other languages
English (en)
Other versions
CN102420187B (zh
Inventor
谢欣云
黄晓橹
陈玉文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201110150699.6A priority Critical patent/CN102420187B/zh
Publication of CN102420187A publication Critical patent/CN102420187A/zh
Application granted granted Critical
Publication of CN102420187B publication Critical patent/CN102420187B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种改善先栅极工艺中高K栅电介质PMOS负偏置温度不稳定性效应的方法，其中，包括：沉积NMOS器件区域的高K材料层和第一金属层，其中，所述第一金属层覆盖于所述高K材料层上方；有选择性地蚀刻所述第一金属层并为PMOS器件区域沉积第二金属层；多晶硅栅沉积之后在栅极中通过离子注入注入氟离子至PMOS器件区域；进行源漏离子注入热扩散。本发明的一种改善先栅极工艺中高K栅电介质PMOS负偏置温度不稳定性的方法，由于在多晶硅栅沉寂之后，源漏离子注入之前，在栅极中通过离子注入注入氟离子，并通过源漏热扩散使得氟离子在HfO2/SiO2和SiO2/Si界面处分别形成较稳定的化学键，从而有效抑制了PMOS负偏置温度不稳定性效应，简单实用。

Description

一种改善先栅极工艺中高K栅电介质PMOS负偏置温度不稳定性效应的方法
技术领域
本发明涉及半导体制备技术领域，特别是涉及一种改善先栅极工艺中高K栅电介质PMOS负偏置温度不稳定性效应的方法。
背景技术
为提高器件性能，降低栅极漏电流，高K栅电介质技术已经应用到45纳米以下节点。然而，由于高K栅电介质与硅的界面具有大量的界面态，这些界面态在半导体制程中会与氢形成不稳定的化学键，而这些不稳定的氢键在PMOS器件工作过程中会产生大量界面态，从而改变PMOS性能。使得高K栅电介质的PMOS器件具有很严重的负偏置温度不稳定性（NBTI-- Negative Bias Temperature Instability）效应，也即PMOS器件在高温和负栅压下出现的电学参数漂移现象。现有技术中一般采用下述的方法改善SiO2栅电介质PMOS器件负偏置温度不稳定性：（1）优化栅氧；（2）在生长栅氧化层之前，通过表面处理的方法引入氟；（3）在源漏离子注入时，注入氟离子或BF2。本发明能够有效改善先栅极工艺中高K栅电介质PMOS器件的负偏置温度不稳定性效应。
发明内容
本发明的目的在于提供一种改善先栅极工艺中高K栅电介质PMOS负偏置温度不稳定性效应的方法，可以在界面处形成稳定的化学键，有效改善PMOS器件的负偏置温度不稳定性效应，简单实用。
为了实现上述目的，本发明采用的技术方案为：
一种改善先栅极工艺中高K栅电介质PMOS 负偏置温度不稳定性效应的方法，其中，包括：
沉积NMOS器件区域的高K材料层和第一金属层，其中，所述第一金属层覆盖于所述高K材料层上方；
选择性地在PMOS器件区域蚀刻所述第一金属层并在PMOS器件区域沉积第二金属层；
多晶硅栅沉积之后在栅极中通过离子注入注入氟离子至PMOS器件区域；
进行源漏离子注入热扩散。
上述的一种改善先栅极工艺中高K栅电介质PMOS 负偏置温度不稳定性效应的方法，其中，在栅极沉积后在栅极中通过注入单质氟离子注入氟离子至PMOS器件区域。
上述的一种改善先栅极工艺中高K栅电介质PMOS 负偏置温度不稳定性效应的方法，其中，在栅极沉积后在栅极中通过注入含氟化合物注入氟离子至PMOS器件区域。
上述的一种改善先栅极工艺中高K栅电介质PMOS 负偏置温度不稳定性效应的方法，其中，所述氟离子的注入能量范围为是1 KeV至20 KeV，注入剂量范围为1E14/cm2至3 E15/cm2。
上述的一种改善先栅极工艺中高K栅电介质PMOS 负偏置温度不稳定性效应的方法，其中，在所述通过源漏离子注入热扩散的步骤中，使得氟离子进入高K栅极电介质层，氟离子在HfO2/SiO2和SiO2/Si界面处分别形成较稳定的Hf-F和Si-F化学键。
本发明的一种改善先栅极工艺中高K栅电介质PMOS负偏置温度不稳定性的方法，由于在多晶硅栅沉积之后，源漏离子注入热扩散之前，在栅极中通过离子注入技术注入氟离子，并通过源漏热扩散使得氟离子在HfO2/SiO2和SiO2/Si界面处分别形成较稳定的化学键，从而有效抑制了PMOS 负偏置温度不稳定性效应，简单实用。
附图说明
图1为本发明的一种改善先栅极工艺中高K栅电介质PMOS负偏置温度不稳定性的一个优选实施方式的流程图。
具体实施方式
下面结合说明书附图对本发明的一种改善先栅极工艺中高K栅电介质PMOS负偏置温度不稳定性的方法做进一步详细的说明。
本发明的一种改善先栅极工艺中高K栅电介质PMOS负偏置温度不稳定性的方法，包括步骤：
沉积NMOS器件区域的高K材料层和第一金属层，其中，所述第一金属层覆盖于所述高K材料层上方；
有选择性地蚀刻所述第一金属层并为PMOS器件区域沉积第二金属层；
多晶硅栅沉积之后在栅极中通过离子注入注入氟离子至PMOS器件区域；
进行源漏离子注入热扩散。
如图1所示，在一个优选的实施方式中，本发明的一种改善先栅极工艺中高K栅电介质PMOS负偏置温度不稳定性的方法，执行以下的步骤顺序：
步骤S1：沉积NMOS器件区域1的高K材料层101和第一金属层102，其中，所述第一金属层102覆盖于所述高K材料层101上方；
步骤S2：选择性地在PMOS器件区域2蚀刻所述第一金属层并在PMOS器件区域2沉积第二金属层；
所述第一金属层102并在PMOS器件区域2沉积第二金属层201；
在此步骤中，通过研磨图形化第一金属层102，使之仅覆盖于NMOS器件区域1之上，并在高K材料层101和图形化后的第一金属层102的基础上进一步沉积第二金属层201。
步骤S3：多晶硅删沉积之后在栅极中通过离子注入注入氟离子至PMOS器件区域2；
经过步骤S2后图形化第二金属层201并刻蚀之后，且在源漏离子注入热处理之前, 在栅极中通过离子注入技术，注入单质氟离子或含氟化合物如BF2到PMOS器件区域2。其中，氟离子的注入能量范围是1 KeV至20 KeV，其中的eV表示基元电荷在移动到比原位置电势低1V位置处时电场力所做的功；离子注入剂量范围为1E14/cm2至3 E15/cm2，也即是1×1014/cm2至3×1015/cm2.的范围。
步骤S4：进行源漏离子注入热扩散。
通过此步骤中所进行的源漏离子注入热扩散，使得氟离子在HfO2/SiO2和SiO2/Si界面处分别形成较稳定的Hf-F和Si-F化学键，这种化学键在PMOS器件工作中不容易产生界面态. 从而改善了PMOS的负偏置温度不稳定性效应。
本发明的一种改善先栅极工艺中高K栅电介质PMOS负偏置温度不稳定性的方法，由于在多晶硅栅沉积之后，源漏离子注入之前，在栅极中通过离子注入技术注入氟离子，并通过源漏热扩散使得氟离子在HfO2/SiO2和SiO2/Si界面处分别形成较稳定的化学键，从而有效抑制了PMOS 负偏置温度不稳定性效应，简单实用。
应当指出的是，上述内容只是本发明的最佳实施方式的列举，其中未尽详细描述的部分，应该理解为用本技术领域的一般方式予以实施。同时，对于本领域的一般技术人员来说，在不偏离本发明的精神范畴内对本发明所做的等效变换和修饰，都将落入本发明的权利要求的保护范围之内。

Claims (5)

1.一种改善先栅极工艺中高K栅电介质PMOS 负偏置温度不稳定性效应的方法，其特征在于，包括：
沉积NMOS器件区域的高K材料层和第一金属层，其中，所述第一金属层覆盖于所述高K材料层上方；
选择性地在PMOS器件区域蚀刻所述第一金属层并在PMOS器件区域沉积第二金属层；
多晶硅栅沉积之后在栅极中通过离子注入注入氟离子至PMOS器件区域；
进行源漏离子注入热扩散。
2.如权利要求1所述的一种改善先栅极工艺中高K栅电介质PMOS 负偏置温度不稳定性效应的方法，其特征在于，在栅极沉积后在栅极中通过注入单质氟离子注入氟离子至PMOS器件区域。
3.如权利要求1所述的一种改善先栅极工艺中高K栅电介质PMOS 负偏置温度不稳定性效应的方法，其特征在于，在栅极沉积后在栅极中通过注入含氟化合物注入氟离子至PMOS器件区域。
4.如权利要求2所述的一种改善先栅极工艺中高K栅电介质PMOS 负偏置温度不稳定性效应的方法，其特征在于，所述氟离子的注入能量范围为是1 KeV至20 KeV，注入剂量范围为1E14/cm2至3 E15/cm2。
5.如权利要求1所述的一种改善先栅极工艺中高K栅电介质PMOS 负偏置温度不稳定性效应的方法，其特征在于，在所述通过源漏离子注入热扩散的步骤中，使得氟离子进入高K栅极电介质层，氟离子在HfO2/SiO2和SiO2/Si界面处分别形成较稳定的Hf-F和Si-F化学键。
CN201110150699.6A 2011-06-07 2011-06-07 一种改善先栅极工艺中高k栅电介质pmos负偏置温度不稳定性效应的方法 Active CN102420187B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110150699.6A CN102420187B (zh) 2011-06-07 2011-06-07 一种改善先栅极工艺中高k栅电介质pmos负偏置温度不稳定性效应的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110150699.6A CN102420187B (zh) 2011-06-07 2011-06-07 一种改善先栅极工艺中高k栅电介质pmos负偏置温度不稳定性效应的方法

Publications (2)

Publication Number Publication Date
CN102420187A true CN102420187A (zh) 2012-04-18
CN102420187B CN102420187B (zh) 2014-02-05

Family

ID=45944524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110150699.6A Active CN102420187B (zh) 2011-06-07 2011-06-07 一种改善先栅极工艺中高k栅电介质pmos负偏置温度不稳定性效应的方法

Country Status (1)

Country Link
CN (1) CN102420187B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502307B1 (en) 2015-11-20 2016-11-22 International Business Machines Corporation Forming a semiconductor structure for reduced negative bias temperature instability
CN109755119A (zh) * 2017-11-06 2019-05-14 台湾积体电路制造股份有限公司 形成集成电路的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6858444B2 (en) * 2001-03-15 2005-02-22 Micron Technology, Inc. Method for making a ferroelectric memory transistor
CN101027770A (zh) * 2004-09-27 2007-08-29 英特尔公司 金属栅电极半导体器件
CN101091244A (zh) * 2005-01-26 2007-12-19 飞思卡尔半导体公司 用于cmos工艺的金属栅极晶体管及其制造方法
CN101192523A (zh) * 2006-11-28 2008-06-04 中芯国际集成电路制造(上海)有限公司 半导体器件的栅极制造方法和半导体器件
CN101350305A (zh) * 2007-07-17 2009-01-21 中芯国际集成电路制造(上海)有限公司 一种可改善负温度不稳定性的pmos管制作方法
CN101661957A (zh) * 2008-08-26 2010-03-03 台湾积体电路制造股份有限公司 具有掺杂导电金属氧化物作为栅电极的cmos器件结构和方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6858444B2 (en) * 2001-03-15 2005-02-22 Micron Technology, Inc. Method for making a ferroelectric memory transistor
CN101027770A (zh) * 2004-09-27 2007-08-29 英特尔公司 金属栅电极半导体器件
CN101091244A (zh) * 2005-01-26 2007-12-19 飞思卡尔半导体公司 用于cmos工艺的金属栅极晶体管及其制造方法
CN101192523A (zh) * 2006-11-28 2008-06-04 中芯国际集成电路制造(上海)有限公司 半导体器件的栅极制造方法和半导体器件
CN101350305A (zh) * 2007-07-17 2009-01-21 中芯国际集成电路制造(上海)有限公司 一种可改善负温度不稳定性的pmos管制作方法
CN101661957A (zh) * 2008-08-26 2010-03-03 台湾积体电路制造股份有限公司 具有掺杂导电金属氧化物作为栅电极的cmos器件结构和方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502307B1 (en) 2015-11-20 2016-11-22 International Business Machines Corporation Forming a semiconductor structure for reduced negative bias temperature instability
US9576958B1 (en) 2015-11-20 2017-02-21 International Business Machines Corporation Forming a semiconductor structure for reduced negative bias temperature instability
US9704758B2 (en) 2015-11-20 2017-07-11 International Business Machines Corporation Forming a semiconductor structure for reduced negative bias temperature instability
CN109755119A (zh) * 2017-11-06 2019-05-14 台湾积体电路制造股份有限公司 形成集成电路的方法
CN109755119B (zh) * 2017-11-06 2021-04-13 台湾积体电路制造股份有限公司 形成集成电路的方法

Also Published As

Publication number Publication date
CN102420187B (zh) 2014-02-05

Similar Documents

Publication Publication Date Title
CN103762236B (zh) 集成电路组件及其制造方法
CN104241338B (zh) 一种SiC金属氧化物半导体晶体管及其制作方法
CN102623341B (zh) 一种mos晶体管的制造方法
CN103426768B (zh) 半导体器件制造方法
CN103854983A (zh) P型mosfet的制造方法
CN105047539B (zh) 提高SiC MOSFET沟道迁移率的方法
CN102194827A (zh) 一种基于高介电常数材料的抗辐照soi器件及制备方法
CN106206719A (zh) Mos晶体管及其形成方法
CN103855012A (zh) N型mosfet的制造方法
CN1996617A (zh) 半导体装置及其制造方法
CN103021849A (zh) 一种采用应力记忆技术的nmos器件制作方法
CN102420187B (zh) 一种改善先栅极工艺中高k栅电介质pmos负偏置温度不稳定性效应的方法
US9312378B2 (en) Transistor device
CN102856177A (zh) 半导体器件和用于制造半导体器件的方法
CN103390559B (zh) 半导体器件的制造方法
CN103855013A (zh) N型mosfet的制造方法
CN103855007A (zh) P型mosfet的制造方法
CN105826195B (zh) 一种超结功率器件及其制作方法
CN102420189B (zh) 一种改善后栅极工艺高k栅电介质cmos可靠性的方法
CN105161526B (zh) 提高垂直导电结构SiC MOSFET沟道迁移率的方法
CN101330048A (zh) 轻掺杂离子注入方法
CN102468237B (zh) 半导体器件的制造方法
CN102299113A (zh) 减小半导体器件热载流子注入损伤的制造方法
CN103199013A (zh) 提高pmos栅氧负偏压温度不稳定性的方法
CN103715074B (zh) 采用质子辐照制备终端结构的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant