CN109300844B - 鳍式晶体管及其形成方法 - Google Patents

鳍式晶体管及其形成方法 Download PDF

Info

Publication number
CN109300844B
CN109300844B CN201710611384.4A CN201710611384A CN109300844B CN 109300844 B CN109300844 B CN 109300844B CN 201710611384 A CN201710611384 A CN 201710611384A CN 109300844 B CN109300844 B CN 109300844B
Authority
CN
China
Prior art keywords
layer
fin
forming
substrate
gate oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710611384.4A
Other languages
English (en)
Other versions
CN109300844A (zh
Inventor
贺鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710611384.4A priority Critical patent/CN109300844B/zh
Publication of CN109300844A publication Critical patent/CN109300844A/zh
Application granted granted Critical
Publication of CN109300844B publication Critical patent/CN109300844B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种鳍式晶体管及其形成方法，其中，形成方法包括：提供衬底，所述衬底具有第一区，位于所述第一区上的第一鳍部；形成覆盖所述第一鳍部的侧壁和顶部表面的栅氧层；在所述栅氧层的表面形成第一保护层；回刻蚀初始隔离层，形成暴露出部分第一保护层的隔离层；形成隔离层之后，去除所述隔离层暴露出的第一保护层。所述形成方法在形成初始隔离层的过程中，避免所述第一鳍部受到氧化，从而改善晶体管的电学性能的波动性。

Description

鳍式晶体管及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种鳍式晶体管及其形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件的元件密度和集成度的提高，平面晶体管的栅极尺寸也越来越短，用以隔离半导体器件中有源区的隔离区的尺寸必须不断地缩小。传统工艺中采用区域氧化法(Local Oxidation of Silicon，简称LOCOS)用于隔离有源区，所述区域氧化法容易造成有源区边缘的氧化，从而造成场氧化层边缘具有鸟嘴(Bird’s Break)的形状，而使得半导体器件中有源区之间有效的隔离长度受到限制。
为避免上述区域氧化法的缺点，浅沟槽隔离(Shallow Trench Isolation，简称STI)技术被广泛应用于半导体器件中有源区之间的隔离。典型的浅沟槽隔离结构包括形成于衬底的沟槽以及填充于沟槽中的隔离层。随着器件临界尺寸的缩小，为保证隔离层的填充效果，通常情况下，所述隔离层采用流体化学气相沉积工艺(Flowable Chemical VaporDeposition，简称FCVD)形成。
然而，随着半导体器件的密度提高，尺寸缩小，半导体器件的制造工艺难度提高，而所形成的半导体器件的性能变差，可靠性下降。
发明内容
本发明解决的问题是提供一种鳍式晶体管及其形成方法，所形成的鳍式晶体管的漏电流得到控制，驱动电流提高，功耗减小，稳定性改善。
为解决上述问题，本发明提供一种鳍式晶体管的形成方法，包括：提供衬底，所述衬底具有第一区，所述第一区衬底上具有第一鳍部；形成覆盖所述第一鳍部侧壁和顶部表面的栅氧层；在所述栅氧层的表面形成第一保护层；在所述衬底上形成初始隔离层，所述初始隔离层覆盖所述第一保护层和所述第一鳍部；回刻蚀所述初始隔离层，形成暴露出部分第一保护层的隔离层；形成所述隔离层之后，去除暴露出的第一保护层，并暴露出部分栅氧层。
可选的，所述初始隔离层的材料包括氧化硅、碳氧化硅、碳氮氧化硅或氮氧化硅。
可选的，所述初始隔离层的形成工艺包括流体化学气相沉积。
可选的，所述流体化学气相沉积的工艺步骤包括：在所述衬底上形成含硅的前驱体，所述含硅的前驱体覆盖所述第一保护层和所述第一鳍部；对所述含硅的前驱体进行氧化处理形成初始隔离材料膜；对所述初始隔离材料膜进行第一退火处理。
可选的，所述第一退火处理的温度为600℃～1100℃。
可选的，还包括：去除所述隔离层暴露出的第一保护层之后，形成横跨所述第一鳍部的伪栅极结构，所述伪栅极结构位于部分隔离层上，且覆盖所述第一鳍部的部分侧壁和顶部。
可选的，还包括：在形成所述伪栅极结构之前，在所述隔离层暴露出的栅氧层上形成第二保护层。
可选的，所述第二保护层的厚度为10埃～20埃。
可选的，所述第二保护层的材料包括含氮层。
可选的，所述含氮层包括氮氧化硅。
可选的，从所述第二保护层表面至所述栅氧层的表面，氮离子的质量百分比含量逐渐减少。
可选的，所述第二保护层的形成工艺包括沉积工艺或氮化工艺。
可选的，还包括：对所述第二保护层进行第二退火处理。
可选的，所述第一保护层的材料为氮硅的化合物。
可选的，所述第一保护层的厚度为30埃～100埃。
可选的，所述衬底还具有第二区，所述第二区衬底上具有第二鳍部；所述栅氧层还覆盖所述第二鳍部的侧壁和顶部表面；所述初始隔离层还覆盖所述第二鳍部。
可选的，所述第一鳍部的数量大于1个，且相邻第一鳍部的侧壁之间的距离为第一距离；所述第二鳍部的侧壁到相邻第一鳍部侧壁之间的距离为第二距离，所述第一距离小于所述第二距离。
本发明还提供一种鳍式晶体管，包括：衬底，所述衬底具有第一区，所述第一区衬底上具有第一鳍部；位于所述第一鳍部侧壁和顶部表面的栅氧层；位于所述衬底和部分栅氧层上的隔离层，且所述隔离层覆盖部分第一鳍部的侧壁；位于所述隔离层与所述栅氧层之间的第一保护层。
可选的，还包括：位于所述隔离层上的第二保护层，且所述第二保护层覆盖部分栅氧层的侧壁和顶部表面。
可选的，所述第一保护层的材料为氮硅的化合物。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的鳍式晶体管的形成方法中，位于第一区上的第一鳍部；形成覆盖所述第一鳍部侧壁和顶部表面的栅氧层；在所述栅氧层的表面形成第一保护层；在衬底上形成初始隔离层，所述初始隔离层覆盖所述第一保护层。所述第一保护层能阻止初始隔离层形成过程中的氧离子扩散至第一鳍部，避免所述第一鳍部发生氧化而导致损伤；同时在回刻蚀所述初始隔离层的过程中，所述第一保护层避免所述栅氧层受到损伤，从而提高鳍式晶体管的电学性能和可靠性。
进一步，所述衬底还具有第二区，所述第二区衬底上具有第二鳍部；所述第一鳍部的数量大于1个，且相邻第一鳍部的侧壁之间的距离为第一距离；所述第二鳍部的侧壁到相邻第一鳍部侧壁之间的距离为第二距离，在形成初始隔离层的过程中，由于所述第一距离小于所述第二距离，使得第二区与第一区的氧离子浓度产生差异，导致所述第二鳍部与第一鳍部的氧化速率不同，通过第一保护层用于阻挡氧离子，有效避免由于鳍部的宽度均匀性差而导致迁移率波动，提高所述鳍式晶体管的电学特性。
进一步，在形成所述伪栅极结构之前，在所述隔离层暴露出的栅氧层上形成第二保护层，所述第二保护层用于阻挡热载流子，从而改善TDDB(time dependent dielectricbreakdown)效应，同时所述第二保护层的材料包括含氮层，有利于抑制第一鳍部与后续形成的第一栅介质层之间的载流子隧穿现象，减少漏电流，提高所述鳍式晶体管的电学特性。
附图说明
图1至图2是一种鳍式场效应晶体管的形成过程的剖面结构示意图；
图3至图11是本发明实施例的鳍式晶体管的形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，随着半导体器件的密度提高，尺寸缩小，所形成的鳍式场效应晶体管的性能变差，可靠性下降。
在衬底表面形成覆盖鳍部部分侧壁的初始隔离层，所述初始隔离层中的氧离子扩散至鳍部而产生鳍部的氧化，导致晶体管的电学性能的下降。以下将结合附图进行说明。
图1至图2是一种鳍式场效应晶体管的形成过程的剖面结构示意图。
请参考图1，提供衬底100，所述衬底100上具有鳍部110，所述鳍部110上具有掩膜结构102。
请参考图2，在所述衬底100上形成覆盖所述鳍部110的部分侧壁的隔离层103。
所述隔离层103的形成步骤包括：在所述衬底100上形成初始隔离层，所述初始隔离层覆盖所述鳍部110的侧壁和顶部表面；平坦化所述初始隔离层，直至暴露出所述掩膜结构102；回刻蚀所述初始隔离层。
其中，所述初始隔离层的形成工艺包括流体化学气相沉积工艺(FlowableChemical Vapor Deposition，简称FCVD)，所述流体化学气相沉积工艺具有良好的沟槽填充性能，其通过溶剂将反应前驱物扩散并吸附至所述衬底100和所述鳍部110的表面，然后反应前驱物之间发生化学反应，最后生成物从所述衬底100和所述鳍部110的表面脱附。
由于反应前驱物之间的扩散系数的差异，导致所述衬底100和所述鳍部110表面的反应不充分，当所述初始隔离层的材料为氧化硅时，会造成所述鳍部110表面的氧离子聚集，导致所述鳍部110发生氧化反应而变细。由于鳍部被氧化变细的程度受周围环境影响，造成最终鳍部宽度不一致，即鳍部密度小时，鳍部宽度明显小于密度大时，造成器件电学性能波动性增大。
为了解决上述技术问题，本发明提供了一种鳍式晶体管的形成方法，包括：形成覆盖第一鳍部的侧壁和顶部表面的栅氧层；在所述栅氧层的表面形成第一保护层；回刻蚀初始隔离层，形成暴露出部分第一保护层的隔离层；形成隔离层之后，去除所述隔离层暴露出的第一保护层。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图11是本发明实施例的鳍式晶体管的形成过程的剖面结构示意图。
请参考图3，提供衬底200，所述衬底200具有第一区A，所述第一区A衬底200上具有第一鳍部201。
在本实施例中，所述衬底还具有第二区B，所述第二区B衬底200上具有第二鳍部202；所述第一鳍部的数量大于1个，且相邻第一鳍部的侧壁之间的距离为第一距离；所述第二鳍部的侧壁到相邻第一鳍部侧壁之间的距离为第二距离，所述第一距离小于所述第二距离。
在另一实施例中，当第二鳍部202的数量大于1时，相邻第二鳍部202之间的距离大于相邻第一鳍部201之间的距离。
所述衬底200、第一鳍部201、以及第二鳍部202的形成步骤包括：提供半导体基底(未图示)；在所述半导体基底上形成图形化层，所述图形化层定义第一鳍部201和第二鳍部202的位置和形状；以所述图形化层为掩膜，刻蚀所述半导体基底，形成所述衬底200、第一鳍部201、以及第二鳍部202。
在一实施例中，所述衬底200、第一鳍部201、以及第二鳍部202的形成步骤还包括：在形成所述图形化层之前，还在所述半导体基底上形成衬垫氧化层(未图示)和位于所述衬垫氧化层上的掩膜结构(未图示)。所述衬垫氧化层用于改善所述掩膜结构与所述半导体基底之间界面缺陷，降低由于所述掩膜结构的缺失风险；所述掩膜结构用于后续对初始隔离层进行平坦化时，保护所述第一鳍部201的顶部不受损伤，同时也作为初始隔离层平坦化时的终止层。
在一实施例中，在所述衬底200上还具有第三鳍部(未图示)。所述第三鳍部在形成所述第一鳍部201和第二鳍部202的同时形成。在形成衬垫氧化层之前，还包括：在所述衬底200上形成底部抗反射层，所述底部抗反射层覆盖所述第一鳍部201、第二鳍部202、以及初始第三鳍部的侧壁和顶部表面；在所述底部抗反射层上形成图形化层，以所述图形化层为掩膜，刻蚀暴露出的所述底部抗反射层和第三鳍部；在刻蚀第三鳍部之后，去除所述底部抗反射层和图形化层。
在另一实施例中，还包括：形成所述衬底200、第一鳍部201、以及第二鳍部202之后，去除所述衬垫氧化层和所述掩膜结构。
所述半导体基底的材料可以是单晶硅、多晶硅或非晶硅；所述半导体基底的材料也可以是硅、锗、锗化硅、砷化镓等半导体材料；所述半导体基底还可以是绝缘体上的硅、锗、锗化硅、砷化镓等半导体材料。
在另一实施例中，所述第一鳍部201和第二鳍部202通过刻蚀形成于所述衬底200表面的半导体膜上；所述半导体膜采用选择性外延沉积工艺形成于所述衬底200的表面。所述半导体膜的材料包括硅、锗、碳化硅或硅锗。
所述衬垫氧化层的材料包括氧化硅、碳氧化硅、碳氮氧化硅或氮氧化硅。
所述衬垫氧化层的形成工艺包括沉积工艺或氧化工艺。
所述掩膜结构的材料包括氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
请参考图4，形成覆盖所述第一鳍部201侧壁和顶部表面的栅氧层210。
在本实施例中，所述栅氧层210还覆盖所述第二鳍部202的侧壁和顶部表面。
在一实施例中，所述栅氧层210还覆盖第三鳍部的侧壁和顶部表面。
所述栅氧层210作为伪栅介质层，用于在后续去除伪栅极结构时保护所述第一鳍部201和第二鳍部202的表面，同时也用于增强所述第一鳍部201和第二鳍部202与后续形成的初始隔离层之间的结合强度，从而简化工艺步骤。
所述栅氧层210的材料包括氧化硅。
所述栅氧层210的厚度为10埃～40埃。
所述栅氧层210的形成工艺包括沉积工艺、热氧化工艺或湿法氧化工艺中的一种或多种组合。
在本实施例中，采用热氧化工艺形成所述栅氧层210。所述热氧化工艺的参数包括：时间为100秒～1000秒，压强为50mtorr～～300torr，氧气与氮气的气体流量比为1/20～1/5。
在另一实施例中，所述栅氧层210形成工艺为原位蒸汽生成工艺(In-Situ SteamGeneration，简称ISSG)；所述原位蒸汽生成工艺的参数包括：温度为700℃～1200℃，气体包括氢气和氧气，氧气流量为1slm～50slm，氢气流量为1slm～10slm，时间为10秒～5分钟。所述原位蒸汽生成工艺形成的栅氧层210具有良好的阶梯覆盖能力，能够使所形成的栅氧层210紧密地覆盖于所述第一鳍部201的侧壁和顶部表面，且所形成的所述栅氧层210的厚度均匀。
在一实施例中，所述栅氧层210的形成工艺步骤包括：在低压环境下，使用氧气和氢气的混合气体，在所述第一鳍部201的表面形成大量气相活性的原子氧，所述原子氧在第一鳍部201的顶部、拐角以及侧壁的氧化速率相同，利用原子氧来氧化所述第一鳍部201，从而形成厚度均匀且拐角光滑的栅氧层210。
请参考图5，在所述栅氧层210的表面形成第一保护层211。
在后续形成初始隔离层的过程中，相邻第一鳍部201的侧壁之间的距离为第一距离，所述第二鳍部202的侧壁与相邻的第一鳍部201的侧壁之间的距离为第二距离，所述第一距离小于所述第二距离。由于两者距离之间的差异，在后续形成初始隔离层的过程中，会导致所述第二鳍部202与第一鳍部201的氧化速率差异。通过第一保护层211用于阻挡初始隔离层形成过程中的氧离子，有效避免由于第二鳍部202与第一鳍部201之间的宽度差异而导致迁移率波动，提高所述鳍式晶体管的电学特性；同时在后续回刻蚀所述初始隔离层的过程中，所述第一保护层211避免所述栅氧层210受到损伤，从而提高鳍式晶体管的电学性能和可靠性。
所述第一保护层211的材料为氮硅的化合物，例如：氮化硅。
所述第一保护层211的厚度为30埃～100埃。所述第一保护层211的厚度过小，对所述栅氧层210的保护不足，无法有效阻挡后续初始隔离层形成过程中的氧离子的扩散；厚度过大时，造成工艺浪费。
所述第一保护层211的形成工艺包括沉积工艺。
在本实施例中，所述第一保护层211的材料为氮化硅，采用原子层沉积工艺形成所述第一保护层211。
在一实施例中，所述第一保护层211的材料为氮氧化硅。为控制鳍式晶体管的短沟道效应，氮氧化硅与氧化硅相比，其等效氧化物厚度更小，从而提高栅电极电容；同时氮氧化硅可有效抑制硼、氧等杂质元素的扩散。形成所述第一保护层211的工艺气体包括四氯化硅、氨气以及水蒸气。
请参考图6，在所述衬底200上形成初始隔离层203，所述初始隔离层203覆盖所述第一保护层211和所述第一鳍部201。
所述初始隔离层203的形成工艺包括流体化学气相沉积；所述流体化学气相沉积的工艺步骤包括：在所述衬底200上形成含硅的前驱体，所述含硅的前驱体覆盖所述第一保护层211、第一鳍部201、以及第二鳍部202；对所述含硅的前驱体进行氧化处理形成初始隔离材料膜(未图示)；对所述初始隔离材料膜进行第一退火处理。
在本实施例中，在第一退火处理之后，还对所述初始隔离层203进行平坦化，所述初始隔离层203暴露出所述第一鳍部201顶部的第一保护层211。
在本实施例中，所述初始隔离层203还覆盖所述第二鳍部202，且暴露出所述第二鳍部202顶部的第一保护层211。
在一实施例中，所述初始隔离层203还覆盖第三鳍部(未图示)的侧壁和顶部表面。
所述第一退火工艺的温度为600℃～1100℃。受流体化学气相沉积中前驱物的扩散系数以及衬底200的表面张力的影响，在所述衬底200和所述第一保护层211容易产生氧离子的积聚。通过对初始隔离材料膜进行退火处理，使所述初始隔离材料膜在高温下进行结构重组，形成组份稳定且均匀的初始隔离层203，提高所述鳍式晶体管的可靠性。
所述初始隔离材料膜的材料包括氧化硅、碳氧化硅、碳氮氧化硅或氮氧化硅。
请参考图7，回刻蚀所述初始隔离层203(如图6所示)，形成暴露出部分第一保护层211的隔离层204。
回刻蚀所述初始隔离层203的工艺包括湿法刻蚀工艺和干法刻蚀工艺中的一种或两种组合。
在本实施例中，采用干法刻蚀工艺对所述初始隔离层203进行回刻蚀。所述干法刻蚀工艺的工艺参数包括：采用的工艺气体包括He、NH3和NF3，所述He的气体流量为600sccm～～2000sccm，所述NH3的气体流量为200sccm～～500sccm，所述NF3的气体流量为20sccm～～200sccm，工艺压强为2torr～10torr，工艺时间为35秒～500秒。
在一实施例中，采用稀释的氢氟酸(DHF)对所述初始隔离层203进行回刻蚀。
在另一实施例中，采用Siconi工艺回刻蚀所述初始隔离层203。所述Siconi工艺的工艺气体包括NF3和NH3，且所述Siconi工艺包括远程等离子体刻蚀和原位退火两个步骤：首先将NF3和NH3转变成氟化氨(NH4F)和二氟化氨(NH4F2)的等离子体，所述等离子体与所述初始隔离层203反应，形成六氟硅氨((NH4)SiF6)；其次，采用原位退火使得六氟硅氨分解为气态的四氟化硅(SiF4)、氨气(NH3)和氟化氢(HF)并被抽离。
在一实施例中，所述隔离层204覆盖第三鳍部(未图示)的侧壁和顶部表面。
请参考图8，形成隔离层204之后，去除暴露出的第一保护层211，并暴露出栅氧层210。
去除所述第一保护层211的工艺包括湿法刻蚀工艺和干法刻蚀工艺中的一种或两种组合。
在本实施例中，去除所述第一保护层211的工艺为各向异性的干法刻蚀工艺。
需要说明的是，在采用干法刻蚀工艺去除所述第一保护层211时，等离子体会对所述栅氧层210产生轰击，造成所述栅氧层210的表面损伤。
在本实施例中，还包括：去除所述隔离层暴露出的第一保护层之后，形成横跨所述第一鳍部的伪栅极结构，所述伪栅极结构位于部分隔离层上，且覆盖所述第一鳍部的部分侧壁和顶部。
在本实施例中，还包括：在形成所述伪栅极结构之前，在所述隔离层暴露出的部分栅氧层上形成第二保护层。
请参考图9，在所述隔离层204暴露出的栅氧层210上形成第二保护层212。
所述第二保护层212的材料包括含氮层；所述含氮层包括氮氧化硅。
所述第二保护层212的形成工艺包括沉积工艺或氮化工艺。
在本实施例中，所述第二保护层212的材料为氮氧化硅，氮氧化硅具有优异的力学性能、电力学性能、热力学性能、化学稳定性和耐原子氧特性，更重要的是氮氧化硅材料可有效抑制硼、氧等杂质元素的扩散；同时氮氧化硅的介电系数高于氧化硅，有利于抑制所述第一鳍部201和第二鳍部202与后续形成的第一栅介质层之间的载流子隧穿现象，减少漏电流。
在本实施例中，所述第二保护层212的形成工艺为解耦等离子体氮化工艺。
在一实施例中，从所述第二保护层212表面至所述栅氧层210的表面，氮离子的质量百分比含量逐渐减少。
所述第二保护层212的厚度为10埃～20埃。所述第二保护层212的厚度过小时，无法完全覆盖所述栅氧层210；所述第二保护层212的厚度过大时，造成工艺浪费。
在本实施例中，还包括：对所述第二保护层进行第二退火处理。
请参考图10，对所述第二保护层212进行第二退火处理。
所述第二退火处理用于修复第二保护层212形成过程中的晶格损伤，由此形成稳定的Si-N键，同时在第二退火处理过程中，对所述第一鳍部201与栅氧层210之间、以及所述第二鳍部201与栅氧层210之间的界面进行修复，改善由于漏电流而导致半导体器件的电学性能下降。
在本实施例中，采用氮化后热退火处理(Post Nitridation Anneal，简称PNA)对所述第二保护层212进行第二退火处理。
在一实施例中，所述氮化后热退火处理的步骤包括：先在氮气中进行高温退火，然后在氧气中进行再次高温退火。
请参考图11，形成横跨所述第一鳍部201的伪栅极结构，所述伪栅极结构位于部分隔离层204上，且覆盖所述第一鳍部201的部分侧壁和顶部。
所述伪栅极结构包括伪栅极层221，且所述伪栅极层221位于部分所述隔离层204上，且覆盖部分所述第二保护层212。
在本实施例中，所述伪栅极结构还横跨所述第二鳍部202，覆盖所述第二鳍部202的部分侧壁和顶部。
所述伪栅层221的材料为多晶硅。所述伪栅层221的形成步骤包括：在所述隔离层204上形成伪栅材料膜，所述伪栅材料膜覆盖所述第二保护层212。
对所述伪栅材料膜进行平坦化；在所述平坦化工艺之后，在所述伪栅材料膜表面形成图形化层，所述图形化层定义出伪栅极层221的位置和形状；以所述图形化层为掩膜，刻蚀所述伪栅材料膜，直至暴露出所述隔离层204为止。
相应的，本实施例还提供一种采用上述方法形成的鳍式晶体管，请参考图10，包括：衬底200，所述衬底200具有第一区A，所述第一区A衬底200上具有第一鳍部201；位于所述第一鳍部201侧壁和顶部表面的栅氧层210；位于所述衬底200和部分栅氧层210上的隔离层204，且所述隔离层204覆盖部分第一鳍部201的侧壁；位于所述隔离层204与所述栅氧层210之间的第一保护层211。
在本实施例中，所述鳍式晶体管还包括：位于所述隔离层204上的第二保护层212，且所述第二保护层212覆盖部分栅氧层210的侧壁和顶部表面。
所述第二保护层212的厚度为10埃～20埃。
所述第二保护层212的材料、尺寸和结构均参考前述实施例。
从所述第二保护层212表面至所述栅氧层210的表面，氮离子的质量百分比含量逐渐减少。
所述第一保护层211的材料包括氮化硅、碳氧化硅、碳氮氧化硅或氮氧化硅。
所述第一保护层211的尺寸和结构均参考前述实施例。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种鳍式晶体管的形成方法，其特征在于，包括：
提供衬底，所述衬底具有第一区，所述第一区衬底上具有第一鳍部；
形成覆盖所述第一鳍部侧壁和顶部表面的栅氧层；
在所述栅氧层的表面形成第一保护层；
在所述衬底上形成初始隔离层，所述初始隔离层覆盖所述第一保护层和所述第一鳍部；
回刻蚀所述初始隔离层，形成暴露出部分第一保护层的隔离层；
形成所述隔离层之后，去除暴露出的第一保护层，并暴露出部分栅氧层；
在暴露出的所述栅氧层上形成第二保护层。
2.如权利要求1所述的鳍式晶体管的形成方法，其特征在于，所述初始隔离层的材料包括氧化硅、碳氧化硅、碳氮氧化硅或氮氧化硅。
3.如权利要求1所述的鳍式晶体管的形成方法，其特征在于，所述初始隔离层的形成工艺包括流体化学气相沉积。
4.如权利要求3所述的鳍式晶体管的形成方法，其特征在于，所述流体化学气相沉积的工艺步骤包括：在所述衬底上形成含硅的前驱体，所述含硅的前驱体覆盖所述第一保护层和所述第一鳍部；对所述含硅的前驱体进行氧化处理形成初始隔离材料膜；对所述初始隔离材料膜进行第一退火处理。
5.如权利要求4所述的鳍式晶体管的形成方法，其特征在于，所述第一退火处理的温度为600℃～1100℃。
6.如权利要求1所述的鳍式晶体管的形成方法，其特征在于，还包括：去除所述隔离层暴露出的第一保护层之后，形成横跨所述第一鳍部的伪栅极结构，所述伪栅极结构位于部分隔离层上，且覆盖所述第一鳍部的部分侧壁和顶部。
7.如权利要求1所述的鳍式晶体管的形成方法，其特征在于，所述第二保护层的厚度为10埃～20埃。
8.如权利要求1所述的鳍式晶体管的形成方法，其特征在于，所述第二保护层的材料包括含氮层。
9.如权利要求8所述的鳍式晶体管的形成方法，其特征在于，所述含氮层包括氮氧化硅。
10.如权利要求8所述的鳍式晶体管的形成方法，其特征在于，从所述第二保护层表面至所述栅氧层的表面，氮离子的质量百分比含量逐渐减少。
11.如权利要求1所述的鳍式晶体管的形成方法，其特征在于，所述第二保护层的形成工艺包括沉积工艺或氮化工艺。
12.如权利要求1所述的鳍式晶体管的形成方法，其特征在于，还包括：对所述第二保护层进行第二退火处理。
13.如权利要求1所述的鳍式晶体管的形成方法，其特征在于，所述第一保护层的材料为氮硅的化合物。
14.如权利要求1所述的鳍式晶体管的形成方法，其特征在于，所述第一保护层的厚度为30埃～100埃。
15.如权利要求1所述的鳍式晶体管的形成方法，其特征在于，所述衬底还具有第二区，所述第二区衬底上具有第二鳍部；所述栅氧层还覆盖所述第二鳍部的侧壁和顶部表面；所述初始隔离层还覆盖所述第二鳍部。
16.如权利要求15所述的鳍式晶体管的形成方法，其特征在于，所述第一鳍部的数量大于1个，且相邻第一鳍部的侧壁之间的距离为第一距离；所述第二鳍部的侧壁到相邻第一鳍部侧壁之间的距离为第二距离，所述第一距离小于所述第二距离。
17.一种鳍式晶体管，其特征在于，包括：
衬底，所述衬底具有第一区，所述第一区衬底上具有第一鳍部；
位于所述第一鳍部侧壁和顶部表面的栅氧层；
位于所述衬底和部分栅氧层上的隔离层，且所述隔离层覆盖部分第一鳍部的侧壁；
位于所述隔离层与所述栅氧层之间的第一保护层；
第二保护层，所述第二保护层覆盖部分栅氧层。
18.如权利要求17所述的鳍式晶体管，其特征在于，所述第一保护层为氮硅的化合物。
CN201710611384.4A 2017-07-25 2017-07-25 鳍式晶体管及其形成方法 Active CN109300844B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710611384.4A CN109300844B (zh) 2017-07-25 2017-07-25 鳍式晶体管及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710611384.4A CN109300844B (zh) 2017-07-25 2017-07-25 鳍式晶体管及其形成方法

Publications (2)

Publication Number Publication Date
CN109300844A CN109300844A (zh) 2019-02-01
CN109300844B true CN109300844B (zh) 2020-07-10

Family

ID=65167817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710611384.4A Active CN109300844B (zh) 2017-07-25 2017-07-25 鳍式晶体管及其形成方法

Country Status (1)

Country Link
CN (1) CN109300844B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111816555B (zh) * 2019-04-12 2023-05-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097533A (zh) * 2014-05-12 2015-11-25 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105826194A (zh) * 2015-01-07 2016-08-03 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
EP3190610A2 (en) * 2016-01-07 2017-07-12 Semiconductor Manufacturing International Corporation (Shanghai) Fin field-effect transistor and fabrication method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097533A (zh) * 2014-05-12 2015-11-25 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105826194A (zh) * 2015-01-07 2016-08-03 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
EP3190610A2 (en) * 2016-01-07 2017-07-12 Semiconductor Manufacturing International Corporation (Shanghai) Fin field-effect transistor and fabrication method thereof

Also Published As

Publication number Publication date
CN109300844A (zh) 2019-02-01

Similar Documents

Publication Publication Date Title
CN104008994B (zh) 半导体装置的制造方法
US20080171438A1 (en) Methods of uniformly removing silicon oxide, a method of removing a sacrifical oxide, and an intermediate semiconductor device structure
US8580653B2 (en) Method for fabricating an isolation structure
TW200408069A (en) Method of manufacturing a flash memory cell
CN109994547B (zh) 半导体器件及其形成方法
US20120135594A1 (en) Method for forming a gate electrode
CN106952816B (zh) 鳍式晶体管的形成方法
TW201916122A (zh) 半導體元件的製造方法
CN107039272B (zh) 鳍式晶体管的形成方法
CN110648915B (zh) 半导体器件及其形成方法
CN109148296B (zh) 半导体结构及其形成方法
CN109872953B (zh) 半导体器件及其形成方法
US8163625B2 (en) Method for fabricating an isolation structure
CN103855213A (zh) 具有界面层的半导体器件及其制造方法
US6864149B2 (en) SOI chip with mesa isolation and recess resistant regions
CN107978514B (zh) 晶体管及其形成方法
CN109300844B (zh) 鳍式晶体管及其形成方法
US10879111B1 (en) Dielectric plugs
KR100634260B1 (ko) 박막 형성 방법 및 이를 이용하는 반도체 소자 형성 방법
CN108807377B (zh) 半导体器件及其形成方法
CN107591323B (zh) 隔离结构的形成方法
CN110911342A (zh) 浅沟槽隔离结构及其制备方法
US9349814B2 (en) Gate height uniformity in semiconductor devices
CN110571266B (zh) Finfet器件及其制备方法
CN108987476B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant