CN111816555B - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN111816555B
CN111816555B CN201910295450.0A CN201910295450A CN111816555B CN 111816555 B CN111816555 B CN 111816555B CN 201910295450 A CN201910295450 A CN 201910295450A CN 111816555 B CN111816555 B CN 111816555B
Authority
CN
China
Prior art keywords
forming
fin
semiconductor layer
substrate
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910295450.0A
Other languages
English (en)
Other versions
CN111816555A (zh
Inventor
王楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910295450.0A priority Critical patent/CN111816555B/zh
Publication of CN111816555A publication Critical patent/CN111816555A/zh
Application granted granted Critical
Publication of CN111816555B publication Critical patent/CN111816555B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/785Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供半导体器件的形成方法,包括步骤:提供衬底,所述衬底上形成有鳍部;所述鳍部包括密集区和稀疏区;在所述鳍部的侧壁上形成侧墙,位于所述稀疏区的相邻所述鳍部的所述侧墙之间形成有开口;在所述衬底上形成半导体层,所述半导体层覆盖所述鳍部以及所述侧墙,且所述半导体层填充满所述开口;刻蚀去除所述开口内的所述半导体层,直至暴露出所述衬底;本发明利用侧墙预先定义了进行伪栅结构切割形成开口的位置,保证了所述开口到所述鳍部之间具有足够距离,在后续将伪栅结构换成金属栅极结构的时,能够避免金属材料之间形成空隙,便于提高半导体器件使用性能的稳定性。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种半导体器件及其形成方法。
背景技术
随着半导体制造技术的飞速发展,半导体器件朝着更高的元件密度,以及更高的集成度的方向发展。器件作为最基本的半导体器件,目前正被广泛应用,传统的平面器件对沟道电流的控制能力变弱,产生短沟道效应而导致漏电流,最终影响半导体器件的电学性能。
为了克服器件的短沟道效应,抑制漏电流,现有技术提出了鳍式场效应晶体管(Fin FET),鳍式场效应晶体管是一种常见的多栅器件,鳍式场效应晶体管的结构包括:位于半导体衬底表面的鳍部和隔离结构,所述隔离结构覆盖部分所述鳍部的侧壁,位于衬底上且横跨的栅极结构;位于所述栅极结构两侧的鳍部内的源区和漏区。
然而,随着半导体器件的尺寸缩小,器件密度的提高,所形成的鳍式场效应晶体管的性能不稳定。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法,使得形成的半导体器件的性能稳定。
为解决上述问题,本发明提供半导体器件的形成方法,包括步骤:提供衬底,所述衬底上形成有鳍部;所述鳍部包括密集区和稀疏区;在所述鳍部的侧壁上形成侧墙,位于所述稀疏区的相邻所述鳍部侧墙之间形成有开口;在所述衬底上形成半导体层,所述半导体层覆盖所述鳍部以及所述侧墙,且所述半导体层填充满所述开口;刻蚀去除所述开口内的所述半导体层直至暴露出所述衬底。
可选的,所述侧墙的厚度在20~40纳米之间。
可选的,所述侧墙采用单层结构或者叠层结构。
可选的,当所述侧墙采用单层结构时,所述侧墙的材料包括硅、锗、锗硅、碳化硅、砷化镓中的一种。
可选的,当所述侧墙采用叠层结构时,所述侧墙的材料包括硅、锗、锗硅、碳化硅、砷化镓中的多种组合。
可选的,所述半导体层的材料包括硅锗、硅、锗、砷化镓中的一种或者多种。
可选的,形成所述半导体层的方法包括化学气相沉积法或者原子层沉积法。
可选的,刻蚀去除所述开口内的所述半导体层直至暴露出所述衬底的步骤,包括:刻蚀去除所述开口内的部分所述半导体层,直至暴露出所述开口两侧的部分所述侧墙;在所述开口两侧的所述半导体层以及暴露出的所述侧墙的侧壁上形成硬掩膜层;继续刻蚀所述开口内的所述半导体层直至暴露出所述衬底。
可选的,所述硬掩膜层的材料为氮化硅、氧化硅、无定形硅、碳化硅、或者氮氧化硅中的一种或者多种。
可选的,所述鳍部的顶部还形成有掩膜层。
一种半导体器件,包括:衬底;鳍部,位于所述衬底上,包括密集区和稀疏区;侧墙,位于所述鳍部的侧壁上;开口,位于所述稀疏区的相邻所述侧墙之间;半导体层,位于所述衬底上、所述鳍部的顶部以及所述侧墙的侧壁与顶部上。
与现有技术相比,本发明的技术方案具有以下优点:
首先在所述鳍部的侧壁上形成有侧墙,在稀疏区的相邻所述鳍部的侧墙之间形成有开口,再形成所述半导体层,所述半导体层填满所述开口和覆盖所述鳍部以及所述侧墙,将形成的所述侧墙和所述半导体层作为伪栅结构;最后利用自对准工艺去除所述开口内的半导体层,完成对伪栅结构的切割。在所述鳍部的侧壁上形成所述侧墙,所述稀疏区的所述侧墙之间形成有所述开口,利用所述侧墙预先定义了对进行伪栅结构切割时,在伪栅结构内形成的开口位置,保证了所述开口到所述鳍部之间具有足够距离,在后续将伪栅结构换成金属栅极结构的时候,一方面由于所述开口到所述鳍部之间具有足够的距离,去除所述侧墙和所述半导体层时,不易在衬底上留下残留;另一方面由于在所述开口和所述鳍部之间具有足够的空间进行金属栅极材料的填充,保证在填充金属材料时,能够避免在金属材料之间形成空隙,便于提高半导体器件使用性能的稳定性。
附图说明
图1至图4是一种半导体器件形成过程的结构示意图;
图5至图9是本发明第一实施例中半导体器件形成过程的结构示意图;
图10至图19是本发明第二实施例中半导体器件形成过程的结构示意图。
具体实施方式
目前形成的半导体器件的性能稳定性差。
图1至图4是一种半导体器件形成过程的结构示意图。
参考图1,提供衬底100。
参考图2,在所述衬底100上形成若干鳍部110,所述鳍部包括密集区111和稀疏区112。
参考图3,在所述衬底100上形成横跨所述鳍部110的伪栅结构120。
参考图4,在所述稀疏区112的相邻所述鳍部110上的所述伪栅结构120内形成开口130。
发明人研究发现,在后续将所述伪栅结构120替换成金属栅极结构时,由于所述开口130到所述鳍部110之间的距离太小,导致在形成金属栅极结构时,金属材料不易填充到所述鳍部110和所述开口130之间的间隙中,造成的金属栅极中形成有空隙;另一方面去除所述伪栅结构120的时候,由于所述鳍部110和所述开口130之间的距离太小,导致伪栅结构120不易被去除干净,造成所述伪栅结构120的残留,影响半导体器件的使用性能。
发明人研究发现,先在鳍部的侧壁上形成侧墙,鳍部包括鳍部稀疏区和鳍部密集区,在鳍部稀疏区的侧墙之间形成有开口,再形成半导体层,半导体层填满开口并且覆盖鳍部和侧墙,将形成的侧墙和半导体层作为伪栅结构,利用自对准工艺将开口内的半导体层去除,完成对伪栅结构的切割,这种方法具有两个优点,一是利用侧墙预先定义好了开口到鳍部的距离,保证鳍部到开口之间有足够的空间,在后续工艺中用金属栅结构替换伪栅结构时,金属材料有足够的填充空间,不会造成形成的金属栅极内有空隙;二是由于开口到鳍部之间有足够的距离,这样在去除侧墙和半导体层时,也不容易造成侧墙和半导体层材料的残留,从而影响半导体器件的使用性能。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细地说明。
第一实施例
图5至图9是本发明第一实施例中半导体器件形成过程的结构示意图。
首先参考图5,提供衬底200。
本实施例中,所述衬底200的材料为单晶硅;其他实施例中,所述衬底200可以是单晶硅,多晶硅或非晶硅;所述衬底200也可以是硅、锗、锗化硅、砷化镓等半导体材料。
参考图6,在所述衬底200上形成若干鳍部300,所述鳍部包括密集区310和稀疏区320。
形成所述鳍部300的方法包括:先在所述衬底200上形成光刻胶层;曝光、显影工艺后,在所述光刻胶层内形成光刻胶图案;之后以图案化后的光刻胶层为掩膜刻蚀所述衬底200,从而在衬底200上形成鳍部300。
参考图7,在所述鳍部300的侧壁上形成侧墙301,位于所述稀疏区320的相邻所述鳍部300的所述侧墙301之间形成有开口330。
本实施例中,所述侧墙301的厚度在20~40纳米之间,当所述侧墙301的厚度小于20纳米时,会导致位于所述密集区310的相邻所述鳍部300的侧墙301之间也会形成开口,这种开口的形成不符合实际工艺的需求;当所述侧墙301的厚度大于40纳米时,一方面会出现在所述稀疏区320形成的所述开口330太小,不能满足实际的工艺要求;另一方面,由于形成的所述侧墙301厚度太厚,相邻所述侧墙301的厚度大于等于所述稀疏区320上的相邻所述鳍部300之间的距离,从而导致不能形成所述开口330。
本实施例中,在所述稀疏区320的所述侧墙301之间形成所述开口330,利用所述侧墙301预先定义好所述开口330到所述鳍部300的距离,保证所述开口330到所述鳍部300之间有足够的空间和距离,为后续形成金属栅极,填充金属材料预留足够的空间。
本实施例中,所述侧墙301的材料采用单层结构;其他实施例中,所述侧墙301还可采用叠层结构。
本实施例中,所述侧墙301的材料是硅;其他实施例中,所述侧墙301的材料还可为锗、锗硅、碳化硅、砷化镓中的一种或者多种组合。
参考图8,在所述衬底200上形成半导体层302,所述半导体层302覆盖所述鳍部300以及所述侧墙301,且所述半导体层302填充满所述开口330。
本实施例中,所述半导体层302的材料为硅锗;其他实施例中,所述半导体层302的材料还可采用硅、锗、砷化镓中的一种或者多种。
本实施例中,形成所述半导体层302的方法为化学气相沉积法;其他实施例中还可采用原子层沉积法或者物理气相沉积法。
参考图9,刻蚀去除所述开口330内的所述半导体层302,直至暴露出所述衬底200。
本实施例中,将形成的所述侧墙301和所述半导体层302作为伪栅结构,利用自对准工艺将所述开口330内的所述半导体层302去除,完成对伪栅结构的切割。由于所述开口330到所述鳍部300的距离由所述侧墙301预先定义好,这样保证了所述开口330到所述鳍部300之间具有足够大的空间;去除所述侧墙301和所述半导体层302,形成金属栅极时,在所述鳍部300和所述开口330之间具有足够的空间进行金属材料的填充,所述鳍部300和所述开口330之间的气压较小,形成的金属栅极内不会有空隙等缺陷,提高了半导体器件的性能。
本实施例中,由于所述开口330和所述鳍部300之间具有足够大的距离,在去除所述侧墙301以及所述半导体层302时,不会在所述开口330和所述鳍部300之间留有所述侧墙301以及所述半导体层302的残留,影响后续形成半导体器件的使用性能,增强半导体器件性能的稳定性。
本实施例中,采用湿法刻蚀工艺去除所述开口330内的所述半导体层302。所述湿法刻蚀工艺的刻蚀液对硅和硅锗有很好的选择比,能够保证在去除硅锗的同时,硅的形貌不受影响。
本实施例中所述湿法刻蚀的参数包括:刻蚀液为HCl溶液,温度为25摄氏度~300摄氏度,所述HCl溶液的体积百分比为20%~90%。
利用上述方法形成的一种半导体器件,包括衬底200;鳍部300,位于所述衬底200上,包括密集区310和稀疏区320;侧墙301,位于所述鳍部300的侧壁上;开口330,位于所述稀疏区320的相邻所述侧墙301之间;半导体层302,位于所述衬底200上、所述鳍部300的顶部以及所述侧墙301的侧壁与顶部上。
第二实施例
图10至图19是本发明第二实施例中半导体器件形成过程的结构示意图。
首先参考图10,提供衬底200。
本实施例中,所述衬底200的材料与第一实施例中的所述衬底200的材料相同;其他实施例中,所述衬底200的材料与第一实施例中的所述衬底200的材料还可不同。
参考图11,在所述衬底200上形成所述鳍部300,所述鳍部300包括密集区310和稀疏区320。
本实施例中,形成所述鳍部300的方法与第一实施例中形成所述鳍部300的方式相同;其他实施例中,还可采用不同的方式形成所述鳍部300。
参考图12,在所述衬底200上形成隔离结构400,所述隔离结构400的顶部低于所述鳍部300的顶部。
本实施例中,在所述衬底200上形成有隔离结构400;其他实施例中,在所述衬底200上还可不形成隔离结构400。
本实施例中,所述隔离结构400的材料包括氧化硅。
形成所述隔离结构400的方法包括:在所述衬底200上形成覆盖所述鳍部300的隔离结构膜(未图示);回刻蚀隔离结构膜,形成所述隔离结构400。
形成所述隔离结构膜的工艺为沉积工艺,如流体化学气相沉积工艺。采用流体化学气相沉积工艺形成隔离结构膜,使隔离结构膜的填充性能较好。
形成隔离结构膜所采用的流体化学气相沉积工艺的步骤包括:在衬底200上形成隔离流体层;进行水汽退火,使所述隔离流体层形成隔离结构膜。
所述水汽退火的参数包括:采用的气体包括氧气、臭氧和气态水,退火温度为350摄氏度~750摄氏度。
参考图13,在所述鳍部300的顶部形成掩膜层500。
本实施例中,在所述鳍部300的顶部形成掩膜层500;其他实施例中,还可不在所述鳍部300的顶部形成所述掩膜层500。
本实施例中,在所述鳍部300的顶部形成所述掩膜层500的目的是保护所述鳍部300的表面不受到损伤,从而才能为后续形成半导体器件的形成提供表面质量好的鳍部,便于提高形成半导体器件性能的稳定性。
本实施例中,所述掩膜层500的材质为氮化硅;其他实施例中,所述掩膜层500的材料还可为氧化硅或者碳化硅中的一种或者多种。
本实施例中,所述掩膜层500的形成方法采用化学气相沉积的方法;在其他实施例中,所述掩膜层500的形成方法还可采用等离子气相沉积的方法。
参考图14,在所述鳍部300的侧壁上形成所述侧墙301,在所述稀疏区320的相邻所述侧墙301之间形成有开口330,所述侧墙301的顶部与所述掩膜层500齐平。
本实施例中,所述侧墙301的材料为硅锗;其他实施例中,所述侧墙301的材料还可为锗、硅、砷化镓中的一种或者多种。
本实施例中,利用所述侧墙301定义好所述开口330到所述鳍部300之间的距离,保证所述鳍部300与所述开口330之间具有足够的空间,为后续形成金属栅极,进行金属材料填充时,有足够的空间便于金属材料的填充,形成质量好的金属栅极,从而提高半导体器件的使用性能及稳定性。
参考图15,去除所述掩膜层500。
本实施例中,灰化工艺去除所述掩膜层500;其他实施例中,还可采用刻蚀去除所述掩膜层500。
参考图16,在所述衬底200上形成半导体层302,所述半导体层302覆盖所述鳍部300以及所述侧墙301,且所述半导体层302填充满所述开口330。
本实施例中,所述半导体层302的材料为硅;其他实施例中,所述半导体层302的材料还可为锗、硅锗、砷化镓中的一种或者多种。
本实施例中,采用原子层沉积法形成所述半导体层302;其他实施例中,采用化学气相沉积法或者物理气相沉积法形成所述半导体层302。
参考图17,刻蚀去除所述开口330内的部分所述半导体层302,直至暴露出所述开口330两侧的部分所述侧墙301。
本实施例中,采用湿法刻蚀去除所述开口330内的部分所述半导体层302,直至暴露出所述开口330两侧的部分所述侧墙301,从而保证在刻蚀去除部分所述半导体层302的时候,不会对所述开口330侧壁的所述侧墙301的表面造成损伤。
参考图18,在所述开口330两侧的所述半导体层302以及部分所述侧墙301上形成硬掩膜层600。
本实施例中,在部分刻蚀后的所述半导体层302的侧壁上形成硬掩膜层600;其他实施例中,还可不形成所述硬掩膜层600。
本实施例中,所述硬掩膜层600的材料为氮化硅;其他实施例中所述硬掩膜层600还可为无定形硅或者氧化硅或者碳化硅或者氮氧化硅中的一种或者多种。
本实施例中,在所述开口330两侧的所述半导体层302以及所述侧墙301上形成硬掩膜层600的目的是保护经过部分刻蚀之后,所述开口330两侧的所述半导体层302以及暴露出的部分所述侧墙301表面的完整性,防止在后续的刻蚀过程中对所述开口330侧壁的所述半导体层302的表面以及所述侧墙301的表面造成损伤,影响形成的伪栅结构形状。
参考图19,继续刻蚀所述开口330内部剩余的所述半导体层302,直至暴露出所述衬底200,去除所述硬掩膜层600。
本实施例中,也采用湿法刻蚀去除所述开口330内的所述半导体层302,因为湿法刻蚀具有很好的刻蚀比,能够在去除所述开口330内所述半导体层302的同时不会对所述开口330两侧的所述侧墙301造成损伤。
利用上述方法形成的一种半导体器件,包括衬底200;鳍部300,位于所述衬底200上,包括密集区310和稀疏区320;隔离结构400,位于所述衬底200上;侧墙301,位于所述鳍部300的侧壁上;开口330,位于所述稀疏区320的相邻所述侧墙301之间;半导体层302,位于所述衬底200上、所述鳍部300的顶部以及所述侧墙301的侧壁与顶部上。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (9)

1.一种半导体器件的形成方法,其特征在于,包括步骤:
提供衬底,所述衬底上形成有鳍部,所述鳍部包括密集区和稀疏区;
在所述鳍部的侧壁上形成侧墙,位于所述稀疏区的相邻所述鳍部的所述侧墙之间形成有开口;
在所述衬底上形成半导体层,所述半导体层覆盖所述鳍部以及所述侧墙,且所述半导体层填满所述开口;
刻蚀去除所述开口内的所述半导体层直至暴露出所述衬底;
其中,刻蚀去除所述开口内的所述半导体层直至暴露出所述衬底的步骤包括:
刻蚀去除所述开口内的部分所述半导体层,直至暴露出所述开口两侧的部分所述侧墙;
在所述开口两侧的所述半导体层以及暴露出的所述侧墙的侧壁上形成硬掩膜层;
继续刻蚀所述开口内的所述半导体层直至暴露出所述衬底。
2.如权利要求1所述半导体器件的形成方法,其特征在于,所述侧墙的厚度在20~40纳米之间。
3.如权利要求2所述半导体器件的形成方法,其特征在于,所述侧墙采用单层结构或者叠层结构。
4.如权利要求3所述半导体器件的形成方法,其特征在于,当所述侧墙采用单层结构时,所述侧墙的材料包括硅、锗、锗硅、碳化硅、砷化镓中的一种。
5.如权利要求3所述半导体器件的形成方法,其特征在于,当所述侧墙采用叠层结构时,所述侧墙的材料包括硅、锗、锗硅、碳化硅、砷化镓中的多种组合。
6.如权利要求1所述半导体器件的形成方法,其特征在于,所述半导体层的材料包括硅锗、硅、锗、砷化镓中的一种或者多种。
7.如权利要求6所述半导体器件的形成方法,其特征在于,形成所述半导体层的方法包括化学气相沉积法或者原子层沉积法。
8.如权利要求1所述半导体器件的形成方法,其特征在于,所述硬掩膜层的材料为氮化硅、氧化硅、无定形硅、碳化硅、或者氮氧化硅中的一种或者多种。
9.如权利要求1所述半导体器件的形成方法,其特征在于,所述鳍部的顶部还形成有掩膜层。
CN201910295450.0A 2019-04-12 2019-04-12 半导体器件及其形成方法 Active CN111816555B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910295450.0A CN111816555B (zh) 2019-04-12 2019-04-12 半导体器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910295450.0A CN111816555B (zh) 2019-04-12 2019-04-12 半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN111816555A CN111816555A (zh) 2020-10-23
CN111816555B true CN111816555B (zh) 2023-05-26

Family

ID=72843940

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910295450.0A Active CN111816555B (zh) 2019-04-12 2019-04-12 半导体器件及其形成方法

Country Status (1)

Country Link
CN (1) CN111816555B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105826193A (zh) * 2015-01-07 2016-08-03 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN109300844A (zh) * 2017-07-25 2019-02-01 中芯国际集成电路制造(上海)有限公司 鳍式晶体管及其形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9117877B2 (en) * 2012-01-16 2015-08-25 Globalfoundries Inc. Methods of forming a dielectric cap layer on a metal gate structure
US8603893B1 (en) * 2012-05-17 2013-12-10 GlobalFoundries, Inc. Methods for fabricating FinFET integrated circuits on bulk semiconductor substrates
US9349730B2 (en) * 2013-07-18 2016-05-24 Globalfoundries Inc. Fin transformation process and isolation structures facilitating different Fin isolation schemes

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105826193A (zh) * 2015-01-07 2016-08-03 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN109300844A (zh) * 2017-07-25 2019-02-01 中芯国际集成电路制造(上海)有限公司 鳍式晶体管及其形成方法

Also Published As

Publication number Publication date
CN111816555A (zh) 2020-10-23

Similar Documents

Publication Publication Date Title
US9704974B2 (en) Process of manufacturing Fin-FET device
US10276443B2 (en) Insulating layer next to fin structure and method of removing fin structure
US10622441B2 (en) Semiconductor apparatus and manufacturing method for same
CN107768308B (zh) 半导体结构及其形成方法
CN111508897A (zh) 半导体器件及其形成方法
EP3955296B1 (en) Semiconductor structure and method for forming same
CN111696865A (zh) 半导体器件及其形成方法
CN109148296B (zh) 半导体结构及其形成方法
CN110875191A (zh) 鳍式晶体管的制造方法
CN109103102B (zh) 半导体结构及其形成方法
CN111816555B (zh) 半导体器件及其形成方法
WO2021233087A1 (zh) 半导体结构及其形成方法
CN112687622B (zh) 鳍式场效应晶体管的单扩散区切断结构及其形成方法
CN111081547B (zh) 半导体器件及其形成方法
CN111952357B (zh) 半导体器件及其形成方法
CN107731917B (zh) 半导体结构的形成方法
CN109887845B (zh) 半导体器件及其形成方法
CN110034187B (zh) 半导体结构及其形成方法
CN111430241B (zh) 半导体结构及其形成方法
JP2009032982A (ja) 半導体装置の製造方法及び半導体装置
CN111508842B (zh) 半导体器件及其形成方法
CN112928024B (zh) 半导体结构及其形成方法
CN108022843B (zh) 半导体结构的形成方法
CN112652578B (zh) 半导体结构的形成方法、晶体管
CN110797261B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant