JP2009032982A - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP2009032982A JP2009032982A JP2007196563A JP2007196563A JP2009032982A JP 2009032982 A JP2009032982 A JP 2009032982A JP 2007196563 A JP2007196563 A JP 2007196563A JP 2007196563 A JP2007196563 A JP 2007196563A JP 2009032982 A JP2009032982 A JP 2009032982A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- mask
- layer
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】SACプロセスによるコンタクト形成において、ゲート電極とコンタクトとのショートを生じにくくし、歩留まりの向上を図ること。
【解決手段】シリコン基板1に直交する面内において、ゲート電極3,4,5のうちゲートマスク6,7に近い第2電極部(窒化タングステン)4及び第3電極部(タングステン)5をゲートマスク6,7よりも幅小となるようにし、ゲート電極3,4,5とセルコンタクトプラグ15との間のショートマージンを増加させた。
【選択図】図1
【解決手段】シリコン基板1に直交する面内において、ゲート電極3,4,5のうちゲートマスク6,7に近い第2電極部(窒化タングステン)4及び第3電極部(タングステン)5をゲートマスク6,7よりも幅小となるようにし、ゲート電極3,4,5とセルコンタクトプラグ15との間のショートマージンを増加させた。
【選択図】図1
Description
本発明は、SAC(Self Aligned Contact)技術を用いた半導体装置の製造方法に関する。
近年のDRAMにおけるメモリセルサイズの小型化、構造の微細化に対応するため、トランジスタの拡散層へ対するコンタクト形成ではSAC技術が利用されている。以下、ゲート電極に隣接した拡散領域上に形成されるコンタクトプラグをセルコンタクトプラグ又は単にセルコンタクトという。SAC技術を利用してセルコンタクトを形成する場合、概略、ゲート電極上に形成したゲートマスクとゲート電極側壁に形成したスペーサをストッパとして層間絶縁膜の拡散層上方に当たる部分を自己整合的に開口し、開口内部に導電材料を埋め込むといったことが行われる。
SAC技術を利用したセルコンタクト形成に関するものとしては、特許文献1〜3に掲げられているものがある。
SAC技術を利用したセルコンタクト形成では、ゲート電極とセルコンタクトとのショートによる歩留り低下が問題となっている。
そこで、本発明は、コンタクト形成時におけるゲート電極とコンタクトとのショートを生じにくくし歩留まりの向上を図ることのできる半導体装置の製造方法及びそれにより形成される半導体装置を提供することを目的とする。
本発明によれば、第1の半導体装置の製造方法として:基板上に、ゲート絶縁膜材料層、ゲート電極材料層、ゲートマスク材料層を順次形成する第1工程と;
前記ゲートマスク材料層をエッチングしてゲートマスクを形成する第2工程と;
前記基板に直交する面内において少なくとも前記ゲート電極材料層のうち前記ゲートマスクに最も近い部分が前記ゲートマスクより幅小となるように構成して、ゲート電極を形成する第3工程と;
前記ゲート電極及び前記ゲートマスクの側壁にスペーサを形成する第4工程と;
全面に亘って層間絶縁膜を堆積させる第5工程と;
前記ゲートマスク及び前記スペーサを利用したSAC(Self Aligned Contact)プロセスにより、コンタクトを形成する第6工程と;
を備える半導体装置の製造方法が得られる。
前記ゲートマスク材料層をエッチングしてゲートマスクを形成する第2工程と;
前記基板に直交する面内において少なくとも前記ゲート電極材料層のうち前記ゲートマスクに最も近い部分が前記ゲートマスクより幅小となるように構成して、ゲート電極を形成する第3工程と;
前記ゲート電極及び前記ゲートマスクの側壁にスペーサを形成する第4工程と;
全面に亘って層間絶縁膜を堆積させる第5工程と;
前記ゲートマスク及び前記スペーサを利用したSAC(Self Aligned Contact)プロセスにより、コンタクトを形成する第6工程と;
を備える半導体装置の製造方法が得られる。
また、本発明によれば、第2の半導体装置の製造方法として、前記第1の半導体装置の製造方法において、
前記第1工程は、前記ゲート絶縁膜材料層上に、前記ゲート電極材料層として、ポリシリコンからなる第1層と、少なくとも金属を含む第2層を順次形成する工程を含んでおり、
前記第3工程は、前記第2層を前記ゲートマスクより幅小とする工程と、前記第2層の側部を含む全面に亘って保護膜を形成する工程と、該保護膜及び前記第1層をエッチングして前記ゲート電極を形成する工程とを備えている、
半導体装置の製造方法が得られる。
前記第1工程は、前記ゲート絶縁膜材料層上に、前記ゲート電極材料層として、ポリシリコンからなる第1層と、少なくとも金属を含む第2層を順次形成する工程を含んでおり、
前記第3工程は、前記第2層を前記ゲートマスクより幅小とする工程と、前記第2層の側部を含む全面に亘って保護膜を形成する工程と、該保護膜及び前記第1層をエッチングして前記ゲート電極を形成する工程とを備えている、
半導体装置の製造方法が得られる。
また、本発明によれば、第3の半導体装置の製造方法として、前記第2の半導体装置の製造方法において、
前記第1工程は、前記第2層として、前記第1層上にタングステン窒化膜及びタングステン膜を順次形成する工程を含んでおり、
前記第2層を前記ゲートマスクより幅小とする工程は、前記タングステン膜をエッチングして前記ゲートマスクよりも幅小とし続いて前記タングステン窒化膜と前記第1層の一部をエッチングする工程と、そのエッチングされたタングステン窒化膜を幅小とする工程を備えている、
半導体装置の製造方法が得られる。
前記第1工程は、前記第2層として、前記第1層上にタングステン窒化膜及びタングステン膜を順次形成する工程を含んでおり、
前記第2層を前記ゲートマスクより幅小とする工程は、前記タングステン膜をエッチングして前記ゲートマスクよりも幅小とし続いて前記タングステン窒化膜と前記第1層の一部をエッチングする工程と、そのエッチングされたタングステン窒化膜を幅小とする工程を備えている、
半導体装置の製造方法が得られる。
また、本発明によれば、第4の半導体装置の製造方法として、前記第3の半導体装置の製造方法において、
前記エッチングされたタングステン窒化膜を幅小とする工程は、アンモニア溶液にキレート材と界面活性剤を添加した薬液を用いて前記エッチングされたタングステン窒化膜を更にエッチングすることにより行われる、
半導体装置の製造方法が得られる。
前記エッチングされたタングステン窒化膜を幅小とする工程は、アンモニア溶液にキレート材と界面活性剤を添加した薬液を用いて前記エッチングされたタングステン窒化膜を更にエッチングすることにより行われる、
半導体装置の製造方法が得られる。
更に、本発明によれば、第5の半導体装置の製造方法として、前記第1乃至前記第4のいずれかの半導体装置の製造方法において、
前記第4工程は、全体に亘ってスペーサ材料膜を成膜する工程と、前記ゲート電極の前記幅小の部分に起因して当該幅小の部分の側方において前記スペーサ材料膜に生じたくびれが隠れる程度のマスクを形成する工程と、当該マスクを用いて前記スペーサ材料膜のうち前記くびれから上方を当該くびれがなくなる程度エッチングする工程とを備えている、半導体装置の製造方法が得られる。
前記第4工程は、全体に亘ってスペーサ材料膜を成膜する工程と、前記ゲート電極の前記幅小の部分に起因して当該幅小の部分の側方において前記スペーサ材料膜に生じたくびれが隠れる程度のマスクを形成する工程と、当該マスクを用いて前記スペーサ材料膜のうち前記くびれから上方を当該くびれがなくなる程度エッチングする工程とを備えている、半導体装置の製造方法が得られる。
また、本発明によれば、第1の半導体装置として、
基板と、該基板上に順次形成されたゲート絶縁膜、ゲート電極及びゲートマスクを備えたMISトランジスタと、当該MISトランジスタの拡散層上にSACプロセスにより形成されたコンタクトとを備える半導体装置において、
前記基板に直交する面内において、少なくとも前記ゲート電極のうち前記ゲートマスクに最も近い部分は、前記ゲートマスクよりも幅小である
半導体装置が得られる。
基板と、該基板上に順次形成されたゲート絶縁膜、ゲート電極及びゲートマスクを備えたMISトランジスタと、当該MISトランジスタの拡散層上にSACプロセスにより形成されたコンタクトとを備える半導体装置において、
前記基板に直交する面内において、少なくとも前記ゲート電極のうち前記ゲートマスクに最も近い部分は、前記ゲートマスクよりも幅小である
半導体装置が得られる。
更に、本発明によれば、第2の半導体装置として、前記第1の半導体装置において、
前記ゲート電極は、ポリシリコンからなる第1部と該第1部上に形成された少なくとも金属を含む第2部からなり、前記第2部は前記ゲートマスク及び前記第1部より幅小である、半導体装置が得られる。
前記ゲート電極は、ポリシリコンからなる第1部と該第1部上に形成された少なくとも金属を含む第2部からなり、前記第2部は前記ゲートマスク及び前記第1部より幅小である、半導体装置が得られる。
本発明によれば、ゲート電極のうちゲートマスクに最も近い部分をゲートマスクよりも幅小としたことにより、ゲート電極とセルコンタクトとの間のショートマージンを増加させることができ、従って、SAC技術を利用した半導体装置の製造において歩留まりの向上を図ることができる。
また、本発明によれば、ゲート電極とセルコンタクトとの間の距離を長くしたことから、ゲート配線とセルコンタクトとの間に形成される寄生容量を小さくすることができ、従って、ゲート配線における遅延を防ぐことができると共に、ノイズの影響を小さくすることができる。
上記の本発明によれば、ゲート電極の幅小の部分に起因して当該幅小の部分の側方においてスペーサ材料膜にくびれが生じることとなる。このくびれ形状をそのままにしておくと、後の層間絶縁膜の形成時に当該くびれに起因して層間絶縁膜内にボイドが生じる可能性がある。しかし、本発明の一態様においては、当該くびれをエッチングにより除去することとしたため、ボイド欠陥の発生を抑制することができる。
本発明の実施の形態による半導体装置は、DRAM装置であり、セルトランジスタのゲート電極近傍の断面構造として図1に示されるような構造を備えるものである。このゲート電極はDRAMのメモリセルにおいては、ワード線として機能する。また各セルトランジスタは、素子分離領域により区画されているが、図1では記載を省略した。
詳しくは、本実施の形態によるゲート電極は、シリコン基板1上にゲート絶縁膜2を介して順に形成された第1乃至第3電極部3〜5からなる。本実施の形態における第1電極部3はポリシリコンからなるものであり、第2電極部4は窒化タングステンからなるものであり、第3電極部5はタングステンからなるものである。
ゲート電極上、即ち、第3電極部5上には、ゲートマスクが形成されている。本実施の形態におけるゲートマスクは、第3電極部5上に形成された窒化シリコンからなる第1ゲートマスク6及び第1ゲートマスク6上に形成された酸化シリコンからなる第2ゲートマスク7にて構成されている。
更に、ゲートマスク6,7の側方から第1電極部3の肩部に亘って第2電極部4及び第3電極部5の側方を完全に覆うように、窒化シリコンからなる保護膜8が形成されており、その側部には窒化シリコンからなるスペーサ9が設けられている。保護膜8は、ポリシリコンからなる第1電極部3を形成する際に、タングステンからなる第3電極部5を保護するためのものである。この点については、後の製造方法の説明において詳述する。
セルトランジスタの拡散層(図示せず。)上には、選択エピタキシャル成長により形成されたシリコン部11が設けられており、その上部にはSACプロセスにより層間絶縁膜12内に形成された開口13が設けられている。開口13の内壁には、窒化シリコンからなるサイドウォール14が形成され、更に、導電材料が埋め込まれてセルコンタクトプラグ15が形成されている。
図1から明らかに理解されるように、本実施の形態による第2電極部4及び第3電極部5は、シリコン基板1に直交する面内において、ゲートマスク6,7よりも幅小となっている。そのため、第2電極部4及び第3電極部5をゲートマスク6,7よりも幅小としない場合と比較して、スペーサ9の肩部と第3電極部5との距離を長くすることができる。即ち、本実施の形態によれば、ゲート電極3,4,5とセルコンタクトプラグ15との間のショートマージンを増加させることができる。従って、歩留まりの向上を図ることができる。加えて、かかる構造によれば、ゲート配線とセルコンタクトプラグ15との間に形成される寄生容量を小さくすることができ、従って、ゲート配線における遅延を防ぐことができると共に、ノイズの影響を小さくすることができる。
以下、上述した本実施の形態のよる半導体装置の製造方法について、図2乃至図9をも参照して、詳細に説明する。
まず、シリコン基板1上に、ゲート絶縁膜2の材料からなる絶縁膜2aを形成し、その上に、夫々、第1乃至第3電極部3〜5並びに第1及び第2ゲートマスク6,7の材料としてポリシリコン膜3a、タングステン窒化膜(4)、タングステン膜(5)、シリコン窒化膜(6)及びシリコン酸化膜(7)を順次形成する。次いで、パターニングしたフォトレジスト膜(図示せず。)を用いて、シリコン窒化膜及びシリコン酸化膜をエッチングして第1ゲートマスク6及び第2ゲートマスク7aを形成する。なお、第2ゲートマスク7aは、後述する工程において薄くなることから、図1における第2ゲートマスク7とは異なる参照符合を付してある。第1ゲートマスク6のエッチング後にフォトレジスト膜は除去する。
次に、パターニングした第1ゲートマスク6及び第2ゲートマスク7aをハードマスクとしてポリシリコン膜3aにリセスを形成するまでエッチングを行って、タングステンからなる第3電極部5を得る。エッチング条件は、第1ゲートマスク(窒化シリコン)6及び第2ゲートマスク(酸化シリコン)7aに対するタングステン膜のエッチング選択比が高い条件とする。この工程により、図2に示されるように、タングステンからなる第3電極部5を窒化シリコンからなる第1ゲートマスク6よりも細くする(幅小とする)ことができる。
具体的には、エッチング装置におけるシリコン基板の静電チャック温度を55℃とする。また、タングステン膜までをエッチングするタングステンエッチングステップにおいては、圧力9mTorr、ソースパワー1400W、バイアスパワー65W、Cl2/SF6/N2/Ar/He=150/30/120/150/300sccmとする。続く工程、即ち、タングステン窒化膜をエッチングし且つポリシリコン膜にリセスを形成するオーバーエッチングステップにおいては、圧力6mTorr、ソースパワー600W、バイアスパワー90W、Cl2/O2/CF4/N2/Ar=10/30/60/35/300sccmとする。これにより、例えば、タングステン窒化膜(4a)を10nm、タングステン膜(5)を55nm、シリコン窒化膜(6)を140nm、シリコン酸化膜(7a)を80nmの厚さに堆積させた場合、エッチング後のシリコン酸化膜(7a)の厚さは25nmになる。またタングステン膜(5)はシリコン窒化膜(6)(第1ゲートマスク)よりも8nm細くなる。
ここで、エッチングの選択比に起因して、図2のように、第3電極部5(タングステン)に比べタングステン窒化膜(第2電極部)4aが太くなる。そこで、タングステン窒化膜4aを、アンモニア溶液(NH4OH及びH2O)にキレート剤と界面活性剤を添加した薬液を用いてウェットエッチングし、図3に示されるような第2電極部4を得る。例えば、キレート剤にはEDTA(Ethylenediamine tetraacetic acid)を、界面活性剤にはポリエチレングリコールを使用する。この薬液を用いることで、タングステンからなる第3電極部5に損傷を与えず、選択的にタングステン窒化膜4aをエッチングして、第2電極部4を形成することができる。
次いで、図4に示されるように、全面に亘ってシリコン窒化膜8aを成膜する。このシリコン窒化膜8aは、続くポリシリコン膜3aのエッチング工程においてタングステンからなる第3電極部5を保護するためのものである。
続いて、シリコン窒化膜8aをエッチバックするとともに、ポリシリコン膜3aを絶縁膜2aの表面までエッチングして、図5に示されるようなゲート電極3,4,5を形成する。エッチバックされたシリコン窒化膜8bからも明らかなように、本実施の形態の製造方法によれば、前工程で窒化タングステンからなる第2電極部4をウェットエッチングで細らせているので、シリコン窒化膜8aをエッチバックする際に第2電極部4が露出しにくい。これにより、後の洗浄工程で窒化タングステンからなる第2電極部4及びタングステンからなる第3電極部5に洗浄の薬液が浸透して損傷を与えるのを防止することができる。
次に、トランジスタのソース・ドレイン領域形成のために、N型またはP型の不純物のイオン注入を行い、拡散層領域(図示せず。)を形成し、更に続いて、図6に示されるように、ゲート電極3,4,5及びゲートマスク6,7aを覆うように、スペーサ9の材料となるシリコン窒化膜9aを成膜する。成膜厚さは、第2電極部(窒化タングステン)4及び第3電極部(タングステン)5を細らせた分だけ余計に厚くし、例えば30nmとする。
本実施の形態による製造方法では、第2電極部(窒化タングステン)4及び第3電極部(タングステン)5を細らせているため、シリコン窒化膜9aに“くびれ”9a1が生じる。この“くびれ”9a1を残しておくと、後の工程で層間絶縁膜13を成膜する際に、層間絶縁膜内にボイド(空洞部)が生じてしまうおそれがある。このボイドの発生には、微細化に伴ってゲート電極間への層間絶縁膜の埋め込みが困難になることも関係しており、このようにして発生したボイドは、ゲート電極に沿った方向(図6において紙面に直交する方向)に長いパイプ状形状を有することとなる。層間絶縁膜内にパイプ状のボイドが存在すると、セルコンタクト形成プロセスにおいて開口内に導電材料を埋め込む際に、このボイドにも導電材料が充填されてしまうこととなり、ゲート電極の延在する方向に隣接するセルコンタクト同士をショートさせる原因となる。そこで、本実施の形態においては、ボイド発生の原因となりうる“くびれ”9a1を除去することとする。具体的には、先ず、図7に示されるように、ウェットエッチング用のマスク10を“くびれ”9a1が隠れる程度まで成膜する。マスク10には、例えばTEOS BPSG(Tetra ethyl ortho silicate Borophospho silicate grass)を用いる。具体的には、マスク10は、例えば、全面に亘ってTEOS膜等を厚く成膜した後に、CMPなどにより上部を削って、TEOS BPSG等による埋込絶縁膜を形成し、更に、くびれ9a1を覆う程度の厚さになるまで埋込絶縁膜をウェットエッチングで除去して形成する。
続いて、シリコン窒化膜9aをリン酸でウェットエッチングして、その一部9a2を除去する(図8参照)。これにより、マスク10とシリコン窒化膜9aとのすきまから浸透した薬液により、くびれ9a1の部分も削られて、くびれ部分の無いなだらかな形状となる。本実施の形態においては、エッチング量を5nmにすることで、くびれ9a1を除去した。なお、このエッチング量(5nm)に起因して、絶縁膜2a上におけるシリコン窒化膜9bの厚さと比べて、第2ゲートマスク7a上のシリコン窒化膜9bの厚さの方が5nm薄くなる。なお、この過程で仮にマスク10中にボイドが発生したとしても、シリコン窒化膜9aの下部表面を覆うためのマスク材としては問題なく機能する上、最終的にマスク10はすべて除去するため、何ら問題は生じない。このように、本実施の形態においては、ボイド発生原因となり得るくびれ9a1を除去したことから、更なる微細化によりゲート電極ピッチが狭くなった場合でも上述したボイド欠陥の発生を低減することができる。
次に、マスク10をウェットエッチングで除去し、その後、シリコン窒化膜9bをエッチバックする(図9参照)。ここで、上述したシリコン窒化膜9bの局所的な厚みの違いにより、エッチバック時に、第2ゲートマスク7a上のシリコン窒化膜9bが絶縁膜2a上のシリコン窒化膜9bよりも先になくなってしまうが、絶縁膜2a上のシリコン窒化膜9bがなくなるまでエッチングは続けるため、その間、シリコン酸化物からなる第2ゲートマスク7aがエッチングされることになる。しかし、図2に示される工程における高選択比エッチングで第2ゲートマスク(シリコン酸化物)7aを十分残しているので、ここでのエッチング分は補償される。すなわち、第1ゲートマスク(窒化シリコン)6と第2ゲートマスク(酸化シリコン)を併せた膜厚は十分に厚いので、後のSACプロセスによるセルコンタクト形成の際に、ゲート電極の一部を構成する第3電極部(タングステン)5の保護部として十分に機能する。
続いて、図1に示したように、拡散層領域上にシリコン膜を選択エピタキシャル成長させ、シリコン部11を形成し、次いで、全面に亘って層間絶縁膜12を成膜する。その後、第1及び第2ゲートマスク6、7並びにシリコン窒化膜8c,9cによりゲート電極3,4,5を保護した状態で、SACプロセスにより、図1に示されるように、開口13を形成し、その内壁にシリコン窒化膜等からなるサイドウォール14を形成してから、導電材料を埋め込んで、セルコンタクトプラグ15を形成する。
なお、この後にセルコンタクトプラグ15に接続するビット線用の配線や、キャパシタ素子を形成すればDRAMのメモリセルが完成する。
本発明は、上述した実施の形態による半導体装置及びその製造方法に限られず、既存のトランジスタ形成方法を適宜適用することにより、変更することができる。例えば、上述した実施の形態においては、ゲート電極として、ポリシリコン上に窒化タングステン及びタングステンを積層してなる構造を示したが、ポリシリコン上にタングステンシリサイドを積層してなる構造その他の構造を用いることとしてもよい。この場合においても、たとえば、くびれ9a1除去用のエッチング工程などは何ら変更を加えず適用可能である。
加えて、上述した実施の形態においては、DRAMのセルトランジスタのゲート電極の構造を例として説明したが、本発明はDRAMに限定されるものではなく、平行に配置された複数のゲート電極用配線間にSAC技術を用いてコンタクトプラグを形成する半導体装置であれば、本発明の製造方法を適用することができる。
1 シリコン基板
2 ゲート絶縁膜
2a 絶縁膜
3 第1電極部(ポリシリコン)
3a ポリシリコン膜
4 第2電極部(窒化タングステン)
4a 窒化タングステン
5 第3電極部(タングステン)
6 第1ゲートマスク(窒化シリコン)
7 第2ゲートマスク(酸化シリコン)
7a 第2ゲートマスク(酸化シリコン)
8 保護膜
8a〜8c シリコン窒化膜
9 スペーサ
9a〜9c シリコン窒化膜
9a1 くびれ
10 マスク
11 シリコン部
12 層間絶縁膜
13 開口
14 サイドウォール
15 セルコンタクトプラグ
2 ゲート絶縁膜
2a 絶縁膜
3 第1電極部(ポリシリコン)
3a ポリシリコン膜
4 第2電極部(窒化タングステン)
4a 窒化タングステン
5 第3電極部(タングステン)
6 第1ゲートマスク(窒化シリコン)
7 第2ゲートマスク(酸化シリコン)
7a 第2ゲートマスク(酸化シリコン)
8 保護膜
8a〜8c シリコン窒化膜
9 スペーサ
9a〜9c シリコン窒化膜
9a1 くびれ
10 マスク
11 シリコン部
12 層間絶縁膜
13 開口
14 サイドウォール
15 セルコンタクトプラグ
Claims (7)
- 基板上に、ゲート絶縁膜材料層、ゲート電極材料層、ゲートマスク材料層を順次形成する第1工程と、
前記ゲートマスク材料層をエッチングしてゲートマスクを形成する第2工程と、
前記基板に直交する面内において少なくとも前記ゲート電極材料層のうち前記ゲートマスクに最も近い部分が前記ゲートマスクより幅小となるように構成して、ゲート電極を形成する第3工程と、
前記ゲート電極及び前記ゲートマスクの側壁にスペーサを形成する第4工程と、
全面に亘って層間絶縁膜を堆積させる第5工程と、
前記ゲートマスク及び前記スペーサを利用したSAC(Self Aligned Contact)プロセスにより、コンタクトを形成する第6工程と
を備える半導体装置の製造方法。 - 前記第1工程は、前記ゲート絶縁膜材料層上に、前記ゲート電極材料層として、ポリシリコンからなる第1層と、少なくとも金属を含む第2層を順次形成する工程を含んでおり、
前記第3工程は、前記第2層を前記ゲートマスクより幅小とする工程と、前記第2層の側部を含む全面に亘って保護膜を形成する工程と、該保護膜及び前記第1層をエッチングして前記ゲート電極を形成する工程とを備えている、
請求項1記載の半導体装置の製造方法。 - 前記第1工程は、前記第2層として、前記第1層上にタングステン窒化膜及びタングステン膜を順次形成する工程を含んでおり、
前記第2層を前記ゲートマスクより幅小とする工程は、前記タングステン膜をエッチングして前記ゲートマスクよりも幅小とし続いて前記タングステン窒化膜と前記第1層の一部をエッチングする工程と、そのエッチングされたタングステン窒化膜を幅小とする工程を備えている、
請求項2記載の半導体装置の製造方法。 - 前記エッチングされたタングステン窒化膜を幅小とする工程は、アンモニア溶液にキレート材と界面活性剤を添加した薬液を用いて前記エッチングされたタングステン窒化膜を更にエッチングすることにより行われる、
請求項3記載の半導体装置の製造方法。 - 前記第4工程は、全体に亘ってスペーサ材料膜を成膜する工程と、前記ゲート電極の前記幅小の部分に起因して当該幅小の部分の側方において前記スペーサ材料膜に生じたくびれが隠れる程度のマスクを形成する工程と、当該マスクを用いて前記スペーサ材料膜のうち前記くびれから上方を当該くびれがなくなる程度エッチングする工程とを備えている、請求項1乃至請求項4のいずれかに記載の半導体装置の製造方法。
- 基板と、該基板上に順次形成されたゲート絶縁膜、ゲート電極及びゲートマスクを備えたMISトランジスタと、当該MISトランジスタの拡散層上にSACプロセスにより形成されたコンタクトとを備える半導体装置において、
前記基板に直交する面内において、少なくとも前記ゲート電極のうち前記ゲートマスクに最も近い部分は、前記ゲートマスクよりも幅小である
半導体装置。 - 前記ゲート電極は、ポリシリコンからなる第1部と該第1部上に形成された少なくとも金属を含む第2部からなり、前記第2部は前記ゲートマスク及び前記第1部より幅小である、請求項6記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007196563A JP2009032982A (ja) | 2007-07-27 | 2007-07-27 | 半導体装置の製造方法及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007196563A JP2009032982A (ja) | 2007-07-27 | 2007-07-27 | 半導体装置の製造方法及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009032982A true JP2009032982A (ja) | 2009-02-12 |
Family
ID=40403159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007196563A Pending JP2009032982A (ja) | 2007-07-27 | 2007-07-27 | 半導体装置の製造方法及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009032982A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014175647A (ja) * | 2013-03-13 | 2014-09-22 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
CN115224117A (zh) * | 2021-04-21 | 2022-10-21 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制备方法 |
CN115224119A (zh) * | 2021-04-21 | 2022-10-21 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制备方法 |
-
2007
- 2007-07-27 JP JP2007196563A patent/JP2009032982A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014175647A (ja) * | 2013-03-13 | 2014-09-22 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
CN115224117A (zh) * | 2021-04-21 | 2022-10-21 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制备方法 |
CN115224119A (zh) * | 2021-04-21 | 2022-10-21 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制备方法 |
WO2022222320A1 (zh) * | 2021-04-21 | 2022-10-27 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7923784B2 (en) | Semiconductor device having saddle fin-shaped channel and method for manufacturing the same | |
US20010023134A1 (en) | Method of manufacturing a semiconductor device including a seamless shallow trench isolation step | |
US10050129B2 (en) | Method of forming fine patterns | |
US8004048B2 (en) | Semiconductor device having a buried gate that can realize a reduction in gate-induced drain leakage (GIDL) and method for manufacturing the same | |
JP5691074B2 (ja) | 半導体装置の製造方法 | |
JP4552835B2 (ja) | キャパシタの製造方法 | |
JP2007110088A (ja) | 半導体集積回路装置およびその製造方法 | |
TWI832034B (zh) | 半導體裝置及其製造方法 | |
US20060276001A1 (en) | Method for manufacturing a semiconductor device having a STI structure | |
JP2002151587A (ja) | 半導体装置の製造方法 | |
JP4600834B2 (ja) | 半導体装置の製造方法 | |
JP2009032982A (ja) | 半導体装置の製造方法及び半導体装置 | |
KR20100008942A (ko) | 반도체 소자 및 그 제조 방법 | |
US7879726B2 (en) | Methods of forming semiconductor devices using selective etching of an active region through a hardmask | |
JP2004128188A (ja) | 半導体装置の製造方法 | |
US6974999B2 (en) | Semiconductor device and method of manufacturing the same | |
KR20140137222A (ko) | 반도체 장치 및 그 제조 방법 | |
KR100894771B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
JP2007081347A (ja) | 半導体装置の製造方法 | |
JP2016046414A (ja) | 半導体装置の製造方法 | |
US20090081847A1 (en) | Method of manufacturing nonvolatile semiconductor memory device | |
KR20100029666A (ko) | 반도체 소자의 제조방법 | |
TWI849397B (zh) | 製造包括多孔介電層的半導體裝置的方法 | |
JP2008098480A (ja) | 半導体装置の製造方法 | |
KR100853477B1 (ko) | 반도체 소자 제조방법 |