JP4552835B2 - キャパシタの製造方法 - Google Patents

Description

本発明は、キャパシタの製造方法に関し、特に、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）に用いられる深孔スタック型キャパシタの製造方法に関する。

図１及び図２を参照して、ＤＲＡＭに用いられる深孔スタック型キャパシタの従来技術による製造方法が説明される。図１は、従来技術によるＤＲＡＭのメモリ部１００の断面図である。一般にＤＲＡＭは、図に示されるメモリ部１００がアレイ状に配列されて構成されるメモリセルアレイと、素子分離領域を介してメモリ部１００に隣接して設けられる周辺回路領域とによって構成される。以下の説明では、周辺回路領域の説明は省略される。

従来技術によるメモリ部１００は、Ｐ型シリコン基板上に設けられたスイッチ部１０とコンデンサ部２０とを具備する。スイッチ部１０は、ｐ型シリコン基板１０１にｎウエル１０２が、さらにその上層にｐウエル１０３が設けられる。又、ｐウェルに隣接してｎウェル１０２上に素子分離領域１０４が設けられる。メモリ部１００は、他のメモリ部又は周辺回路領域と素子分離領域１０４を介して隣接して設けられる。

ｐウエル１０３にはワード線及びビット線に接続されるスイッチングトランジスタが設けられる。スイッチングトランジスタは、ビット線１１３に接続されたソース１０７を共有し、コンデンサ部２０に接続するドレイン１０６及びドレイン１０８と、ゲート絶縁膜を介してゲート電極１０９及び１１０とから構成される２つのトランジスタを備える。ゲート電極１０９及び１１０は、多結晶シリコン上にタングステンシリサイドを積層したポリサイド構造もしくはタングステンを積層したポリメタル構造である。

スイッチングトランジスタの上には第一層間絶縁膜１１４が設けられる。第一層間絶縁膜１１４には、ソース１０９とビット線１１３とを接続するように所定の領域にビット線コンタクト１１２が設けられる。ビット線コンタクト１１２は、第一層間絶縁膜１１４に設けられたコンタクト孔に充填された多結晶シリコン、チタンシリサイド、窒化チタン及びタングステンによって構成される。更にビット線コンタクト１１２に接続するように窒化タングステン及びタングステンから構成されるビット線１１３が設けられる。又、ビット線１１３の上には第二層間絶縁膜２０１が設けられる。

第二層間絶縁膜２０１には、コンデンサ部２０のキャパシタに接続されるシリコンプラグ２０２が設けられる。第一層間絶縁膜１１４には、スイッチングトランジスタのドレイン１０６及び１０８とシリコンプラグ２０２とが接続するように第一層間絶縁膜１１４の所定の領域にコンタクト１１１が設けられる。

第二層間絶縁膜２０１上には窒化シリコン膜２０３を介して第三層間絶縁膜２０４が設けられる。第二層間絶縁膜２０１上に設けられた窒化シリコン膜２０３と、第三層間絶縁膜２０４の所定の領域には深孔が設けられ、シリコンプラグ２０２に接続するように深孔内面に下部電極２０５が設けられる。下部電極２０５を含む全面に、キャパシタの誘電体２０６、更にその上面にキャパシタの上部電極２０７が設けられ、深孔スタック型キャパシタを構成する。上部電極２０７上には絶縁膜４０１を介して、窒化チタン、アルミニウム、窒化チタンから構成される配線層４０２が設けられる。

メモリ部１００に設けられたキャパシタの上部電極２０７は、一部の領域で周辺回路領域に引出し配線として引き出され、上部電極２０７と配線層間の絶縁膜４０１の所定の領域に形成されたコンタクトを介して、配線層４０２に接続される。

以上のように、層間絶縁膜の形成、コンタクトの形成、配線層の形成を必要に応じて繰り返してメモリアレイを形成し、ＤＲＡＭが構成される。

又、例えば、特開平１１−０２６７１２号公報に深孔スタック型キャパシタを製造する方法に関連する技術が開示されている（特許文献１参照）。
特開平１１−０２６７１２号公報

近年、半導体装置の大容量化が進展し、特にＤＲＡＭにおいては、最小加工寸法を１００ｎｍとするギガビット級メモリが製品化されつつある。又、最小加工寸法９０ｎｍ以降に対応するＤＲＡＭの開発が進められている。このような素子の微細化に伴い、ＤＲＡＭの主要構成要素であるキャパシタに許容される電極の表面積も必然的に縮小され、容量を確保することが困難な情況にある。

このような情況にあって、従来、深孔スタック型キャパシタで一般的に用いられている構造は、表面に凹凸（ＨＳＧ：Ｈｅｍｉｓｐｈｅｒｉｃａｌ Ｓｉｌｉｃｏｎ Ｇｒａｉｎ）を有するシリコンを下部電極として、深さ２０００ｎｍ程度の深孔内面に設け、その上に誘電体及び上部電極を形成している。ＨＳＧはキャパシタの容量を確保するために電極の表面積を拡大する目的で形成される。ＨＳＧを形成すると、シリコン電極底辺（深孔側壁）からＨＳＧの頂上までの高さがおよそ８０ｎｍに及んでしまう。このため、微細化が進んで深孔の幅が狭くなるとＨＳＧを形成する空間を確保するのが困難となってくる。

ＨＳＧが適用できなくなると、ＨＳＧで確保されていた面積拡大効果を、孔の深さを深くすることにより実現せざるを得なくなる。しかし、従来の深さ２０００ｎｍからさらに孔の深さを深くしようとすると、異方性ドライエッチングで深孔を形成する場合、形成する深孔にボーイング（孔の内部が膨らむ現象）形状（以下、単にボーイングと呼ぶ）が生じる問題が新たに発生してきた。

このボーイングに起因する問題を図２Ａ〜図２Ｆを参照して説明する。図２Ａ〜図２Ｆは、図１に示されるコンデンサ部２０の製造過程の一連の流れを示す断面図である。

図２Ａは、リソグラフィによるパターン形成前のコンデンサ部２０の断面図である。酸化シリコンで構成される第二層間絶縁膜２０１の所定の位置に、多結晶シリコンのシリコンプラグ２０２が形成される。その後、第二層間絶縁膜２０１上に窒化シリコン膜２０３、及び厚さ３０００ｎｍの酸化シリコンの第三層間絶縁膜２０４が形成される。次いで、厚さ５００ｎｍのハードマスク２１０が形成された後、ホトレジスト２１１が形成される。図２Ｂを参照して、リソグラフィとドライエッチングによりハードマスク２１０にパターンが形成される。

図２Ｃは、ハードマスク２１０をマスクとして第三層間絶縁膜２０４と窒化シリコン膜２０３とをドライエッチングにより加工し、深孔５００を形成したコンデンサ部２０の断面図を示している。このドライエッチングにより、深孔開口部分のやや下の領域に、最大孔幅Ｂ１のボーイング５０２が発生する。この際、最大孔幅Ｂ１はマスク寸法Ｌ１よりも大きいため、マスク部分及びマスク近傍の第三層間絶縁膜２０４は、オーバーハング構造５０１となっていまう。

ここで、酸化シリコンのドライエッチングには、Ｃ_５Ｆ_８などのガスプラズマを用いる。プラズマ中に生成されるイオンで酸化シリコンのＳｉとＯの結合を切断し、ＦとＳｉを反応させることにより揮発性を有するＳｉＦ４を生成して除去することによりエッチングが進行する。エッチングに寄与する主なエッチャントはＦイオンである。Ｆイオンは、プラズマのセルフバイアスもしくは意識的に印加されたバイアスでプラズマと基板の間に生じる電位差によって加速される。Ｆイオンは、基本的には基板に垂直に入射するが、エッチングの進行と共にハードマスクの肩に生じる傾斜で反跳され斜め入射するＦイオンも増加する。この反跳Ｆイオンが開口部近傍の酸化シリコン側壁をエッチングしてしまうためにボーイングが生じると考えられる。この現象は、従来の比較的浅い孔では問題にならなかったが、より微細化するために開口部の径が小さくなり、又、容量を確保するために孔を深くするほど顕著に現れるようになってきた。

図２Ｄを参照して、ハードマスクを除去した後、下部電極２０５が全面に形成される。次いで、下部電極２０５が形成された深孔５００内がホトレジスト２１０で充填される。図２Ｅを参照して、深孔５００以外の表面に形成されている下部電極２０５が除去され、更に深孔５００内を充填していたホトレジスト２１１が除去される。

図２Ｆを参照して、露出表面の全面にキャパシタの誘電体膜２０６と、上部電極２０７が形成される。この際、深孔５００の開口部がボーイング５０２の最大孔幅Ｂ１よりも狭いオーバーハング構造５０１を成しているため、誘電体２０６を形成する際に、誘電体２０６のカバレッジが低下する（不均一化する）。又、ボーイング５０２の発生に起因して深孔５００内の中央部に空隙５０３が形成される。

以上のように、従来技術による深孔スタック型キャパシタの製造方法では、異方性ドライエッチングで形成する深孔５００の深さが深くなることによってボーイング５０２が必然的に発生する。ボーイング５０２が発生すると、深孔５００の開口部がオーバーハング構造５０１となり、開口部の孔幅Ｌ１がボーイング５０２の最大孔幅Ｂ１より相対的に狭くなってしまう。その結果、その後の工程で、深孔５００の開口部が塞がるまで上部電極２０７を形成しても、深孔５００の内部に空隙が発生してしまい、機械的応力に対して極めて脆弱な構造になってしまう。具体的には、キャパシタ形成後の配線形成工程における絶縁膜４０１の応力、パッケージに組み込む場合のモールド樹脂による応力などの影響を受けやすくなる。このため、キャパシタ形成直後の試験では満足されるキャパシタ特性が得られても、パッケージに組んだ後の製品出荷前段階の品質試験では歩留まりが低下する問題が発生する。

又、深孔５００の開口部分が狭く、オーバーハング構造５０１となると、キャパシタの下部電極２０５形成後に形成されるキャパシタ誘電体膜形成工程において、キャパシタ誘電体２０６のカバレッジの低下を引き起こし、強いてはキャパシタの信頼性の低下に繋がる。

上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために、［発明を実施するための最良の形態］で使用される番号・符号が付加されている。但し、付加された番号・符号は、［特許請求の範囲］に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。

本発明によるキャパシタの製造方法は、（１）スイッチ素子（１０）に接続するプラグ（３０１）上に、層間絶縁膜（３０６）を堆積するステップと、（２）プラグ（３０１）の表面が露出するように、層間絶縁膜（３０６）に深孔（６００、６００’）を形成するステップと、（３）ステップ（２）において深孔（６００、６００’）の開口部に形成されたオーバーハング構造（６０１、６０１’）を除去するステップと、（４）深孔（６００、６００’）の内面に下部電極（３０７）を形成するステップと、（５）下部電極表面（３０７）に誘電体（３０８）を形成するステップと、（６）誘電体の表面に上部電極（３０９）を形成するステップとを具備する。

以上のような工程により、オーバーハング構造（６０１、６０１’）に起因するキャパシタ内に発生する空隙を防ぎ、誘電体（３０８）のカバレッジの低下が抑制されたキャパシタを作成することができる。

又、深孔（６００）の開口部の大きさ（Ｌ１）が、ステップ（２）において深孔（６００）に形成されたボーイング形状（６０２）における最大孔幅（Ｂ１）よりも大きくなるようにオーバーハング構造（６０１）を除去することが好ましい。

更に、ステップ（１）は、プラグ（３０２）上に第１の層間絶縁膜（３０４）を形成するステップと、第１の層間絶縁膜（３０４）上に、第１の層間絶縁膜（３０４）よりも湿式エッチング速度の速い第２の層間絶縁膜（３０５）を形成するステップとを含むことが好ましい。この際、湿式エッチングによってオーバーハング構造（６００）を除去することが好ましい。

湿式エッチング速度の異なる層間絶縁膜を用いることで、開口部近傍の第２の層間絶縁膜（３０５）の方が、下層の第１の層間絶縁膜（３０４）よりも早く（大きく）エッチングされる。このため、深孔（６００、６００’）内に形成されたボーイング形状（６０２）における最大幅（Ｂ１）を拡幅するより速く開口部のハンドオーバー構造（６０１）を排除することができる。

又、他の態様に係るキャパシタの製造方法によれば、ステップ（３）は、深孔内の側壁の一部を保護するための保護材（６１２）を形成するステップと、保護材（６１２）が形成されていない深孔の開口部を除去するステップを含むことが好ましい。この際、保護材（３１２）の表面が、ボーイング形状（６０２）における最大孔幅（Ｂ１）の位置の深孔の内壁を完全に被覆し、オーバーハング構造（６０１）を被覆しない位置となるように保護材（３１２）を形成することが好ましい。

更に、他の態様に係るキャパシタの製造方法によれば、ステップ（２）は、ハードマスク（３１０’）によって層間絶縁膜（３０６）上にマスキング処理を施すステップと、ハードマスク（３１０’）の一部を除去し、深孔（６００’）に形成されるボーイング形状（６０２’）における最大孔幅（Ｂ１）となる位置が、ハードマスク（３１０’）の側壁に位置するように層間絶縁膜（３０６）に深孔（６００’）を形成するステップとを含み、ステップ（３）は、ハードマスク（３１０’）を除去するステップを備えることが好ましい。

このように、ボーイング形状（６０２’）に最大幅（Ｂ１）を有するハードマスク（３１０’）を除去することで、層間絶縁膜（３０６）をエッチングすることなくボーイング形状（６０２’）及び開口部に発生するオーバーハング構造（６０１’）を除去することができる。

本発明によれば、微細化された深孔スタック型構造のキャパシタ内に発生する空隙を防止し、深孔スタック型構造のキャパシタの品質を向上することができる。

又、キャパシタ誘電体膜のカバレッジ率を改善し、信頼性の高いキャパシタを形成することができる。

以下、添付図面を参照しながら本発明の実施の形態が説明される。図面において同一、又は類似の参照符号は、同一、類似、又は等価な構成要素を示している。

（ＤＲＡＭの構成）
本発明によるＤＲＡＭは、深孔スタック型キャパシタを有するコンデンサ部３０と、スイッチ部１０とを備えるメモリ部１を具備する。メモリ部１はアレイ状に配列されてメモリセルアレイを構成し、図示しない周辺回路領域が隣接して設けられる。図３は、本発明によるメモリ部１の構造を示す断面図である。図３及び図４Ａ〜図４Ｈを参照して、本発明によるメモリ部１の実施形態における構成及び製造方法が説明される。本発明によるメモリ部１は、Ｐ型基板１０１上に設けられ、ビット線１１３及びワード線１０９、１１０に接続されたスイッチ部１０と、配線層４０２に接続されたコンデンサ部３０とを具備する。スイッチ部１０及び配線層４０２の構成は、従来技術におけるスイッチ部１０と同様な構成なので説明は省略される。

ビット線１１３の上には第二層間絶縁膜３０１が設けられる。第二層間絶縁膜３０１には、コンデンサ部３０のキャパシタに接続されるシリコンプラグ３０２が設けられる。第一層間絶縁膜１１４には、スイッチングトランジスタのドレイン１０６及び１０８とシリコンプラグ３０２とが接続するように第一層間絶縁膜１１４の所定の領域にコンタクト１１１が設けられる。

第二層間絶縁膜３０１上には窒化シリコン膜３０３を介して第三層間絶縁膜３０４と第四層間絶縁膜３０５が設けられる。第二層間絶縁膜３０１上に設けられた窒化シリコン膜３０３と、第三層間絶縁膜３０４及び第四層間絶縁膜３０５の所定の領域には深孔が設けられ、シリコンプラグ３０２に接続するように深孔内面に下部電極２０７が設けられる。下部電極３０７を含む全面に、キャパシタの誘電体３０８、更にその上面にキャパシタの上部電極３０９が設けられ、深孔スタック型キャパシタを構成する。上部電極３０９上には絶縁膜４０１を介して、窒化チタン、アルミニウム、窒化チタンから構成される配線層４０２が設けられる。

メモリ部１に設けられたキャパシタの上部電極３０９は、一部の領域で周辺回路領域に引出し配線として引き出され、上部電極３０９と配線層間の絶縁膜４０１の所定の領域に形成されたコンタクトを介して、配線層４０２に接続される。

以上のような構成のメモリ部１を繰り返してメモリアレイを形成し、ＤＲＡＭが構成される。以下に、上記の構成のメモリ部１の製造方法が説明される。

（第１の実施の形態）
第１の実施の形態におけるキャパシタの製造方法では、最初に半導体基板表面の不純物拡散層に接続するシリコンプラグ３０２が形成された第二層間絶縁膜３０１上に、キャパシタが形成される第三層間絶縁膜３０４をＣＶＤ法により堆積する。その後、第三層間絶縁膜３０４より湿式エッチング速度が速い第四層間絶縁膜３０５を堆積する。この際、第三層間絶縁膜３０４は第４層絶縁膜３０５よりも厚く堆積される。更に、第四層間絶縁膜３０５の上にドライエッチングのマスクとなるハードマスク３１０を堆積する。リソグラフィとドライエッチングによりハードマスク３１０の所定の領域を前記第四層間絶縁膜３０５の最表面まで開口する。開口されたハードマスク３１０を用い、第三層間絶縁膜３０４と第四層間絶縁膜３０５の積層で構成された積層層間絶縁膜３０６をドライエッチングし、第三層間絶縁膜３０４の所定の位置にボーイング６０２を有するように深孔６００を形成する。その後、深孔６００の内径を拡大するため、湿式エッチングを行い、深孔６００の口径を拡大する。その後、深孔内面を含む全面に下部電極材料をＣＶＤ法により堆積する。続いて、深孔内部をレジスト等で保護し、下部電極３０７の上面（配線層４０２側の面）を異方性ドライエッチング、もしくは化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により除去する。その後、下部電極３０７及び第四層間絶縁膜３０５の露出表面全面にキャパシタ誘電体３０８および上部電極３０９を形成してキャパシタを構成する。

図４Ａ〜図４Ｈは、本発明によるコンデンサ部３０の製造過程の一連の流れを示すコンデンサ部３０の断面図である。以下、図４Ａ〜図４Ｈを参照して、第１の実施の形態におけるキャパシタの製造方法が説明される。

図４Ａは、ハードマスクに開口を形成する前の状態を示している。図４Ａを参照して、酸化シリコンで構成された第二層間絶縁膜３０１の所定の領域に多結晶シリコンのシリコンプラグ３０２が形成される。この際、モノシラン（ＳｉＨ_４）とホスフィン（ＰＨ_３）を原料ガスとするＣＶＤ法によりシリコン膜中にリンを含有させながら孔が埋まるように酸化シリコンが堆積され、孔以外の領域に形成されたシリコン膜がドライエッチング法により除去されることでシリコンプラグ３０２が形成される。ここでシリコンプラグ３０２は、多結晶シリコン状態で形成されたが、非晶質状態で形成された後に熱処理で多結晶化されることで形成されても構わない。又、モノシランに代えてジシラン（Ｓｉ_２Ｈ_６）を原料ガスに用いても構わない。

シリコンプラグ３０２が形成された後、ジクロルシラン（ＳｉＨ_２Ｃｌ_２）とアンモニア（ＮＨ_３）を原料ガスとするＣＶＤ法により厚さ５０ｎｍ程度の窒化シリコン膜３０３が形成される。又、第二層間絶縁膜３０１上に窒化シリコン膜３０３が形成された後、プラグ用ホールが形成され、シリコンプラグ３０２が形成されても構わない。次に、テトラエトキシシラン（Ｓｉ（ＯＣ_２Ｈ_５）_５）と酸素を原料ガスとするプラズマＣＶＤ法により厚さ２７００ｎｍの酸化シリコンの第三層間絶縁膜３０４が形成される。その後、第三層間絶縁膜３０４に比べて湿式エッチング速度が速い第四層間絶縁膜３０５が第三層間絶縁膜３０４上に形成される。例えば、テトラエトキシシラン（Ｓｉ（ＯＣ_２Ｈ_５）_５）、トリエトキシボロン（ＴＥＢ）、トリエチルホスフェート（ＴＥＯＰ）を原料ガスとし、減圧ＣＶＤ法により厚さ３００ｎｍの酸化膜（ＢＰＳＧ）が第四層間絶縁膜３０５として堆積される。この際、ＢＰＳＧ膜を堆積後、７００℃程度の熱処理が施されても良い。又、ＢＰＳＧに代えてＰＳＧ膜、あるいは塗布系酸化膜であるＳＯＧ等を第四層間絶縁膜３０５としても良い。以上のように、第三層間絶縁膜３０４と第四層間絶縁膜３０５とを含む積層構造の層間絶縁膜３０６が形成される。第四層間絶縁膜３０５の形成後、ＣＶＤ法により厚さ５００ｎｍのシリコン膜がハードマスク３１０として形成される。ハードマスク３１０は、シリコン膜に代えて非晶質炭素膜が用いられても良い。ハードマスク３１０の形成後、回転塗布法によりホトレジスト３１１が形成される。

図４Ｂを参照して、リソグラフィ法とドライエッチング法によりシリコンを加工し、ハードマスク３１０に所定のパターンが形成される。シリコンのドライエッチングには、Ｃｌ_２＋ＨＢｒ（臭化水素）＋Ｏ_２混合ガスを用い、圧力１０ｍｔｏｒｒ、プラズマパワー１００ｗ等の条件を用いることができる。基本的には塩素系のガスを用いる。

図４Ｃを参照して、第三層間絶縁膜３０４と第四層間絶縁膜３０５の積層から成る層間絶縁膜３０６を異方性ドライエッチングによりエッチングし、深孔３０９が形成される。酸化シリコンを含む積層層間絶縁膜３０６のドライエッチングには、Ｃ_５Ｆ_８＋Ａｒ＋Ｏ_２混合ガスを用い、圧力１００ｍｔｏｒｒ、プラズマパワー１５００ｗなどの条件を用いることができる。基本的にはフッ素（Ｆ）系のガスを用い、イオンの効果を引き出すためにパワーが高い条件を選択することが好ましい。この時、第三層間絶縁膜３０４の表面より、やや下方の位置にボーイング６００が発生することが好ましい。又、ボーイング６０２における最大口径（最大孔幅）Ｂ１は、深孔６００の開口部の口径（孔幅）Ｌ１よりも大きくなる。

図４Ｄは、ハードマスク３１０が除去されたコンデンサ部３０の状態を示す断面図である。図４Ｄを参照して、ハードマスク３１０にシリコン膜が用いられている場合、残存したハードマスク３１０を除去するため、ホトレジストで、深孔６００内を保護した後、全面ドライエッチバックして、積層絶縁膜３０６の表面に残存したシリコン膜が完全に除去される。この時のドライエッチングの条件は、例えば、Ｃｌ_２＋ＨＢｒ＋Ｏ_２の混合ガスを用い圧力０．６ｐａ、プラズマパワー６００Ｗ等である。又、ハードマスク３１０に非晶質炭素膜を用いた場合は、酸素単独ガスからなるガスプラズマで、容易に除去可能である。

図４Ｅを参照して、ハードマスク３１０が除去された後、湿式エッチングにより、深孔６００のサイズが広げられる。深孔６００のサイズを拡大するには、フッ化水素（ＨＦ）による湿式ウェットエッチを用いて行なう。この際、フッ化水素の代わりにフッ化アンモニウムを含有するフッ化水素、又は、アンモニア過酸化水素水を用いても良い。積層絶縁膜３０６は、第三層間絶縁膜３０４と第四層間絶縁膜３０５から構成され、第四層間絶縁膜の方が、相対的に第三層間絶縁膜より湿式エッチング速度が速いため、深孔３０９の開口部の口径Ｌ１の拡大量は、ボーイング６０２における最大口径（最大孔幅）Ｂ１の拡大量よりも大きくなる（Ｌ２−Ｌ１＞Ｂ２−Ｂ１、但し、拡幅後の深孔６００の開口部の口径（孔幅）をＬ２、ボーイング６０２における最大孔径（最大幅）をＢ２とする）。このため、隣接する深孔同士が、ボーイング３１０の最大位置でショートすることなく、深孔６００の開口部の口径（孔幅）Ｌ１を拡大することが可能となる。又、深孔６００の開口部の口径（孔幅）Ｌ１は、ボーイング６０２における最大口径（最大孔幅）Ｂ１より大きくすることができる（又は同等の大きさにすることができる）。すなわち、深孔６００が形成された時にできたオーバーハング形状６０１を削除することができる。

図４Ｆを参照して、オーバーハング形状６０１が除去された深孔６００の内面を含む露出面は、下部電極３０７で被覆される。深孔６００底部のシリコンプラグ３０２表面に対し低抵抗化処理が行われた後、ＣＶＤ法により厚さ３０ｎｍ〜５０ｎｍ程度のリン含有シリコン膜の下部電極３０７が形成される。この際、７００℃で熱処理されることでシリコン膜が多結晶化し、導電性を持つ。尚、多結晶化の熱処理は、後の工程で代用することもできる。又は、ＣＶＤ法により、厚さ３０ｎｍ〜５０ｎｍ程度のリン含有シリコン膜をアモルファス状態で堆積させた後、シラン（ＳｉＨ_４）を照射し、熱処理を行って、下部電極３０７のグレインを成長させるＨＳＧを用いることもできる。ＨＳＧを行なった場合は、下部電極３０７の表面リン（Ｐ）濃度を補うため、例えば、ホスフィン（ＰＨ３）が気相でドーピングされる。

図４Ｇを参照して、第四層間絶縁膜３０５の表面部分（深孔６００内面を除く上面）に形成された下部電極３０７が除去される。以下の手順で下部電極３０７が除去される。先ず、深孔６００内がホトレジストで保護される。この際、深孔６００内に完全に保護されるように、回転塗布法によりホトレジストが形成される。その後、ホトレジストの表面が、第四層間絶縁膜３０５の表面部部分（深孔６００内面を除く上面）より下に位置するように露光、現像処理を施した。その後、ドライエッチング法により、全面ドライエッチバックして表面の下部電極３１１が除去される。ドライエッチングの条件としては、例えば、Ｃｌ_２＋ＨＢｒ＋Ｏ_２の混合ガスを用いることができる。全面ドライエッチバックで下部電極３０７の表面を除去した後、深孔６００内に残存したホトレジストを除去するため、Ｏ_２アッシングが行われ、ホトレジストが除去される。

図４Ｈを参照して、誘電体３０８、及び上部電極３０９が形成されキャパシタが構成される。シリコンを含む下部電極３１１表面の自然酸化膜が除去されるように洗浄された後、コンデンサ部３０は、７５０℃のＮＨ_３雰囲気中で熱処理され、シリコン表面に厚さ１ｎｍの窒化シリコンが形成される。次いで、ペンタエトキシタンタル（Ｔａ（ＯＣ２Ｈ_５）_５）と酸素を原料ガスとするＣＶＤ法により厚さ８ｎｍの酸化タンタルが形成される。その後、７５０℃の亜酸化窒素（Ｎ_２Ｏ）雰囲気中で熱処理され、酸化タンタルの酸素補充と結晶化によって誘電体３０８が形成される。ここでは、酸化タンタルが形成された後の酸化性雰囲気での熱処理により、窒化シリコンは酸化され酸窒化シリコンとなっている。この状態で、塩化チタン（ＴｉＣｌ_４）とＮＨ_３を原料ガスとするＣＶＤ法により誘電体を覆うように窒化チタンを含む上部電極３０９が形成される。

第１の実施の形態では、深孔６００形成時にボーイング６０２が発生し、深孔６００の開口部がオーバーハング形状６０１となっても、層間絶縁膜を湿式エッチングレートの異なる膜で積層に構成しているため、湿式エッチングによって深孔を拡幅すると、深孔開口部の口径（孔幅）Ｌ１の拡大量（Ｌ２−Ｌ１）が、ボーイングにおける最大口径（最大幅）Ｂ１の拡大量（Ｂ２−Ｂ１）よりも大きくなる。このため、深孔６００拡幅後の開口部の口径（孔幅）Ｌ２が拡幅後のボーイングにおける最大口径（最大幅）Ｂ２よりも大きくなる（又は、同等の大きさとなる）。すなわち、湿式エッチングによってオーバーハング形状を改善することができる。従って、従来技術において発生した誘電体膜のカバレジ低下が生じることがなく、上部電極形成後も、空隙を生じることのないので、信頼性の高いキャパシタを得ることができる。

尚、本実施例では、下部電極にシリコン膜を用いたが、タングステン、窒化タングステンあるいはルテニウムなどの金属を用いても構わない。金属下部電極とすることにより、シリコン下部電極の場合に比べて容量を増大できる効果がある。これらの金属下部電極を用いる場合には、第二層間絶縁膜３０１に設けたシリコンプラグ表面にシリサイド化防止層を予め設けておけば良い。

又、誘電体３０８にはＣＶＤ法により形成する酸化タンタルに限らず、原子層蒸着法を用いても良い。この場合には成膜段階で良質な膜を形成できるので、酸化タンタルを成膜した後の酸化熱処理を省略、もしくは酸化熱処理温度を低減できる効果がある。更に原子層蒸着法により、酸化アルミニウムや酸化ハフニウムなどの材料を単層もしくは多層膜誘電体として用いることができる。これらの材料を誘電体３０８とする場合には、上記金属に加えて窒化チタンを下部電極３０７とできる利点がある。

又、上部電極３０９はＣＶＤ法で形成する窒化チタン単層としたが、スパッタ法で形成するタングステンなどとの積層膜であっても良い。

（第２の実施の形態）
第２の実施の形態におけるキャパシタの製造方法では、第１の実施の形態において、オーバーハング構造６０１を湿式エッチングによって削除する工程（開口部の口径（孔幅）Ｌ１を拡大する工程）の前に深孔６００内をホトレジストで保護する工程が追加される製造方法である。

図５Ａ〜図５Ｃは、第２の実施の形態におけるコンデンサ部３０の製造過程の一連の流れを示すコンデンサ部３０の断面図である。以下、図５Ａ〜図５Ｃを参照して、第２の実施の形態におけるキャパシタの製造方法が説明される。

図５Ａは、深孔６００内部をホトレジストで充填した状態を示している。第１の実施の形態における図４Ａ〜図４Ｄに示された方法に基づいて第三層間絶縁膜４０４と第四層間絶縁膜４０５の積層構造を備える積層層間絶縁膜４０６に、ボーイング６０２を有する深孔６００が形成される。次いで、深孔６００内を完全に埋めるように、回転塗布法によりホトレジストが塗布される。その後、ホトレジストの表面が、ボーイング６０２における最大口径（最大孔幅）Ｂ１の位置の深孔６００の内壁を完全に被覆し、オーバーハング構造を被覆しない位置になるように露光、現像処理が施され、ホトレジスト３１２が形成される。この際、最大口径Ｂ１の位置が第四層間絶縁膜３０５近傍の第三層間絶縁膜３０４に位置することが好ましく、ホトレジスト３１２は、最大口径Ｂ１の位置を表面としてとするように形成されることが好ましい。

図５Ｂを参照して、ホトレジスト３１２で深孔６００内を埋め、ホトレジスト３１２の表面が、ボーイング６０２における最大幅Ｂ１の位置の深孔６００の内壁を完全に被覆されるように露光、現像処理が施された後、湿式エッチングにより、深孔６００のオーバーハング構造６０１となっている開口部が拡大される。湿式エッチングには、フッ化水素（ＨＦ）、又は、フッ化アンモニウムを含有するフッ化水素が用いられる。ホトレジスト３１２が、最大幅Ｂ１の位置における深孔６００の内壁を完全に被覆しているので、ボーイング６０２の最大幅Ｂ１を拡大することなく、深孔６００のオーバーハング構造６０１となっている開口部のみを選択的に拡大することができる。

第１の実施の形態では、オーバーハング構造６０１となっている深孔６００の開口部と同時に、ボーイング６０２における最大幅Ｂ１の層間絶縁膜部３０６も拡大する。そのため、深孔６００の開口部のサイズ拡大は、ボーイング６０２における最大幅Ｂ１の位置で、隣接する深孔６００同士が、ショートしないサイズまでしか拡大することが出来ない。しかし、第２の実施の形態では、ボーイング６０２における最大幅Ｂ１を拡大することがないので、隣接する深孔６００同士のショートを防止することが可能であり、第１の実施の形態に比べ深孔６００の開口部のサイズをより拡大することが可能であり、製造方法の自由度が増す利点がある。図５Ｃは、第１の実施の形態と同様に下部電極３０７、誘電体３０８、上部電極３０９を形成してキャパシタを構成した状態を示す。形成方法についての説明は、第１の実施の形態と同様なため省略される。

（第３の実施の形態）
第３の実施の形態におけるキャパシタの製造方法は、第１の実施の形態において、積層層間絶縁膜３０６に形成された深孔内に発生するボーイングをハードマスクの内壁に形成し、ハードマスクごとボーイング及びオーバーハング構造を削除する方法である。

図６Ａ〜図６Ｆは、第３の実施の形態におけるコンデンサ部３０の製造過程の一連の流れを示すコンデンサ部３０の断面図である。以下、図６Ａ〜図６Ｆを参照して、第３の実施の形態におけるキャパシタの製造方法が説明される。

第３の実施の形態では、第１の実施の形態と同様に、シリコンプラグ３０２が形成された後、シリコン窒化膜３０１が形成され、続いて、厚さ２７００ｎｍの酸化シリコンから構成される第三層間絶縁膜３０４と、厚さ３００ｎｍの第四層間絶縁膜３０５が堆積され、厚さ３０００ｎｍの積層層間絶縁膜５０６が形成される。尚、第三層間絶縁膜３０４と第四層間絶縁膜３０５は、湿式エッチング速度が異なる絶縁膜である。図６Ａを参照して、ＣＶＤ法により厚さ１０００ｎｍのシリコン膜が堆積されハードマスク３１０’が形成される。第３の実施の形態において形成されるハードマスク３１０’は、第１の実施の形態いおいて形成されたハードマスク３１０の厚さよりも厚く堆積される。ハードマスク３１０’には、シリコン膜に代えて、非晶質炭素膜を用いても良い。次いでハードマスク３１０’上に、回転塗布法によりホトレジスト３１１が形成される。

図６Ｂを参照して、リソグラフィ法とドライエッチング法によりシリコンを加工し、ハードマスク３１０’に所定のパターンが形成され、第四層間絶縁膜の最表面が露出されるまで開口される。

図６Ｃを参照して、第三層間絶縁膜３０４と第四層間絶縁膜３０５の積層から構成される積層層間絶縁膜３０６が異方性ドライエッチングによりエッチングされ、深孔６００’が形成される。酸化シリコンを含む積層層間絶縁膜５０６のドライエッチングには、Ｃ５Ｆ８＋Ａｒ＋Ｏ_２混合ガスが用いられ、圧力１００ｍｔｏｒｒ、プラズマパワー１５００ｗなどの条件で深孔６００’が形成される。この時、ハードマスク３１０’の側壁の位置にボーイング６０２’が発生するように深孔６００’が形成される。エッチングの進行と共にハードマスクの肩に生じる傾斜で反跳され斜め入射するＦイオンが増加し、この反跳Ｆイオンが開口部近傍の側壁をエッチングしてしまうためにボーイング６０２’が生じると考えられるが、本実施の形態では、ハードマスク３１０’の厚さが第１の実施の形態よりも厚く堆積されているため、ボーイング６０２’の発生位置が、ハードマスク３１０’内の側壁に発生すると考えられる。ここで、ボーイング６０２’における最大口径（最大幅）Ｂ１は、深孔６０１’の開口部の口径（孔幅）Ｌ１よりも大きい。

図６Ｄを参照して、ハードマスク３１０’が除去されると同時にオーバーハング構造６０１及びボーイング６０２が除去される。ハードマスク３１０’を除去する方法は、第１の実施の形態と同様であるので、説明は省略される。第３に実施の形態では、深孔６００’が形成される際に、必然的に発生するボーイング６０２’の最大幅Ｂ１の位置が、ハードマスク３１０’の側壁に位置するため、ハードマスク３１０’が除去されると、深孔６００’の開口部は、オーバーハング形状をなしておらず、良好な逆テーパー形状となる。このため、第３の実施の形態では、深孔６００’の開口部のサイズを拡大するための湿式エッチングは、行なっても、行なわなくても良い。ただし、ボーイング６０２’の位置が第四層間絶縁膜近傍で発生し、第四層間絶縁膜３０５にオーバーハング構造６０１’が残存する場合、湿式エッチングによって残存するオーバーハング構造６０１’を除去することは好適である。この際、第四層間絶縁膜３０５の湿式エッチング速度は第三層間絶縁膜３０４より速いことが好ましい。

図６Ｅを参照して、深孔に下部電極３０７が形成される。下部電極３０７の形成方法は、第１の実施の形態と同様であるため、説明は省略される。図５Ｆを参照して、下部電極３０７上に誘電体３０８及び上部電極３０９が形成され、キャパシタが構成される。本実施の形態によれば、オーバーハング構造６０１’が無い、良好な深孔形状であるため、誘電体膜３０８のカバレジ低下が生じない。又、上部電極３０９形成後も、空隙を生じることのないので、信頼性の高いキャパシタを得ることができる。

以上のように、本発明によるキャパシタの製造方法によれば、深孔形成時に発生するボーイングに起因する深孔開口部の狭いオーバーハング構造を改善することができる。このため、深孔内に空隙が生じることのない深孔スタック型キャパシタを製造することができる。又、キャパシタ誘電体膜のカバレッジ低下を起こさない信頼性の高い深孔形状を有する深孔スタック型キャパシタを製造することができる。

以上、本発明の実施の形態を詳述してきたが、具体的な構成は上記実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。

図１は、従来技術におけるＤＲＡＭのメモリ部の構成を示す断面図である。 図２Ａは、従来技術によるキャパシタの製造方法の流れを示すコンデンサ部の断面構造図である。 図２Ｂは、従来技術によるキャパシタの製造方法の流れを示すコンデンサ部の断面構造図である。 図２Ｃは、従来技術によるキャパシタの製造方法の流れを示すコンデンサ部の断面構造図である。 図２Ｄは、従来技術によるキャパシタの製造方法の流れを示すコンデンサ部の断面構造図である。 図２Ｅは、従来技術によるキャパシタの製造方法の流れを示すコンデンサ部の断面構造図である。 図２Ｆは、従来技術によるキャパシタの製造方法の流れを示すコンデンサ部の断面構造図である。 図３は、本発明におけるＤＲＡＭのメモリ部の構成を示す断面図である。 図４Ａは、本発明によるキャパシタの製造方法の第１の実施の形態における流れを示すコンデンサ部の断面構造図である。 図４Ｂは、本発明によるキャパシタの製造方法の第１の実施の形態における流れを示すコンデンサ部の断面構造図である。 図４Ｃは、本発明によるキャパシタの製造方法の第１の実施の形態における流れを示すコンデンサ部の断面構造図である。 図４Ｄは、本発明によるキャパシタの製造方法の第１の実施の形態における流れを示すコンデンサ部の断面構造図である。 図４Ｅは、本発明によるキャパシタの製造方法の第１の実施の形態における流れを示すコンデンサ部の断面構造図である。 図４Ｆは、本発明によるキャパシタの製造方法の第１の実施の形態における流れを示すコンデンサ部の断面構造図である。 図４Ｇは、本発明によるキャパシタの製造方法の第１の実施の形態における流れを示すコンデンサ部の断面構造図である。 図４Ｈは、本発明によるキャパシタの製造方法の第１の実施の形態における流れを示すコンデンサ部の断面構造図である。 図５Ａは、本発明によるキャパシタの製造方法の第２の実施の形態における流れを示すコンデンサ部の断面構造図である。 図５Ｂは、本発明によるキャパシタの製造方法の第２の実施の形態における流れを示すコンデンサ部の断面構造図である。 図５Ｃは、本発明によるキャパシタの製造方法の第２の実施の形態における流れを示すコンデンサ部の断面構造図である。 図６Ａは、本発明によるキャパシタの製造方法の第３の実施の形態における流れを示すコンデンサ部の断面構造図である。 図６Ｂは、本発明によるキャパシタの製造方法の第３の実施の形態における流れを示すコンデンサ部の断面構造図である。 図６Ｃは、本発明によるキャパシタの製造方法の第３の実施の形態における流れを示すコンデンサ部の断面構造図である。 図６Ｄは、本発明によるキャパシタの製造方法の第３の実施の形態における流れを示すコンデンサ部の断面構造図である。 図６Ｅは、本発明によるキャパシタの製造方法の第３の実施の形態における流れを示すコンデンサ部の断面構造図である。 図６Ｆは、本発明によるキャパシタの製造方法の第３の実施の形態における流れを示すコンデンサ部の断面構造図である。

符号の説明

１、１００：メモリ部
１０：スイッチ部
２０、３０：コンデンサ部
１０１：シリコン基板
１０２：ｎウェル
１０３：ｐウェル
１０４：素子分離領域
１０５、１０９、１１０：ゲート電極
１０６、１０８：ドレイン
１０７：ソース
１１１：コンタクト
１１２：ビット線コンタクト
１１３：ビット線
１１４：第一層間絶縁膜
２０１、３０１：第二層間絶縁膜
２０２、３０２：シリコンプラグ
２０３、３０３：窒化シリコン膜
２０４、３０４：第三層間絶縁膜
２０５、３０７：下部電極
２０６、３０８：誘電体
２０７、３０９：上部電極
２１０、３１０、３１０’：ハードマスク
２１１、３１１、３１２：ホトレジスト
３０５：第四層間絶縁膜
３０６：積層層間絶縁膜
５００、６００、６００’：深孔
５０１、６０１、６０１’：オーバーハング構造
５０２、６０２、６０２’：ボーイング

Claims (5)

1. （１）スイッチ素子に接続するプラグ上に、第１の層間絶縁膜を堆積するステップと、
   （２）前記第１の層間絶縁膜上に、前記第１の層間絶縁膜よりも湿式エッチング速度の速い第２の層間絶縁膜を形成するステップと、
   （３）前記プラグの表面が露出するように、前記第１及び第２の層間絶縁膜を貫通する深孔を形成するステップと、
   （４）前記湿式エッチングによって、前記ステップ（３）において前記深孔の開口部に形成されたオーバーハング構造を除去するステップと、
   （５）前記深孔の内面に下部電極を形成するステップと、
   （６）前記下部電極表面に誘電体を形成するステップと、
   （７）前記誘電体の表面に上部電極を形成するステップと
   を具備する
   キャパシタの製造方法。
2. 請求項１に記載のキャパシタの製造方法において、
   前記ステップ（４）は、
   前記ステップ（３）において前記深孔の前記第２の層間絶縁膜に形成された開口部の大きさが、前記深孔に形成されたボーイング形状における最大孔幅よりも大きくなるように前記オーバーハング構造を前記湿式エッチングによって除去する
   キャパシタの製造方法。
3. 請求項１または２に記載のキャパシタの製造方法において、
   前記ステップ（３）と（４）の間に、前記深孔内の側壁の一部を保護するための保護材を形成するステップを具備し、
   前記ステップ（４）は、
   前記保護材が形成されていない前記深孔の開口部を前記湿式エッチングによって除去する
   キャパシタの製造方法。
4. 請求項３に記載のキャパシタの製造方法において、
   前記保護材を形成するステップにおいて、前記保護材の表面が、前記深孔に形成されたボーイング形状における最大孔幅の位置から前記深孔の底部に至る内壁を完全に被覆し、前記オーバーハング構造を被覆しないように前記保護材を形成する
   キャパシタの製造方法。
5. 請求項３又は４に記載のキャパシタの製造方法において、
   前記保護材として有機感光性膜を前記深孔内に形成する
   キャパシタの製造方法。

Images