JP2008193078A - 半導体素子の配線構造及びこれの形成方法 - Google Patents

半導体素子の配線構造及びこれの形成方法 Download PDF

Info

Publication number
JP2008193078A
JP2008193078A JP2008016830A JP2008016830A JP2008193078A JP 2008193078 A JP2008193078 A JP 2008193078A JP 2008016830 A JP2008016830 A JP 2008016830A JP 2008016830 A JP2008016830 A JP 2008016830A JP 2008193078 A JP2008193078 A JP 2008193078A
Authority
JP
Japan
Prior art keywords
tungsten
forming
opening
vapor deposition
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008016830A
Other languages
English (en)
Inventor
Motoku Kyo
元九 許
Dong-Kyun Park
棟均 朴
Je-Hyeon Park
濟憲 朴
永周 ▲チョ▼
Young-Joo Cho
Kyu-Tae Na
圭泰 羅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008193078A publication Critical patent/JP2008193078A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract


【課題】簡単な工程を通じて形成しうる半導体素子の配線及びそれの製造方法が開示される。
【解決手段】配線は基板上に位置し、開口部を含む層間絶縁膜と、前記開口部内部を満たし、ソースガスの反応を用いる蒸着工程によって形成された第１タングステンからなるコンタクトプラグと、前記ソースガスの反応を用いる蒸着工程によって形成された第１タングステン及び物理気相蒸着工程によって形成された第２タングステンの積層された形状を有し、前記コンタクトプラグの上部面と接触する導電性パターンを含む。前記配線を形成するとき、平坦化工程が要求されない。なお、前記導電性パターンの表面モルフォルジー特性が優れている。
【選択図】図１

Description

本発明は、半導体素子の配線構造及びこれの形成方法に係り、より詳細にはタングステンを含む半導体素子の配線構造及びこれの形成方法に関する。
半導体素子において、コンタクトプラグ及び導電性ラインなどを含む配線は主に、抵抗の小さいアルミニウム、銅、及びタングステンなどのような金属を用いて形成される。前記金属のうちにタングステンは他の金属に比べてステップカバレッジ特性が優れており、乾式エッチング工程を通じて容易にパターニングすることができるため、半導体素子が高集積化するに従って次第に使用度合いが高くなりつつある。また、前記タングステンは融点が３４００℃以上に非常に高いため、耐熱性がよく、電子移動（Ｅｌｅｃｔｒｏｍｉｇｒａｔｉｏｎ）に対する開路がほとんど発生しないという長所を有する。
したがって、前記タングステンを用いてコンタクトプラグ及び導電性パターンを含む半導体素子の配線を形成する方法が多様に研究されている。前記半導体素子の配線に用いられるタングステンを蒸着する方法は、化学気相蒸着（Ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、ＣＶＤ）法、原子層積層（Ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ、ＡＬＤ）法、物理気相蒸着（Ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、ＰＶＤ）法などがある。このうち、前記化学気相蒸着法は、狭い開口内部を埋立てる特性が優れているので、最近の高集積化した半導体素子の配線に主に用いられている。
しかし、前記化学的気相蒸着法によって形成されるタングステン膜は上部表面の粗さ特性が非常に悪い。これは、前記化学的気相蒸着時にタングステンソースガスと還元ガスとの化学反応が起こり、このときタングステンは複数の独立した結晶を形成するので、表面における結晶間に溝が生じるためである。前記のようにタングステン膜の表面モルフォルジー特性が良好でない場合には、後続の写真工程でフォトレジストの接着不良及びフォトレジストパターンの側壁にノッチング（Ｎｏｔｃｈｉｎｇ）が形成される問題を招来してパターニングされた配線のプロファイルが悪くなる。また、エッチング工程を行うとき、前記タングステン膜における表面の突出した部位が完全にエッチングされなくてパターン間のブリッジ不良が発生するおそれもある。
このような問題を克服するための一方法として、ギャップ埋立て特性の優れた化学気相蒸着法によってタングステンを蒸着した後で研磨することによって、前記コンタクトプラグを形成し、物理気相蒸着法を行ってタングステンを形成した後、パターニングすることで前記コンタクトプラグと接続される導電性パターンを形成することができる。前記方法は、特許文献１に開示されている。しかし、前記方法によると、化学気相蒸着方法によってタングステン膜を蒸着しした後、化学機械的研磨工程を行わなければならない。また、前記化学機械的研磨工程を行った後に必ず洗浄工程及び表面改善のための処理工程が伴うべきである。そのため、工程が複雑になり、これによって配線を形成するのに所要されるコストが増加するようになる。
韓国公開特許２００５−５２６３０号明細書
本発明の目的は、簡単な工程によって形成することができ、上部表面のモルフォルジー特性の優れた半導体素子の配線を提供することにある。
本発明の他の目的は、前記の半導体素子の配線を形成する方法を提供することにある。
前記目的を達成するための本発明の一実施例による半導体素子の配線は、基板上に位置し、開口部を含む層間絶縁膜と、前記開口部の内部を満たし、ソースガスの反応を用いる蒸着工程によって形成された第１タングステンからなるコンタクトプラグと、前記ソースガスの反応を用いる蒸着工程によって形成された第１タングステン及び物理気相蒸着工程によって形成された第２タングステンの積層された形状を有し、前記コンタクトプラグの上部面と接触する導電性パターンを含む。
前記第１タングステンを形成するための蒸着工程は、化学気相蒸着法及び原子層積層法を含むことができる。
前記導電性パターンに含まれる第１タングステンは、前記開口部の内部幅の１／２より厚く、前記開口部の内部幅よりは薄い厚さを有することが望ましい。
前記導電性パターンに含まれる第１タングステンは、１００〜５００Åの厚さを有することが望ましい。
前記開口部の側壁及び底面にはバリア金属膜を形成することができる。
前記目的を達成するための本発明の一実施例による半導体素子の配線方法において、まず、基板上に開口部を含む層間絶縁膜を形成する。ソースガスの反応を用いる蒸着工程を用いて第１タングステンを蒸着することで、前記開口部の内部を満たしかつ前記層間絶縁膜の上部面を覆う第１金属膜を形成する。物理気相蒸着工程を行って第２タングステンを蒸着することで、前記第１金属膜上に第２金属膜を形成する。その後、前記第１及び第２金属膜をパターニングして第１タングステンからなるコンタクトプラグ、及び第１及び第２タングステンからなる導電性パターンを形成する。
前記ソースガスの反応を用いる蒸着工程は化学気相蒸着法及び原子層積層法を含むことができる。
前記化学気相蒸着法によって第１金属膜を形成するとき、水素ガスと六フッ化タングステン（ＷＦ６）ガスを供給する段階を含む。
前記水素ガスと六フッ化タングステンガスを供給する前に、モノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、四フッ化ケイ素（ＳｉＦ４）、ジクロロシラン（ＳｉＣｌ２Ｈ２）、及びジボラン（Ｂ２Ｈ６）からなる群より選択される少なくとも一種のガスと六フッ化タングステン（ＷＦ６）ガスを供給する段階を更に含むことができる。
前記原子層積層法によって前記第１金属膜を形成する場合、環元ガスを供給する段階と、パージガスを供給してパージする段階と、タングステンソースガスを供給する段階と、パージガスを供給してパージする段階を周期的に反復して行う。
前記第１金属膜は、前記開口部の内部幅の１／２より厚く、前記開口部の内部幅よりは薄い厚さに形成されることが望ましい。
前記第１金属膜は、１００〜５００Åの厚さに形成されることが望ましい。
前記開口部の側壁及び底面にバリア金属膜を蒸着する段階を更に含むことができる。
前記目的を達成するための本発明の一実施例による半導体素子の配線の形成方法において、基板の不純物領域を露出させる第１開口部を含む第１層間絶縁膜を形成する。前記第１開口部の内部に不順物のドープされたポリシリコンからなる第１コンタクトプラグを形成する。前記第１層間絶縁膜上に、前記第１コンタクトプラグの上部面を露出させる第２開口部を含む第２層間絶縁膜を形成する。ソースガスの反応を用いる蒸着工程を行って第１タングステンを蒸着することで、前記第２開口部の内部を満たしかつ前記第２層間絶縁膜の上部面を覆う第１金属膜を形成する。物理気相蒸着工程を行って第２タングステンを蒸着することで、前記第１金属膜上に第２金属膜を形成する。その後、前記第１及び第２金属膜をパターニングして第１タングステンからなる第２コンタクトプラグ及び第１及び第２タングステンからなる導電性パターンを形成する。
前記第１タングステンを形成するための蒸着工程は、化学気相蒸着方法及び原子層積層法を含む。
前記導電性パターンに含まれる第１タングステンは、前記開口部の内部幅の１／２より厚く前記開口部の内部幅よりは薄い厚さを有することができる。
前記目的を達成するための本発明の更に他の実施例による半導体素子の配線形成方法において、基板上にセルゲート構造物、ストリング選択ライン、及び接地選択ラインを形成する。前記セルゲート構造物、ストリング選択ライン、及び接地選択ラインを覆う第１層間絶縁膜を形成する。前記第１層間絶縁膜を貫通して前記接地選択ラインの一側基板と接触する共通ソースラインを形成する。前記第１層間絶縁膜上に第２層間絶縁膜を形成する。前記第２層間絶縁膜及び第１層間絶縁膜を貫通する開口部を形成する。ソースガスの反応を用いる蒸着工程を行って第１タングステンを蒸着することで、前記開口部の内部を満たしかつ前記第２層間絶縁膜の上部面を覆う第１金属膜を形成する。物理気相蒸着工程を行って第２タングステンを蒸着することで、前記第１金属膜上に第２金属膜を形成する。その後、前記第１及び第２金属膜をパターニングして第１タングステンからなるコンタクトプラグ、及び第１及び第２タングステンからなる導電性パターンを形成する。
前記第１タングステンを形成するための蒸着工程は、化学気相蒸着法及び原子層積層法を含む。
前記導電性パターンに含まれる第１タングステンは、前記開口部の内部幅の１／２より厚く前記開口部の内部幅よりは薄い厚さを有する。
前述した方法によると、単純な工程によってコンタクトプラグ及び前記コンタクトプラグと接続される導電性パターンを形成することができる。また、前記導電性パターンの上部表面のモルフォルジー特性が良好になることによって、隣接する導電性パターン間のブリッジ不良及び導電性パターンが切られる不良などが減少する。よって、低コストで高性能の半導体装置の配線を形成することができる。
以下、添付する図面を参照して本発明の望ましい実施例を詳細に説明する。
実施例１
図１は、本発明の実施例１による半導体装置の配線構造を示す断面図である。
図１を参照すると、単結晶シリコン基板１００が具備される。前記単結晶シリコン基板１００には導電性構造物（図示せず）を形成することができる。
前記単結晶シリコン基板１００上には開口部１０４を含む層間絶縁膜１０２が具備される。前記層間絶縁膜１０２はシリコン酸化物で形成することができる。前記開口部１０４の底面には前記単結晶シリコン基板１００の上部面を露出することができる。前記基板１００に導電性構造物が形成されている場合には、前記開口部１０４の底面は前記導電性構造物の上部面を露出することができる。
前記開口部１０４の内部幅が３００Åより小さいと、前記開口部１０４の内部に形成されているコンタクトプラグ１０８ａの接触面積が狭くなるため、前記コンタクトプラグ１０８ａの接触抵抗が増大し、前記開口部１０４の内部幅が１０００Åより大きいとコンタクトプラグ１０８ａを形成するための水平面積が増加して高集積化した半導体装置を形成しにくくなる。そのため、前記開口部１０４の内部幅は３００〜１０００Åであることが望ましい。
前記開口部１０４の側壁及び底面にはバリア金属膜パターン１０６ａが形成されている。前記バリア金属膜パターン１０６ａはチタンパターン／チタン窒化膜パターンが積層された形状を有することができる。
前記開口部１０４の内部には蒸着ソースガスの反応を用いる蒸着工程によって形成されたタングステンからなるコンタクトプラグ１０８ａが具備される。ここで、蒸着ソースガスの反応を用いる蒸着工程は具体的に化学気相蒸着法を含む。しかし、原子層積層法によって形成されたタングステンに比べて化学気相蒸着法によって形成されたタングステンの抵抗が更に低い。そのため、前記タングステンは化学気相蒸着法によって形成されたタングステンであるもののほうが更に望ましい。
前記層間絶縁膜１０２上には前記コンタクトプラグ１０８ａの上部面と接触する導電性パターン１１６が具備される。
前記導電性パターン１１６は、蒸着ソースガスの反応を用いる蒸着工程によって形成された第１タングステン１１２と物理気相蒸着によって形成された第２タングステン１１４が積層された形状を有する。前記導電性パターン１１６の下部をなす第１タングステン１１２は前記コンタクトプラグ１０８ａをなすタングステンと同一の蒸着工程を通じて形成される。
前記導電性パターン１１６に含まれる第１タングステン１１２が前記開口部１０４の内部幅の１／２より薄く形成される場合、前記開口部１０４の内部が前記第１タングステンで十分満たされないおそれがある。反面、前記導電性パターン１１６に含まれる第１タングステン１１２が前記開口部１０４の内部幅より厚く形成される場合、前記導電性パターン１１６内に含まれる第１タングステン１１２の厚さが増加して表面粗さが良好でないおそれがある。よって、前記導電性パターン１１６内に含まれる第１タングステン１１２は前記開口部１０４の内部幅の１／２よりは厚く、前記開口部１０４の内部幅よりは薄く形成されることが望ましい。
また、前記導電性パターン１１６に含まれる第１タングステン１１２は５００Åより薄い厚さを有することが望ましい。これは、前記第１タングステン１１２が蒸着ソースガスの反応を用いる蒸着工程によって形成されるので、５００Åより厚く形成される場合には表面モルフォルジー特性が急激に悪くなるためである。前記表面モルフォルジー特性の良好な第１タングステン１１２を得るために、前記第１タングステン１１２は３００Åより薄い厚さを有することが更に望ましい。
本実施例のように、前記開口部１０４の内部幅が３００〜１０００Åである場合に、前記導電性パターン１１６に含まれる第１タングステン１１２は１５０〜５００Åの厚さを有することができる。
図２ないし図５は、図１に示した半導体装置の配線構造の形成方法を示す断面図である。
図２を参照すると、単結晶シリコン基板１００上にシリコン酸化物を蒸着して層間絶縁膜１０２を形成する。その後、フォトリソグラフィ工程を行い前記層間絶縁膜１０２の一部分をエッチングすることで前記基板１００の表面を露出させる開口部１０４を形成する。
前記開口部１０４の内部面を前記層間絶縁膜１０２の上部面にバリア金属膜１０６を形成する。前記バリア金属膜１０６はチタン膜及びチタン窒化膜を積層して形成することができる。具体的に、四塩化チタン（ＴｉＣｌ４）ガスを用いる化学気相蒸着（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ；ＣＶＤ）方法によってチタン膜を蒸着した後、その上ＴｉＣｌ４及びＮＨ３ガスを用いる化学気相蒸着方法でチタン窒化膜を形成する。
前記バリア金属膜１０６は、後続工程にて化学気相蒸着方法によってタングステンを蒸着するときにグルー膜（ｇｌｕｅ ｌａｙｅｒ）の役割を果たすだけでなく、六フッ化タングステン（ＷＦ６）ガスに含まれているフッ素（Ｆ）のアタックを防止する役割を果たす。
ここで、チタン窒化膜を用いずチタン単一膜でバリア金属膜１０６を形成する場合、後続のタングステン膜を蒸着するときに用いられるタングステンソースガスとチタン（Ｔｉ）とが反応して、望んでいない反応生成物、例えば、フッ化チタン（ＴｉＦ４）を形成する。よって、チタン膜とチタン窒化膜との二層膜でバリア金属膜１０６を形成することが望ましい。
図３を参照すると、ソースガスの反応を用いる第１蒸着工程を行って第１タングステンを蒸着することで、前記開口部１０４の内部を満たしかつ前記層間絶縁膜１０２の上部面を覆う第１金属膜１０８を形成する。前記ソースガスの反応を用いる蒸着工程は、化学気相蒸着法及び原子層積層法を含む。即ち、前記第１金属膜１０８は化学気相蒸着法によって形成することもでき、原子層積層法によって形成することもできる。しかし、原子層積層法によって形成されたタングステンに比べて化学気相蒸着法によって形成されたタングステンの方の抵抗が更に低い。そのため、前記第１金属膜１０８は化学気相蒸着法によって形成されたタングステン膜であることが更に望ましい。
まず、前記化学気相蒸着法によって第１金属膜１０８を形成する方法について説明する。
還元ガスとタングステンソースガスを供給してタングステンシード層を形成する。ここで、前記還元ガスは、モノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、ジクロロシラン（ＳｉＣｌ２Ｈ２）、及びジボラン（Ｂ２Ｈ６）などを含み、これらのうち、少なくとも一つを供給することができる。また、前記タングステンソースガスは六フッ化タングステン（ＷＦ６）ガス、ＷＣｌ６及びＷ（ＣＯ６）などを含み、これらのうち、少なくとも一種を供給することができる。
その後、水素ガスとタングステンソースガスを供給して前記タングステンシード層と表面反応させることでタングステン膜を形成する。
前記化学気相蒸着工程を行うときに適切な工程温度は３６０〜４４０℃である。
前記のように、タングステンシード層を形成した後、前記タングステンシード層との表面反応によってタングステン膜を形成する場合、前記開口部の内部を容易に埋立てることができる。しかし、これとは違って、前記タングステンシード層を形成しない状態で前記タングステンソースガス及び水素ガスを流入することでタングステン膜を形成することもできる。
その後、前記原子層積層法によって第１金属膜１０８を形成する方法について説明する。
まず、基板に還元ガスを供給する。前記還元ガスは、モノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、ジクロロシラン（ＳｉＣｌ２Ｈ２）、及びジボラン（Ｂ２Ｈ６）などを例として挙げることができる。これらは単独で用いることが望ましいが、混合して用いることもできる。前記のように還元ガスを供給すると、前記基板の表面にタングステンの核成長サイトで作用するシリコンが吸着される。
その後、前記基板にパージガスを供給する。前記パージガスは、窒素、アルゴン、ヘリウムを含み、これらは単独又は混合して用いることができる。前記パージガスを供給すると、反応しない還元ガスが除去される。
その後、前記基板にタングステンソースガスを供給する。前記タングステンソースガスは、六フッ化タングステン（ＷＦ６）ガス、ＷＣｌ６、及びＷ（ＣＯ６）などを含み、これらは単独で用いることが望ましいが、混合して用いることもできる。前記タングステンソースガスを供給すると、前記シリコンは前記タングステンに置換され、前記ソースガスにおいてタングステンと結合している残りの部分は前記シリコンと結合してガス状態になる。
その後、前記基板にパージガスを供給する。前記パージによって前記シリコンと結合されたガス及び反応しないタングステンソースガスは除去される。
前記のように、還元ガスの供給及びパージガスの供給する過程を一つのサイクルであるといい、前記サイクルを反復して行うことで所望の厚さの第１タングステンが形成される。
前記原子層積層工程を行うときに適切な工程温度は３００〜３５０℃である。
以下では、前記化学気相蒸着法によって第１タングステンからなる第１金属膜１０８を形成することに説明する。前記化学気相蒸着法によって導電膜を形成する場合、物理気相蒸着法によって導電膜を形成する場合に比べて形成された膜のステップカバレッジ特性が良好である。そのため、高い縦横比を有する開口部の内部をボイドなしに埋立てることができる。
前記第１金属膜１０８は、前記開口部１０４の内部を埋立てるように形成すべきである。しかし、前記第１金属膜１０８を厚く形成するほど、独立的に成長する各タングステン結晶間で溝が更にひどく発生して表面粗さが非常に不良になる。したがって、前記第１金属膜１０８は、前記開口部１０４の内部を満たすことができる最小限の厚さに形成することが望ましい。
具体的に、前記第１金属膜１０８は、前記開口部１０４の内部幅の１／２より厚く、かつ、前記開口部１０４の内部の幅よりは薄い厚さに形成することが望ましい。これは、前記第１金属膜１０８が前記開口部１０４の内部幅の１／２より薄く形成される場合、前記開口部１０４の内部が前記第１金属膜で十分満たされないおそれがあるためである。また、前記第１金属膜１０８が前記開口部１０４の内部幅より厚く形成される場合、前記第１金属膜の表面粗さが良好でないおそれがある。
また、前記第１金属膜１０８は、５００Åより薄い厚さに形成されることが望ましい。これは、前記第１金属膜１０８が５００Åより更に厚く形成される場合には、表面モルフォルジー特性が急激に悪くなるためである。前記表面モルフォルジー特性を更に良好にするために、前記第１金属膜１０８は３００Åより薄い厚さに形成されることが望ましい。本実施例のように、前記開口部１０４の内部幅が３００〜１０００Åである場合に、前記第１金属膜１０８は１５０〜５００Åの厚さを有することができる。
前記第１金属膜１０８を形成することで、前記開口部１０４の内部には前記第１タングステンからなるコンタクトプラグ１０８ａが完成する。
図４を参照すると、物理気相蒸着方法によって第２タングステンを形成することで前記第１金属膜１０８上に第２金属膜１１０を形成する。具体的に、前記第２金属膜は２〜１０ｋＷのＤＣ電力及び１Ｅ−７〜１Ｅ−８ ｔｏｒｒのチャンバ圧力下で、基板を２００〜４００℃で加熱して行うことができる。ここで、チャンバ圧力は不活性ガスを用いて調節することができる。
前記物理気相蒸着法によって形成された第２タングステンは、前記第１タングステンに比べて低い抵抗を有する。また、前記物理気相蒸着法によって形成される第２タングステンは第１タングステンに比べて表面粗さ特性が非常に良好である。
したがって、本実施例のように、開口部の内部を満たしうる最小限の厚さで第１タングステンからなる第１金属膜１０８を形成し、その後、表面粗さ特性の良好な第２タングステンからなる第２金属膜１１０を形成することで、最終的にパターニングされる部位の表面粗さ特性を良好にすることができる。
しかし、前記第１タングステンからなる第１金属膜１０８の厚さが５００Å以上に厚い場合には前記第１金属膜１０８の良好でない粗さ特性に起因して、前記第１金属膜１０８上に形成された前記第２金属膜１１０の粗さ特性が良好でないおそれがある。
図５を参照すると、前記第２金属膜１１０上にハードマスクパターン（図示せず）を形成する。前記ハードマスクパターンは、シリコン窒化物を蒸着し、フォトリソグラフィ工程によって前記シリコン窒化物をパターニングすることで形成することができる。
前記ハードマスクパターンをエッチングマスクに用いて前記第２金属膜１１０、第１金属膜１０８、及びバリア金属膜１０６をエッチングすることで前記コンタクトプラグ１０８ａと接続する導電膜パターン１１６を形成する。前記導電膜パターン１１６は、前記コンタクトプラグ１０８ａと接続しかつ一方向に延長されるライン形状を有することもでき、また、孤立した島形状を有することもできる。
前記第２金属膜１１０の粗さ特性が良好であるので、前記パターニング工程を行って導電膜パターン１１６を形成するときに突出した部位が十分なエッチングが行われないことによって発生するブリッジ不良、凹陥した部位が過度にエッチングされ下地膜が損傷する不良及び写真工程時のノッチング発生によるパターン線幅不良などが減少する。
また、前記第１金属膜１０８を形成した後、別途の研磨工程を行わなくても良い。更に、前記研磨工程によって伴われる洗浄工程及び表面処理工程なども行わなくてもよい。そのため、配線形成工程が非常に単純になり、工程を行うのに所要されるコストを低減することができる。
実施例２
図６は、本発明の実施例２によるＤＲＡＭ装置のビットライン構造物を示す斜視図である。
図６を参照すると、素子分離膜２０２によってアクティブ領域と素子分離領域とが区分された基板が具備される。基板２００上には、ゲート酸化膜２０４、ワードラインに提供されるゲート電極２０６及びソース／ドレイン領域２１０を含むＭＯＳトランジスタを形成する。前記ゲート電極２０６の上面にはシリコン窒化物からなる第１ハードマスクパターン２０８が具備される。また、前記ゲート電極２０６及び第１ハードマスクパターン２０８の側壁にはスペーサ２１２が形成される。
前記基板２００上には前記ＭＯＳトランジスタを覆う第１層間絶縁膜２１４が具備される。前記第１層間絶縁膜２１４は平坦な上部面を有する。
前記第１層間絶縁膜２１４には前記ソース／ドレイン領域２１０を露出させる第１開口部２１６を含んでいる。前記第１開口部２１６は、前記第１ハードマスクパターン２０８及びスペーサ２１２に自己整列されて形成されたものである。そのため、第１開口部２１６の側壁には第１ハードマスクパターン２０８及びスペーサ２１２の一部が露出される。
前記第１開口部２１６の内部にはコンタクトプラグ２１８が具備される。前記コンタクトプラグ２１８には不純物がドープされたポリシリコンからなる。前記コンタクトプラグ２１８は、前記ソース／ドレイン領域２１０と接続するランディングパッドの役割を果たす。即ち、ビットラインコンタクト２２６ａ及びストレージノードコンタクト（図示せず）が基板のソース／ドレイン領域と直接接触する場合、コンタクトの深さが深すぎるようになるので、前記ランディングパッドの役割を果たすコンタクトプラグ２１８が具備されビットラインコンタクト２２６ａ及びストレージノードコンタクトとそれぞれ接触するようにするのである。
前記コンタクトプラグ２１８及び第１層間絶縁膜２１４上には第２層間絶縁膜２２０が具備される。前記第２層間絶縁膜２２０には一部のコンタクトプラグを露出させる第２開口部２２２を含んでいる。具体的に、前記第２開口部２２２の底面には前記ソース領域と接続しているコンタクトプラグ２１８の表面が露出している。
前記第２開口部２２２の側壁及び底面にはバリア金属膜パターン２２４ａが形成されている。前記バリア金属膜パターン２２４ａはチタン／チタン窒化膜の積層された形状を有することができる。
前記第２開口部２２２内部には蒸着ソースガスの反応を用いた蒸着工程によって形成された第１タングステンからなるビットラインコンタクト２２６ａが具備される。ここで、蒸着ソースガスの反応を用いる蒸着工程は具体的に化学気相蒸着法及び原子層積層法を含む。しかし、原子層積層法によって形成されたタングステンに比べて化学気相蒸着法によって形成されたタングステンの抵抗のほうが更に低い。そのため、前記第１タングステンは化学気相蒸着法によって形成されたタングステンであることが更に望ましい。
前記第２層間絶縁膜２２０上には前記ビットラインコンタクト２２６ａと接触するビットライン２３６が具備される。前記ビットライン２３６は、前記蒸着ソースガスの反応を用いる蒸着工程によって形成された第１タングステン２３２と物理気相蒸着工程によって形成された第２タングステン２３４の積層された形状を有する。前記ビットライン２３６の下部をなす第１タングステン２３２は前記ビットラインコンタクト２２６ａをなす第１タングステンと同一の蒸着工程を通じて形成される。
前記ビットライン２３６に含まれる第１タングステンは、前記第２開口部２２２の内部幅の１／２より厚く、前記第２開口部２２２内部幅よりは薄い厚さを有することが望ましい。具体的に、前記ビットライン２３６に含まれる第１タングステンは５００Åより薄い厚さを有することが望ましい。
図示していないが、ＤＲＡＭ装置を具現するために、前記ビットライン２３６を覆う第３層間絶縁膜、前記第２及び第３層間絶縁膜を貫いて前記ドレイン領域と接続されているコンタクトプラグと接続するストレージノードコンタクト、前記ストレージノードコンタクトと接続するシリンダー型のキャパシタを更に具備することができる。
図７〜図１１は、図６に示したＤＲＡＭ装置のビットライン構造物の製造方法を説明するための断面図である。
図７を参照すると、単結晶シリコン基板２００にシャロートレンチ素子分離(ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ；ＳＴＩ)のような通常の素子分離工程を行って素子分離膜を形成することによって素子分離領域及びアクティブ領域を画定する。
前記基板２００上にゲート酸化膜２０４、ゲート電極用導電膜、第１ハードマスクパターン２０８を形成して、前記第１ハードマスクパターン２０８をエッチングマスクに用いて前記ゲート電極用導電膜をエッチングすることによってゲート電極２０６を形成する。その後、前記ゲート電極２０６両側で露出している基板２００の表面下に不純物を注入することでソース／ドレイン領域２１０を形成する。前記工程を行うことで、前記基板上にはゲート酸化膜２０４、ゲート電極２０６及びソース／ドレイン領域２１０からなるＭＯＳトランジスタを形成する。
次に、前記第１ハードマスクパターン２０８及びゲート電極２０６両側壁にシリコン窒化物からなるゲートスペーサ２１２を形成する。
前記基板２００上に前記ＭＯＳトランジスタを覆う絶縁膜を形成し、前記絶縁膜の上部面を化学機械的研磨(ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ；ＣＭＰ) 工程またはエッチバック工程によって平坦化することによって第１層間絶縁膜２１４を形成する。
その後、フォトリソグラフィ工程を通じて前記窒化物に対して高いエッチング選択比を有するエッチング条件で前記第１層間絶縁膜２１４をエッチングすることによって、前記ソース／ドレイン領域２１０を露出させる第１開口部２１６を形成する。この時、前記第１層間絶縁膜２１４は、前記第１ハードマスクパターン２０８及びスペーサ２１２によって自己整列しながらエッチングされるので、前記第１開口部２１６の側壁には第１ハードマスクパターン２０８及びスペーサ２１２の一部分が露出している。
図８を参照すると、前記第１開口部２１６の内部及び前記第１層間絶縁膜２１４上に不純物がドープされたポリシリコン膜を蒸着する。その後、化学機械的研磨工程またはエッチバック工程を行って前記ポリシリコン層をノード分離することによって前記ソース／ドレイン領域２１０と接触するコンタクトプラグ２１８を形成する。本実施例で、前記ソース領域と接触するコンタクトプラグは後続工程を通じてビットラインと電気的に接続して、前記ドレイン領域と接触するコンタクトプラグは後続工程を通じてキャパシタと電気的に接続される。
図９を参照すると、前記第１層間絶縁膜２１４及びコンタクトプラグ２１８の上部に第２層間絶縁膜２２０を形成する。その後、前記第２層間絶縁膜２２０の一部分を写真、エッチング工程を通じて除去することで、前記ソース領域２１０と接触するコンタクトプラグ２１８の上部面を露出する第２開口部２２２を形成する。
前記第２開口部２２２の内部面及び前記第２層間絶縁膜２２０上部面にバリア金属膜２２４を形成する。前記バリア金属膜２２４はチタン膜及びチタン窒化膜を積層させて形成することができる。具体的に、四塩化チタン（ＴｉＣｌ４）ガスを用いた化学気相蒸着（Ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ；ＣＶＤ）方法によってチタン膜を蒸着した後、さらにＴｉＣｌ４及び ＮＨ３ガスを、ソースガスを用いた化学気相蒸着方法によってチタン窒化膜を形成する。
図１０を参照すると、ソースガスの反応を用いる蒸着工程を行って第１タングステンを蒸着することによって、前記第２開口部２２２の内部を満たして前記第２層間絶縁膜２２０上部面を覆う第１金属膜２２６を形成する。前記ソースガスの反応を用いる蒸着工程は、化学気相蒸着法及び原子層積層法を含む。即ち、前記第１金属膜２２６は、化学気相蒸着法によって形成されることもでき、原子層積層法によって形成することもできる。しかし、原子層積層法によって形成されたタングステンに比べて化学気相蒸着法によって形成されたタングステンの抵抗のほうが更に低い。そのため、前記第１金属膜２２６は、化学気相蒸着法によって形成されたタングステン膜であることが更に望ましい。
前記第１金属膜２２６は、前記第２開口部２２２の内部幅の１／２より厚く前記第２開口部内部幅よりは薄い厚さに形成されることが望ましい。また、前記第１金属膜２２６は１５０〜５００Åの厚さに形成されることが望ましく、３００Åより薄い厚さに形成されることが更に望ましい。
前記第１金属膜２２６を形成することによって、前記第２開口部２２２内部には前記第１タングステンからなるビットラインコンタクト２２６ａが完成する。
図１１を参照すると、物理気相蒸着法によって第２タングステンを形成することによって前記第１金属膜２２６上に第２金属膜２２８を形成する。前記物理気相蒸着法によって形成された第２タングステンは、前記第１タングステンに比べて低い抵抗を有する。また、前記物理気相蒸着法によって形成される第２タングステンは、第１タングステンに比べて表面粗さ特性が非常に良好である。
次に、図６に示したように、前記第２金属膜２２８上にビットラインを形成するための第２ハードマスクパターン２３０を形成する。前記第２ハードマスクパターン２３０は、シリコン窒化物で形成ことができる。その後、前記第２ハードマスクパターン２３０をエッチングマスクで用いて前記第２金属膜２２８、第１金属膜２２６ 及びバリア金属膜２２４を順次にエッチングすることによって前記ビットラインコンタクト２２６ａと接続するビットライン２３６を形成する。このとき、前記ビットライン２３６は、前記ワードラインで提供されるゲート電極２０６の延長方向に垂直した方向に延長される。前記ビットライン２３６は第１タングステン２３２及び第２タングステン２３４が積層された形状を有するようになる。
その後、前記ビットライン２３６及び第２ハードマスクパターン２３０の側壁にスペーサ(図示せず)を形成することができる。
次に、図示していないが、前記ビットライン２３４を覆う第３層間絶縁膜を形成し、前記第３層間絶縁膜内に前記ドレイン領域２１０と接続されるコンタクトプラグ２１８の上部面と接続するストレージノードコンタクトを形成することができる。その後、前記ストレージノードコンタクトと電気的に接続されるシリンダー型のキャパシタを形成することができる。前述した工程を行うことによってＤＲＡＭ装置を完成することができる。
実施例３
図１２は、本発明の実施例３によるＮＡＮＤ型フラッシュメモリ装置を示す斜視図である。
図１２を参照すると、素子分離膜３０１によってアクティブ領域及び素子分離領域が区分された単結晶シリコン基板３００が具備される。前記素子分離膜３０１は第１方向に延長される形状を有しているので、前記アクティブ領域及び素子分離領域が互いに交互に平行に位置するようになる。
前記アクティブ領域の基板上にはトンネル酸化膜３０２が形成され、前記トンネル酸化膜３０２上には孤立したパターン形状を有するフローティングゲート電極３０４が形成されている。前記フローティングゲート電極３０４は一定間隔を有して規則的に形成されている。
前記フローティングゲート電極３０４上には誘電膜３０６が具備される。前記誘電膜３０６は、シリコン酸化物、シリコン窒化物、及びシリコン酸化物が積層されたＯＮＯ膜からなるかまたはシリコン酸化物に比べて高い誘電率を有する金属酸化物からなることが可能である。
前記誘電膜３０６上には、前記第１方向と垂直する第２方向に延長したライン形状を有するコントロールゲート電極３０８が形成されている。前記コントロールゲート電極３０８は、前記第２方向に繰り返して配置されているフローティングゲート電極３０４を制御する役割を果たす。
以下では、前記トンネル酸化膜３０２、フローティングゲート電極３０４、誘電膜３０６、及びコントロールゲート電極３０８が積層された構造をセルゲート構造物３１０にして説明する。
前記セルゲート構造物３１０の両側に位置するアクティブ領域の基板３００の下には不純物領域３１８が具備される。
ＮＡＮＤ型フラッシュメモリ装置の場合、前記第１方向に３２個のコントロールゲート電極３０８が一つの単位になってデータの読み書き動作が行われるようになる。前記３２個のコントロールゲート電極３０８の両側には、前記第２方向に延長されるライン形状を有する接地選択ライン３１４とストリング選択ライン３１６が具備される。前記接地選択ライン３１４及びストリング選択ライン３１６は、通常的なＭＯＳトランジスタと同一の構造を有する。即ち、前記接地選択ライン３１４及びストリング選択ライン３１６は、ゲート酸化膜及びゲート電極の積層された形状を有する。また、前記接地選択ライン３１４及びストリング選択ライン３１６の両側に位置したアクティブ領域の基板表面の下には不純物領域３１８が具備される。
前記基板３００上には前記セルゲート構造物３１０、接地選択ライン３１４ 及びストリング選択ライン３１６を覆う第１層間絶縁膜３２０が具備される。
前記第１層間絶縁膜３２０には、前記接地選択ライン３１４の一側に位置する基板３００の表面を露出させるトレンチ３２２が形成されている。前記トレンチ３２２は、前記第２方向に延長される形状を有する。前記トレンチ３２２の内部には導電物質が埋立てられた形状の共通ソースライン３２４（ＣＳＬ）が具備される。前記共通ソースライン３２４は、前記第２方向に延長されるライン形状を有する。
前記第１層間絶縁膜３２０上には、第２層間絶縁膜３２６が具備される。
前記ストリング選択ライン３１６の一側には前記第２層間絶縁膜３２６及び第１層間絶縁膜３２０を貫く開口部３２８が具備されている。前記開口部３２８の底面には、前記不純物領域３１８が形成されている基板３００の表面が露出している。
前記開口部３２８の側壁及び底面には、バリア金属膜パターン３３０ａが形成されている。前記バリア金属膜パターン３３０ａは、チタン／チタン窒化膜が積層された形状を有することができる。
前記開口部３２８の内部には、蒸着ソースガスの反応を用いた蒸着工程によって形成された第１タングステンからなるコンタクトプラグ３３２ａが具備される。ここで、蒸着ソースガスの反応を用いる蒸着工程は、具体的に化学気相蒸着法及び原子層積層法を含む。
前記第２層間絶縁膜３２６上には、前記コンタクトプラグ３３２ａと接触するビットライン３３８が具備される。前記ビットライン３３８は、前記蒸着ソースガスの反応を用いる蒸着工程によって形成された第１タングステン３３４と物理気相蒸着工程によって形成された第２タングステン３３６が積層された形状を有する。前記ビットライン３３８の下部をなす第１タングステン３３４は、前記コンタクトプラグ３３２ａをなす第１タングステンと同一の蒸着工程を通じて形成される。
前記ビットライン３３８に含まれる第１タングステン３３４は、前記開口部３２８の内部幅の１／２より厚くて前記開口部３２８ 内部幅よりは薄い厚さを有することが望ましい。具体的に、前記ビットライン３３８に含まれる第２タングステン３３４は、５００Åより薄い厚さを有することが望ましい。
図１３〜図１６は、図１２に示したＮＡＮＤ型フラッシュメモリ装置の製造方法を説明するための断面図である。
図１３を参照すると、単結晶シリコン基板３００にシャロウトレンチ素子分離（ＳＴＩ）工程を行って素子分離膜(図示せず)を形成することによって素子分離領域及びアクティブ領域を定義する。
具体的に、前記シリコン基板３００を部分的にエッチングして第１方向に延長される素子分離用トレンチを形成して、前記素子分離用トレンチ内部を絶縁物質で満たして素子分離膜を形成する。前記素子分離膜は、第１方向に延長される形状を有しているので、前記アクティブ領域及び素子分離領域が互いに交互に平行に位置するようになる。
前記シリコン基板３００上にセルゲート構造物３１０、ストリング選択ライン３１６ 及び接地選択ライン３１４を形成する。
具体的に、前記アクティブ領域の基板３００上に酸化膜を形成する。前記酸化膜は、トンネル酸化膜３０２及びゲート酸化膜に用いられる。前記酸化膜上に第１導電膜（図示せず）を形成した後、通常のフォトリソグラフィ工程で第１導電膜を選択的にエッチングして第１方向と垂直した第２方向に延長されるライン形状の第１導電膜パターンを形成する。前記第１導電膜パターン上に誘電膜３０６を形成する。前記誘電膜３０６は、窒化酸化物及び酸化物を順次に積層させて形成することもでき、金属酸化物を蒸着させて形成することもできる。
前記誘電膜３０６上に第２導電膜（図示せず）を形成する。
その後、写真工程によってメモリセル領域を露出させるフォトレジストパターンを形成した後、前記第２導電膜、誘電膜３０６及び第１導電膜パターンを順次に乾式エッチングして第２方向に延長されるセルゲート構造物３１０を形成する。前記セルゲート構造物はトンネル酸化膜３０２、孤立した形態のフローティングゲート電極３０４、誘電膜３０６及びコントロールゲート電極３０８が積層された形状を有する。前記セルゲート構造物３１０を形成するための前記パターニング工程を行うとき、前記ストリング選択ライン３１６及び接地選択ライン３１４もともに形成される。
その後、イオン注入工程を行って、前記セルゲート構造物３１０、ストリング選択ライン３１６及び接地選択ライン３１４の両側の基板表面下に不純物領域３１８を形成する。
前記基板上に、前記セルゲート構造物３１０、ストリング選択ライン３１６及び接地選択ライン３１４を覆う第１層間絶縁膜３２０を形成する。
その後、フォトリソグラフィ工程で前記第１層間絶縁膜３２０を乾式エッチングして前記接地選択ライン３１４の一側に位置するシリコン基板３００を露出させるトレンチ３２２を形成する。前記トレンチ３２２は前記第２方向に延長される形状を有する。その後、前記トレンチ３２２の内部を満たすように導電物質を蒸着させて、前記第１層間絶縁膜３２０の上部面が露出するように化学機械的研磨工程を行うことによって共通ソースライン(３２４、ＣＳＬ)を形成する。
図１４を参照すると、前記共通ソースライン３２４の形成されている第１層間絶縁膜３２０上に第２層間絶縁膜３２６を形成する。次に、前記第２層間絶縁膜３２６及び第１層間絶縁膜３２０の一部を順次にエッチングして前記ストリング選択ライン３１６の一側に位置する基板３００を露出させる開口部３２８を形成する。前記開口部３２８は、前記ストリング選択ライン３１６の一側に位置する孤立したアクティブ領域をそれぞれ露出するように規則的に形成される。
前記開口部３２８の内部面及び前記第２層間絶縁膜３２６の上部面にバリア金属膜３３０を形成する。前記バリア金属膜３３０を形成する方法は実施例２の図９を参照して説明したことと同様である。
度１5を参照すれば、前記ソースガスの反応を用いる蒸着工程を遂行して第１タングステンを蒸着することで、前記開口部３２８ 内部を満たしかつ前記第２層間絶縁膜３２６上部面を覆う第１金属膜３３２を形成する。具体的に、前記第１金属膜３３２は、化学気相蒸着法によって形成することもでき、原子層積層法によって形成することもできる。しかし、原子層積層法によって形成されたタングステンに比べて化学気相蒸着法によって形成されたタングステンの抵抗のほうが更に低い。そのため、前記第１金属膜３３２は、化学気相蒸着法によって形成されたタングステン膜であることが更に望ましい。
前記第１金属膜３３２は、前記開口部３２８の内部幅の１／２より厚く前記開口部３２８の内部幅よりは薄い厚さに形成されることが望ましい。また、前記第１金属膜３３２は１５０〜５００Åの厚さに形成されることが望ましく、３００Åより薄い厚さに形成されることが更に望ましい。
前記第１金属膜３３２を形成することで、前記開口部３２８の内部には、前記第１タングステンからなるコンタクトプラグ３３２ａが完成する。
図１６を参照すると、物理気相蒸着法によって第２タングステンを形成することで前記第１金属膜３３２上に第２金属膜（図示せず）を形成する。前記物理気相蒸着法によって形成された第２タングステンは、前記第１タングステンに比べて低い抵抗を有する。また、前記物理気相蒸着法によって形成される第２タングステンは、第１タングステンに比べて表面粗さ特性が非常に良好である。
その後、前記第２金属膜上にビットラインを形成するための第２ハードマスクパターン（図示せず）を形成してこれを利用して、前記第２金属膜、第１金属膜３３２、及びバリア金属膜３３０を順次にエッチングすることによって前記コンタクトプラグ３３２ａと接続するビットライン３３８を形成する。ここで、前記ビットライン３３８は前記第１方向に延長される。前記ビットライン３３８は、バリア金属膜パターン３３０ａ、第１タングステン３３４及び第２タングステン３３６が積層された形状を有するようになる。
＜比較実験＞
比較例１
単結晶シリコン基板上に化学気相蒸着工程を行って１０００Åの厚さを有するタングステン薄膜を形成した。その後、前記タングステン薄膜の断面を走査電子顕微鏡を用いて観測した。
実験例１
単結晶シリコン基板上に化学気相蒸着工程を行って３００Åの厚さを有する第１タングステン薄膜を形成した後、物理気相蒸着工程を遂行して７００Åの厚さを有する第２タングステン薄膜を形成した。その後、前記第１及び第２タングステン薄膜の断面を走査電子顕微鏡を用いて観測した。
実験例 ２
単結晶シリコン基板上に原子層積層法を行って３００Åの厚さを有する第３タングステン薄膜を形成した後、物理気相蒸着工程を行って７００Åの厚さを有する第４タングステン薄膜を形成した。その後、前記第１及び第２タングステン薄膜の断面を走査電子顕微鏡を用いて観測した。
図１７は、比較例１によって得られたＳＥＭ写真であり、図１８は実験例１によって得られたＳＥＭ写真であり、図１９は実験例２によって得られたＳＥＭ写真である。
図１７に示したように、比較例１のように化学気相蒸着工程を行って１０００Åの厚さを有するタングステン薄膜を形成したとき、前記タングステン薄膜の上部面の表面モルフォルジーが相対的に非常に不良であることが分かった。
一方、図１８に示したように、実験例１のように化学気相蒸着工程によって形成された第１タングステン薄膜と物理気相蒸着工程によって形成された第２タングステン薄膜とを互いに積層させたとき、前記第２タングステン薄膜の表面モルフォルジーが前記実験例のタングステン薄膜の表面モルフォルジーに比べて相対的に良好であった。
また、図１９に示したように、実験例２のように、原子層積層法によって形成された第３タングステン薄膜と物理気相蒸着工程によって形成された第４タングステン薄膜とを互いに積層させたとき、前記第４タングステン薄膜の表面モルフォルジーが前記実験例のタングステン薄膜の表面モルフォルジーに比べて相対的に良好であった。
また、前記の実験結果、本実施例ようにタングステン薄膜を形成する場合、化学気相蒸着工程だけでタングステン薄膜を形成する場合に比べて良好な表面モルフォルジーを得る事ができることが分かった。
［発明の効果］
前述したような本発明によると、単純な工程を通じてコンタクトプラグ及び前記コンタクトプラグと接続される導電性パターンを形成することができる。また、前記導電性パターンの上部表面モルフォルジー特性が良好になることによって、隣接する導電性パターンの間のブリッジ不良及び導電性パターンが切れる不良などが減少する。よって、低コストで高性能を有する半導体装置の配線を形成することができる。
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を逸脱することなく、本発明を修正または変更できる。
本発明の実施例１による半導体装置の配線を示す断面図である。 図１に示した半導体装置の配線構造の形成方法を示す断面図である。 図１に示した半導体装置の配線構造の形成方法を示す断面図である。 図１に示した半導体装置の配線構造の形成方法を示す断面図である。 図１に示した半導体装置の配線構造の形成方法を示す断面図である。 本発明の実施例２によるＤＲＡＭ装置のビットライン構造物を示す斜視図である。 図６に示したＤＲＡＭ装置のビットライン構造物の製造方法を説明するための断面図である。 図６に示したＤＲＡＭ装置のビットライン構造物の製造方法を説明するための断面図である。 図６に示したＤＲＡＭ装置のビットライン構造物の製造方法を説明するための断面図である。 図６に示したＤＲＡＭ装置のビットライン構造物の製造方法を説明するための断面図である。 図６に示したＤＲＡＭ装置のビットライン構造物の製造方法を説明するための断面図である。 本発明の実施例３によるＮＡＮＤ型フラッシュメモリ装置を示す斜視図である。 図１２に示したＮＡＮＤ型フラッシュメモリ装置の製造方法を説明するための断面図である。 図１２に示したＮＡＮＤ型フラッシュメモリ装置の製造方法を説明するための断面図である。 図１２に示したＮＡＮＤ型フラッシュメモリ装置の製造方法を説明するための断面図である。 図１２に示したＮＡＮＤ型フラッシュメモリ装置の製造方法を説明するための断面図である。 比較例１によって得られたＳＥＭ写真である。 実験例１によって得られたＳＥＭ写真である。 実験例２によって得られたＳＥＭ写真である。
符号の説明
１００ 単結晶シリコン基板
１０２ 層間絶縁膜
１０４ 開口部
１０６ バリア金属膜
１０６ａ バリア金属膜パターン
１０８ 第１金属膜
１０８ａ コンタクトプラグ
１１０ 第２金属膜
１１２ 第１タングステン
１１４ 第２タングステン
１１６ 導電性パターン
２００ 基板
２０４ ゲート酸化膜
２０６ ゲート電極
２０８ 第１ハードマスクパターン
２１０ ソース／ドレイン領域
２１２ スペーサ
２１４ 第１層間絶縁膜
２１６ 第１開口部
２１８ コンタクトプラグ
２２０ 第２層間絶縁膜
２２２ 第２開口部

Claims (20)

  1. 基板上に位置し、開口部を含む層間絶縁膜と、
    前記開口部の内部を満たし、ソースガスの反応を用いる蒸着工程によって形成された第１タングステンからなるコンタクトプラグと、
    前記ソースガスの反応を用いる蒸着工程によって形成された第１タングステン及び物理気相蒸着工程によって形成された第２タングステンの積層された形状を有し、前記コンタクトプラグの上部面と接触する導電性パターンと、を含むことを特徴とする半導体素子の配線構造。
  2. 前記第１タングステンを形成するための蒸着工程は、化学気相蒸着法及び原子層積層法を含むことを特徴とする請求項１に記載の半導体素子の配線構造。
  3. 前記導電性パターンに含まれる第１タングステンは、前記開口部の内部幅の１／２より厚く、かつ、前記開口部の内部幅よりは薄い厚さを有することを特徴とする請求項１に記載の半導体素子の配線構造。
  4. 前記導電性パターンに含まれる第１タングステンは、１００〜５００Åの厚さを有することを特徴とする請求項１に記載の半導体素子の配線構造。
  5. 前記開口部の側壁及び底面にはバリア金属膜が形成されることを特徴とする請求項１に記載の半導体素子の配線構造。
  6. 基板上に開口部を含む層間絶縁膜を形成する段階と、
    ソースガスの反応を用いる蒸着工程を用いて第１タングステンを蒸着することで、前記開口部の内部を満たしかつ前記層間絶縁膜の上部面を覆う第１金属膜を形成する段階と、
    物理気相蒸着工程を行いて第２タングステンを蒸着することで、前記第１金属膜上に第２金属膜を形成する段階と、
    前記第１及び第２金属膜をパターニングして第１タングステンからなるコンタクトプラグ及び第１及び第２タングステンからなる導電性パターンを形成する段階、を含むことを特徴とする半導体素子の配線構造の形成方法。
  7. 前記ソースガスの反応を用いる蒸着工程は、化学気相蒸着法及び原子層積層法を含むことを特徴とする請求項６に記載の半導体素子の配線構造の形成方法。
  8. 前記化学気相蒸着法によって第１金属膜を形成するとき、水素ガスと６フッ化タングステン（ＷＦ６）ガスを供給する段階を行うことを特徴とする請求項７に記載の半導体素子の配線構造の形成方法。
  9. 前記水素ガスと六フッ化タングステンガス（ＷＦ６）を供給する前に、モノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、四フッ化ケイ素（ＳｉＦ４）、ジクロロシラン（ＳｉＣｌ２Ｈ２）、及びジボラン（Ｂ２Ｈ６）からなる群より選択される少なくとも一種のガスと六フッ化タングステン（ＷＦ６）ガスを供給する段階を更に含むことを特徴とする請求項８に記載の半導体素子の配線構造の形成方法。
  10. 前記原子層積層法によって前記第１金属膜を形成する段階は、
    環元ガスを供給する段階と、
    パージガスを供給してパージする段階と、
    タングステンソースガスを供給する段階と、
    パージガスを供給してパージする段階を周期的に反復して行うことを特徴とする請求項７に記載の半導体素子の配線構造の形成方法。
  11. 前記還元ガスは、モノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、四フッ化ケイ素（ＳｉＦ４）、ジクロロシラン（ＳｉＣｌ２Ｈ２）、ジボラン（Ｂ２Ｈ６）を含む群より選択される少なくとも一種のガスであることを特徴とする請求項１０に記載の半導体素子の配線構造の形成方法。
  12. 前記第１金属膜は、前記開口部の内部幅の１／２より厚く、前記開口部の内部幅よりは薄い厚さに形成されることを特徴とする請求項６に記載の半導体素子の配線構造の形成方法。
  13. 前記第１金属膜は、１００〜５００Åの厚さに形成されることを特徴とする請求項６に記載の半導体素子の配線構造の形成方法。
  14. 前記開口部の側壁及び底面にバリア金属膜を蒸着する段階を更に含むことを特徴とする請求項６に記載の半導体素子の配線構造の形成方法。
  15. 基板の不純物領域を露出させる第１開口部を含む第１層間絶縁膜を形成する段階と、
    前記第１開口部の内部に不順物のドープされたポリシリコンからなる第１コンタクトプラグを形成する段階と、
    前記第１層間絶縁膜上に、前記第１コンタクトプラグの上部面を露出させる第２開口部を含む第２層間絶縁膜を形成する段階と、
    ソースガスの反応を用いる蒸着工程を行って第１タングステンを蒸着することで、前記第２開口部の内部を満たしかつ前記第２層間絶縁膜の上部面を覆う第１金属膜を形成する段階と、
    物理気相蒸着工程を行って第２タングステンを蒸着することで、前記第１金属膜上に第２金属膜を形成する段階と、
    前記第１及び第２金属膜をパターニングして第１タングステンからなる第２コンタクトプラグ及び第１及び第２タングステンからなる導電性パターンを形成する段階と、を含むことを特徴とする半導体素子の配線構造の形成方法。
  16. 前記第１タングステンを形成するための蒸着工程は、化学気相蒸着方法及び原子層積層法を含むことを特徴とする請求項１５に記載の半導体素子の配線構造の形成方法。
  17. 前記導電性パターンに含まれる第１タングステンは、前記開口部の内部幅の１／２より厚く、かつ、前記開口部の内部幅よりは薄い厚さを有することを特徴とする請求項１５に記載の半導体素子の配線構造の形成方法。
  18. 基板上にセルゲート構造物、ストリング選択ライン、及び接地選択ラインを形成する段階と、
    前記セルゲート構造物、ストリング選択ライン、及び接地選択ラインを覆う第１層間絶縁膜を形成する段階と、
    前記第１層間絶縁膜を貫通して前記接地選択ラインの一側基板と接触する共通ソースラインを形成する段階と、
    前記第１層間絶縁膜上に第２層間絶縁膜を形成する段階と、
    前記第２層間絶縁膜及び第１層間絶縁膜を貫通する開口部を形成する段階と、
    ソースガスの反応を用いる蒸着工程を行って第１タングステンを蒸着することで、前記開口部の内部を満たしかつ前記第２層間絶縁膜の上部面を覆う第１金属膜を形成する段階と、
    物理気相蒸着工程を行って第２タングステンを蒸着することで、前記第１金属膜上に第２金属膜を形成する段階と、
    前記第１及び第２金属膜をパターニングして第１タングステンからなるコンタクトプラグ及び第１及び第２タングステンからなる導電性パターンを形成する段階と、を含むことを特徴とする半導体素子の配線構造の形成方法。
  19. 前記第１タングステンを形成するための蒸着工程は、化学気相蒸着法及び原子層積層法を含むことを特徴とする請求項１８に記載の半導体素子の配線構造の形成方法。
  20. 前記導電性パターンに含まれる第１タングステンは、前記開口部の内部幅の１／２より厚く、かつ、前記開口部の内部幅よりは薄い厚さを有することを特徴とする請求項１８に記載の半導体素子の配線構造の形成方法。
JP2008016830A 2007-01-31 2008-01-28 半導体素子の配線構造及びこれの形成方法 Pending JP2008193078A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070009735A KR100876976B1 (ko) 2007-01-31 2007-01-31 반도체 소자의 배선 및 이의 형성 방법

Publications (1)

Publication Number Publication Date
JP2008193078A true JP2008193078A (ja) 2008-08-21

Family

ID=39587544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008016830A Pending JP2008193078A (ja) 2007-01-31 2008-01-28 半導体素子の配線構造及びこれの形成方法

Country Status (5)

Country Link
US (1) US20080179746A1 (ja)
JP (1) JP2008193078A (ja)
KR (1) KR100876976B1 (ja)
CN (1) CN101236954A (ja)
DE (1) DE102008006919A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015067869A (ja) * 2013-09-30 2015-04-13 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP2015110830A (ja) * 2013-11-05 2015-06-18 東京エレクトロン株式会社 マスク構造体の形成方法、成膜装置及び記憶媒体

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100890047B1 (ko) * 2007-06-28 2009-03-25 주식회사 하이닉스반도체 반도체소자의 배선 형성방법
JP2010050311A (ja) 2008-08-22 2010-03-04 Elpida Memory Inc 半導体装置及びその製造方法
KR101120172B1 (ko) * 2009-12-24 2012-02-27 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
JP2012033828A (ja) * 2010-08-02 2012-02-16 Toshiba Corp 半導体記憶装置及びその製造方法
KR20140069925A (ko) * 2012-11-30 2014-06-10 에스케이하이닉스 주식회사 반도체 메모리 소자 및 그 제조방법
US9461059B1 (en) 2015-03-24 2016-10-04 Sandisk Technologies Llc Patterning for variable depth structures
US10157929B2 (en) 2015-03-24 2018-12-18 Sandisk Technologies Llc Common source line with discrete contact plugs
US9768183B2 (en) 2015-05-15 2017-09-19 Sandisk Technologies Llc Source line formation and structure
CN107546321B (zh) * 2016-06-29 2020-06-23 上海磁宇信息科技有限公司 一种磁性随机存储器顶电极及其形成方法
CN108735741B (zh) * 2017-04-13 2020-10-09 联华电子股份有限公司 存储器元件中的存储点接触结构与其制作方法
US10763116B2 (en) 2017-10-30 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structure
DE102017130683B4 (de) * 2017-12-20 2022-02-03 Infineon Technologies Dresden Gmbh Kontaktloch und Verfahren zum Herstellen des Kontaktlochs
TWI779730B (zh) * 2021-07-20 2022-10-01 南亞科技股份有限公司 形成半導體裝置的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151434A (ja) * 1992-11-10 1994-05-31 Sony Corp 金属配線およびその形成方法
US5604158A (en) * 1993-03-31 1997-02-18 Intel Corporation Integrated tungsten/tungsten silicide plug process
US6103623A (en) * 1998-10-05 2000-08-15 Vanguard International Semiconductor Corporation Method for fabricating a tungsten plug structure and an overlying interconnect metal structure without a tungsten etch back or CMP procedure
KR20010065288A (ko) * 1999-12-29 2001-07-11 박종섭 반도체 소자의 금속 배선 형성 방법
US20030049931A1 (en) * 2001-09-19 2003-03-13 Applied Materials, Inc. Formation of refractory metal nitrides using chemisorption techniques
KR20050052630A (ko) * 2003-11-28 2005-06-03 주식회사 하이닉스반도체 반도체 소자의 메탈 콘택 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015067869A (ja) * 2013-09-30 2015-04-13 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP2015110830A (ja) * 2013-11-05 2015-06-18 東京エレクトロン株式会社 マスク構造体の形成方法、成膜装置及び記憶媒体

Also Published As

Publication number Publication date
KR100876976B1 (ko) 2009-01-09
DE102008006919A1 (de) 2008-08-07
KR20080071648A (ko) 2008-08-05
US20080179746A1 (en) 2008-07-31
CN101236954A (zh) 2008-08-06

Similar Documents

Publication Publication Date Title
KR100876976B1 (ko) 반도체 소자의 배선 및 이의 형성 방법
KR100655691B1 (ko) 커패시터 및 이의 제조 방법.
US20180090373A1 (en) Three-dimensional memory device containing word lines formed by selective tungsten growth on nucleation controlling surfaces and methods of manufacturing the same
KR101116354B1 (ko) 단일측벽콘택에 연결된 매립비트라인을 갖는 반도체장치 및 그제조 방법
TWI334220B (en) Mim capacitor integrated into the damascens structure and method of making thereof
US8298911B2 (en) Methods of forming wiring structures
KR20180071463A (ko) 반도체 메모리 장치
WO2017165027A1 (en) Three-dimensional memory device containing vertically isolated charge storage regions and method of making thereof
US20080026561A1 (en) Methods of trench and contact formation in memory cells
KR101541779B1 (ko) 반도체 소자 및 이의 제조방법
JP4221421B2 (ja) 半導体装置およびその製造方法
KR101949981B1 (ko) 반도체 장치 및 그 제조 방법
CN102222668A (zh) 半导体器件及其形成方法
JP4552835B2 (ja) キャパシタの製造方法
TWI582841B (zh) 製造電晶體閘極之方法及包含電晶體閘極之半導體裝置
JP2004040118A (ja) ダマシンビットライン工程を利用した半導体メモリー装置及びその製造方法
JP2014067866A (ja) 半導体装置の製造方法
JP4646174B2 (ja) 半導体素子の製造方法
JP4053226B2 (ja) 半導体集積回路装置およびその製造方法
KR20020031283A (ko) 반도체집적회로장치 및 그 제조방법
US7214584B2 (en) Method for forming semiconductor device capable of preventing bunker defect
US7332391B2 (en) Method for forming storage node contacts in semiconductor device
US8288279B1 (en) Method for forming conductive contact
US20070269979A1 (en) Method of forming a pattern and method of manufacturing a semiconductor device using the same
JP2004040117A (ja) ダマシーンゲート及びエピタキシャル工程を利用した半導体メモリー装置及びその製造方法