TWI779730B

TWI779730B - 形成半導體裝置的方法

Info

Publication number: TWI779730B
Application number: TW110126687A
Authority: TW
Inventors: 賴振益
Original assignee: 南亞科技股份有限公司
Priority date: 2021-07-20
Filing date: 2021-07-20
Publication date: 2022-10-01
Also published as: CN115707232A; TW202306111A

Abstract

一種形成半導體裝置的方法包括形成數個位元線結構在基板上、形成阻障層在位元線結構上、形成數個著陸墊在阻障層上，其中部分的阻障層暴露於著陸墊之間。方法亦包括在形成著陸墊之後，使用含氟氣體和氫氣以移除暴露於著陸墊之間的部分的阻障層。

Description

形成半導體裝置的方法

本揭示案是關於一種形成半導體裝置的方法，特別是關於一種形成動態隨機存取記憶體（DRAM）的方法。

隨著科技進步，半導體裝置變得更加高度整合，半導體裝置內的元件之間的距離越來越靠近，導致元件之間的殘留材料之影響變得顯著。當形成半導體裝置過程中產生的殘留材料具有導電特性時，因元件間距的縮減使得殘留材料可能電性連接相鄰的元件而產生漏電。

因此，在形成半導體裝置過程中確實移除殘留材料可有助於提升半導體裝置的生產品質。

根據本揭示案的一些實施例，一種形成半導體裝置的方法包括形成數個位元線結構在基板上、形成阻障層在位元線結構上、形成數個著陸墊在阻障層上，其中部分的阻障層暴露於著陸墊之間。方法亦包括在形成著陸墊之後，使用含氟氣體和氫氣以移除暴露於著陸墊之間的部分的阻障層。

在一些實施例中，含氟氣體包括三氟化氮。

在一些實施例中，移除暴露於著陸墊之間的部分的阻障層之操作溫度在約250°C和約400°C的範圍之間。

本揭示案是關於一種形成半導體裝置的方法，在形成著陸墊之後，藉由含氟氣體和氫氣對具有導電性的阻障層進行蝕刻製程，以避免因著陸墊之間透過阻障層電性連接而使半導體裝置產生漏電之現象。此外，藉由調整蝕刻製程中的操作參數，以降低蝕刻過程中對其他元件的損害。藉此，半導體裝置的良率和可靠度可有所提升。

當一個元件被稱為「在…上」時，它可泛指該元件直接在其他元件上，也可以是有其他元件存在於兩者之中。相反地，當一個元件被稱為「直接在」另一元件，它是不能有其他元件存在於兩者之中間。如本文所用，詞彙「及/或」包含了列出的關聯項目中的一個或多個的任何組合。

在本揭示案中，使用第一、第二與第三等等之詞彙，是用於描述各種元件、組件、區域、層與/或區塊是可以被理解的。但是這些元件、組件、區域、層與/或區塊不應該被這些術語所限制。這些詞彙只限於用來辨別單一元件、組件、區域、層與/或區塊。因此，在下文中的一第一元件、組件、區域、層與/或區塊也可被稱為第二元件、組件、區域、層與/或區塊，而不脫離本揭示案的本意。

關於本揭示案中所使用之「約」一般通常係指數值之誤差或範圍約百分之二十以內，較好地是約百分之十以內，而更佳地則是約百分五之以內。文中若無明確說明，其所提及的數值皆視作為近似值，即如「約」所表示的誤差或範圍。

請參閱第1圖，第1圖根據本揭示案的一些實施例繪示半導體裝置100之配置圖。半導體裝置100可包括數個主動區域AA（active area），其中主動區域AA具有一短軸和一長軸。在一些實施例中，主動區域AA的長軸與X軸有一夾角，即主動區域AA的長軸相對於X軸朝斜角方向延伸。

數個字元線結構WL（word line）橫跨主動區域AA並沿X軸方向延伸，並且相鄰的字元線結構WL以等距離相隔開並彼此平行。數個位元線結構BL（bit line）配置在字元線結構WL之上並沿Y軸方向延伸。同樣地，相鄰的位元線結構BL以等距離相隔開並彼此平行。除此之外，位元線結構BL可以透過直接接觸件DC（direct contact）與主動區域AA相連。每一個主動區域AA可電性連接一個直接接觸件DC（direct contact）。

數個埋入式接觸件BC（buried contact）形成在兩兩相鄰的位元線結構BL之間。在一些實施例中，埋入式接觸件BC沿Y軸方向彼此隔開。埋入式接觸件BC可電性連接電容器（未繪示）的下電極至相對應的主動區域AA，單個主動區域AA可電性連接兩個埋入式接觸件BC。

數個著陸墊LP（landing pad）設置在埋入式接觸件BC上並覆蓋至少一部份的位元線結構BL。著陸墊LP可電性連接埋入式接觸件BC，亦可電性連接電容器（未繪示）的下電極至對應的主動區域AA。換言之，透過相應的埋入式接觸件BC和相應的著陸墊LP，使電容器（未繪示）可電性連接對應的主動區域AA。在一些實施例中，單個埋入式接觸件BC和單個著陸墊LP可合稱為接觸插塞（contact plug），並且可分別稱為第一接觸插塞（BC）和第二接觸插塞（LP）。

請參閱第2圖，第2圖根據本揭示案的一些實施例繪示半導體裝置200沿第1圖剖線A-A之截面圖。半導體裝置200包括基板210，其中基板210具有數個主動區域212（如同第1圖中的主動區域AA）以及將主動區域212隔開的數個隔離區域214。

基板210可包括矽，例如結晶矽、多晶矽、或無晶矽。基板210可包括元素半導體，例如鍺（Ge）。基板210可包括合金半導體，例如矽鍺（SiGe）、碳化矽磷（SiPC）、磷化砷化鎵（GaAsP）、砷化鋁銦（AlInAs）、砷化鋁鎵（AlGaAs）、砷化鎵銦鎵（GaInAs）、磷化鎵銦（GaInP）、鎵銦磷化物（GaInAsP）、或其他合適的材料。基板210可包括化合物半導體，例如碳化矽（SiC）、磷化矽（SiP）、砷化鎵（GaAs）、磷化鎵（GaP）、磷化銦（InP）、砷化銦（InAs）、銻化銦（InSb）、氧化鋅（ZnO）、硒化鋅（ZnSe）、硫化鋅（ZnS）、碲化鋅（ZnTe），硒化鎘（CdSe）、硫化鎘（CdS）、碲化鎘（CdTe）、或其他合適的材料。

除此之外，基板210可以是絕緣體上半導體（semiconductor-on-insulator）基板，例如絕緣體上矽（silicon-on-insulator, SOI）基板或是絕緣體上鍺（germanium-on-insulator, GeOI）基板。絕緣體上半導體基板可由氧佈植分離（separation by implantation of oxygen）技術、晶圓鍵合（wafer bonding）技術、其他合適的技術，或上述之組合製成。

隔離區域214的材料可包括氧化矽（silicon oxide）、氮化矽（silicon nitride）、和氮氧化矽（silicon oxynitride）以上三者中的至少一者。隔離區域214可為單層或多層結構。舉例來說，隔離區域214可包括氧化矽和氮化矽。在一些實施例中，可藉由淺溝渠絕緣製程形成隔離區域214。

基板210可進行離子佈植製程以摻雜N型或P型摻雜物。在一些實施例中，藉由摻雜N型或P型摻雜物至基板210的主動區域212中可形成源極和汲極區域（未繪出）。

隔離層220形成在基板210上並且覆蓋主動區域212和隔離區域214的頂表面，藉此使後續形成的元件與基板210隔離。在一些實施例中，在隔離層220的形成過程中，隔離層220具有開口（未繪出），開口可延伸至基板210內部並顯露出部分的主動區域212。並且，後續製程中，開口會填入導電材料進而形成直接接觸件230（如同第1圖的直接接觸件DC）。直接接觸件230接觸主動區域212進而可電性連接主動區域212。

隔離層220由任何適合的介電材料形成，例如氧化矽、氮化矽、氮氧化矽、正矽酸乙酯（tetraethylorthosilicate （TEOS） oxide）、未摻雜的矽酸鹽玻璃（un-doped silicate glass）、硼磷矽酸鹽玻璃（borophosphosilicate glass, BPSG）、熔融石英玻璃（fused silica glass, FSG）、磷矽酸鹽玻璃（phosphosilicate glass, PSG）、硼摻雜矽玻璃（boron doped silicon glass, BSG）、其他適合的材料、或上述之組合。

半導體裝置200進一步包括設置在基板210上的位元線結構240（如同第1圖的位元線結構BL）。位元線結構240沿垂直於基板210方向（例如，Z軸方向）自基板210突出並具有線性結構，其中線性結構沿平行基板210的方向（例如，Y軸方向）延伸。在一些實施例中，位元線結構240沿垂直於基板210方向（例如，Z軸方向）可分為兩個部分：一部分為位於底部的導電層242，以及另一部分為位於頂部的絕緣覆蓋層（insulation capping layer）244。在一些實施例中，當位元線結構240形成在直接接觸件230上時，位於底部的導電層242可電性連接直接接觸件230。再者，位元線結構240的外表面可具有間隔物結構250。在一些實施例中，間隔物結構250形成在位元線結構240的側壁上以電性隔離位元線結構240和其他導電元件（例如，埋入式接觸件260）。間隔物結構250可為單層或多層結構。在一些實施例中，間隔物結構250可具有空氣間隙（air gap）。

半導體裝置200進一步包括設置在位元線結構240之間的埋入式接觸件260（如同第1圖的埋入式接觸件BC）。埋入式接觸件260突伸至基板210內部（例如，沿Z軸向下）並直接接觸主動區域212以電性連接主動區域212。

半導體裝置200進一步包括形成在位元線結構240上的阻障層270以及形成在阻障層270上的著陸墊280（如同第1圖的著陸墊LP）。在第2圖所示的實施例中，著陸墊280接觸阻障層270。在一些實施例中，阻障層270可降低著陸墊280的材料擴散。在一些實施例中，著陸墊280覆蓋位元線結構240的部分側表面和部分上表面。若將單個著陸墊280以及著陸墊280下的對應阻障層270視為一組元件，則相鄰的元件之間為電性隔離的狀態。

請參閱第3圖，第3圖為根據本揭示案的一些實施例繪示形成半導體裝置200的方法300之流程圖。半導體裝置200在方法300中各製程階段之截面圖繪示於第4圖至第10圖中說明，其中第4圖至第10圖是沿第1圖剖線A-A之截面圖。應注意的是，當第3圖、第4圖至第10圖繪示或描述成一系列的操作或事件時，這些操作或事件的描述順序不應受到限制。例如，部分操作或事件可採取與本揭示案不同的順序、部分操作或事件可同時發生、部分操作或事件可以不須採用、及/或部分操作或事件可重複進行。並且，實際的製程可能須在方法300之前、過程中、或之後進行額外的操作步驟以完整形成半導體裝置200。因此，本揭示案可能將簡短地說明其中一些額外的操作步驟。再者，除非額外說明，否則第1圖到第10圖談論到的相同的說明可直接應用至其他圖片上。

請參閱第3圖和第4圖，首先進行步驟302，形成數個位元線結構240在基板210上。位元線結構240包括導電層242以及絕緣覆蓋層244。在一些實施例中，導電層242可為堆疊結構。舉例來說，導電層242的堆疊結構可使用的材料包括多晶矽、半導體材料、經摻雜的半導體材料、金屬、金屬氮化物、金屬矽化物、其他合適的具導電性的材料、或上述之組合。在一些實施例中，位元線結構240的導電層242可包括鎢、氮化鎢、及/或氮化鈦。位元線結構240的絕緣覆蓋層244為包括介電材料，例如但不限於氮化矽。

接著請參閱第5圖，方法300可進一步包括形成間隔物結構250，其中間隔物結構250形成在位元線結構240的側壁240W上。間隔物結構250可為單層或是多層結構。因此，可藉由一或多個沉積製程形成間隔物結構250。舉例來說，使用保形式沉積（conformal deposition）製程來沉積間隔物結構250在位元線結構240和基板210上，使間隔物結構250具有與位元線結構240和基板210相似的輪廓。沉積製程可包括化學氣相蝕刻（chemical vapor deposition, CVD）製程、原子層沉積（atomic layer deposition, ALD）製程、物理氣相沉積（physical vapor deposition, PVD）製程、其他合適的沉積製程、或上述之組合。在如第5圖所示的實施例中，沉積製程可搭配一或多個蝕刻製程以移除位於水平位置（例如，平行X軸）的間隔物結構250之材料。間隔物結構250可以由任何適合的介電材料組成，例如但不限於氮化矽或氧化矽。

請繼續參閱第5圖，方法300可進一步包括形成埋入式接觸件260，其中埋入式接觸件260形成在兩個相鄰的位元線結構240之間。埋入式接觸件260可包括半導體材料、經摻雜的半導體材料、金屬、金屬氮化物、金屬矽化物、其他合適的具導電性的材料、或上述之組合。在一些實施例中，埋入式接觸件260可包括含矽的材料，例如經摻雜的多晶矽。

請參閱第3圖和第6圖，接續進行步驟304，形成阻障層270A在位元線結構240上。詳細而言，阻障層270A為形成在位元線結構240的側壁240W與頂表面240T上以及埋入式接觸件260的頂表面260T上。阻障層270A的材料可包括金屬（例如鈦、鉭、或類似者）、金屬氮化物（例如氮化鈦、氮化鉭、或類似者）、或上述之組合。在一些實施例中，阻障層270A可包括氮化鈦。在一些實施例中，阻障層270的厚度約3奈米至約6奈米。可藉由CVD、ALD、或PVD形成阻障層270A。

請參閱第3圖、第7圖和第8圖，接續進行步驟306，形成數個著陸墊280在阻障層270A上。首先請參閱第7圖，形成導電材料層280A在基板210上並覆蓋位元線結構240和埋入式接觸件260。在一些實施例中，導電材料層280A可包含導電材料，例如鎢、銅、鋁、合金、或其他適合的導電材料。在一些實施例中，可藉由覆蓋式沉積（blanket deposition）形成導電材料層280A。

接著請參閱第8圖，移除導電材料層280A的一部份以形成數個著陸墊280。在一些實施例中，圖案化的遮罩（未繪出）設置在導電材料280A上作為蝕刻遮罩，隨後進行蝕刻製程800以除去未經遮罩覆蓋的導電材料層280A之部分。蝕刻製程800之後，形成數個著陸墊280和數個孔洞802，其中孔洞802隔開相鄰的著陸墊280。每一個著陸墊280形成在相鄰的位元線結構240之間以及位元線結構240上。在一些實施例中，蝕刻製程800之後，部分的阻障層270A暴露於孔洞802之中。換句話說，部分的阻障層270A暴露於相鄰的著陸墊280之間。

在一些實施例中，如第8圖中的第一區域S1所示，移除導電材料層280A的蝕刻製程800中亦可能移除至少部分的阻障層270A。在阻障層270A包括氮化鈦的一些實施例中，蝕刻製程800對頂表面240T的氮化鈦產生的蝕刻速率大於對側壁240W的氮化鈦產生的蝕刻速率，這是由於氮化鈦具有柱狀晶結構（未繪出），頂表面240T的氮化鈦之柱狀晶結構和側壁240W的氮化鈦之柱狀晶結構分別朝向不同方向（例如，頂表面240T的氮化鈦之柱狀晶結構朝向上方，側壁240W的氮化鈦之柱狀晶結構朝向水平方向），因此不同位置的氮化鈦在蝕刻製程800中表現出不同的蝕刻速率。在另一些實施例中，如第8圖中的第二區域S2所示，在移除導電材料層280A的蝕刻製程800之後，阻障層270A仍留在位元線結構240上（例如位元線結構240的側壁240W和頂表面240T上）。

在上述的情況中，殘留的阻障層270A可能作為相鄰著陸墊280之間的電性連接結構，進而提升發生漏電和短路的機率。為了提高半導體裝置200的可靠度，本揭示案的方法300在形成著陸墊280之後，移除暴露於著陸墊280之間的部分的阻障層270A，藉此形成彼此不相連的阻障層270（第9圖所示）。

請參閱第3圖和第9圖，接續進行步驟308，在形成著陸墊280之後，使用含氟氣體和氫氣以移除暴露於著陸墊280之間的部分的阻障層270A，以形成不相連的阻障層270。可使用蝕刻製程900移除暴露於著陸墊280之間的部分的阻障層270A（即，暴露於孔洞802內的部分的阻障層270A）。在一些實施例中，蝕刻製程900是電漿蝕刻製程、反應性離子蝕刻（reactive ion etching, RIE）製程、濕式蝕刻製程或其他適用的技術。在一些實施例中，蝕刻製程900中利用的一種或多種材料為氣態。蝕刻製程900中使用的含氟氣體可包括四氟化碳（CF ₄）、六氟化硫（SF ₆）、三氟化氮（NF ₃）、三氟甲烷（CHF ₃）、或其他適用材料中的至少一種。在一些實施例中，蝕刻製程900中使用三氟化氮。

在一些實施例中，蝕刻製程900中含氟氣體比氫氣的組成比值可在約0.05和約0.40的範圍之間，例如0.05、0.10、0.15、0.20、0.25、0.30、0.35、或0.40。在一些實施例中，蝕刻製程900中含氟氣體比氫氣的組成比值可為約0.05和約0.15之間。

在蝕刻製程900中，阻障層270A對著陸墊280的蝕刻選擇比至少約40比1，以確保著陸墊280不會產生額外的損耗。同樣地，在蝕刻製程900中，阻障層270A對間隔物結構250的每一材料（例如，具有單層或多層的間隔物結構250）之蝕刻選擇比至少約40比1，以確保間隔物結構250維持原本的狀態。因此，可藉由調控蝕刻製程900的操作參數以達到上述的蝕刻選擇比。

在一些實施例中，蝕刻製程900的操作溫度可在約250°C和約400°C的範圍之間，例如250、300、350、400、或450°C，以移除暴露於該些著陸墊280之間的部分的阻障層270A。在一些實施例中，蝕刻製程900的操作溫度可在約350°C和約400°C的範圍之間。在一些實施例中，蝕刻製程900的操作壓力可在約2托和約5托的範圍之間，例如2、2.5、3、3.5、4、4.5、或5托，以移除暴露於該些著陸墊280之間的部分的阻障層270A。在一些實施例中，蝕刻製程900的操作壓力可在約3托和約4托的範圍之間。

根據一些實施例，蝕刻製程900與蝕刻製程800的不同之處至少在於壓力、溫度、蝕刻劑或其他適用參數中的至少一個，使得在蝕刻製程800之後留下的阻障層270A可藉由蝕刻製程900移除，以形成不相連（斷開）的阻障層270，進而降低漏電的發生並提升半導體裝置200的可靠度。

請參閱第10圖，方法300可進一步包括形成密封層1000在著陸墊280上，其中密封層1000接觸著陸墊280、阻障層270和間隔物結構250。在一些實施例中，密封層1000亦可接觸位元線結構240的絕緣覆蓋層244。密封層填滿孔洞802（如第8圖所示）和其他孔隙。密封層1000可為多層結構（未繪出），並可藉由CVD、ALD、PVD、其他合適的沉積技術、或上述之組合來形成。在一些實施例中，藉由ALD形成密封層1000以避免孔隙（void）的形成。密封層1000可包括任何合適的介電材料，例如氧化矽或氮化矽。

本揭示案是關於一種形成半導體裝置的方法，在形成著陸墊之後，進行蝕刻製程以移除著陸墊之間的部分的阻障層。藉由含氟氣體和氫氣對具有導電性的阻障層進行蝕刻，以避免著陸墊之間透過阻障層電性連接而使半導體裝置產生漏電/短路之現象。除此之外，藉由調控操作溫度和操作壓力提升阻障層的蝕刻選擇比，以降低蝕刻過程中對其他元件的損害。藉此，半導體裝置的良率和可靠度可有所提升。

以上概略說明了本揭示案數個實施例的特徵，使所屬技術領域內具有通常知識者對於本揭示案可更為容易理解。任何所屬技術領域內具有通常知識者應瞭解到本說明書可輕易作為其他結構或製程的變更或設計基礎，以進行相同於本發明實施例的目的及/或獲得相同的優點。任何所屬技術領域內具有通常知識者亦可理解與上述等同的結構並未脫離本發明之精神及保護範圍內，且可在不脫離本揭示案之精神及範圍內，可作更動、替代與修改。

100:半導體裝置 200:半導體裝置 210:基板 212:主動區域 214:隔離區域 220:隔離層 230:直接接觸件 240:位元線結構 240T:頂表面 240W:側壁 242:導電層 244:絕緣覆蓋層 250:間隔物結構 260:埋入式接觸件 260T:頂表面 270:阻障層 270A:阻障層 280:著陸墊 280A:導電材料層 300:方法 302:步驟 304:步驟 306:步驟 308:步驟 800:蝕刻製程 802:孔洞 900:蝕刻製程 1000:密封層 A-A:剖線 AA:主動區域 BC:埋入式接觸件 BL:位元線結構 DC:直接接觸件 LP:著陸墊 S1:第一區域 S2:第二區域 WL:字元線結構 X、Y、Z:軸

閱讀以下實施例時搭配附圖以清楚理解本揭示案的觀點。應注意的是，根據業界的標準做法，各種特徵並未按照比例繪製。事實上，為了能清楚地討論，各種特徵的尺寸可能任意地放大或縮小。第1圖根據本揭示案的一些實施例繪示半導體裝置之配置圖。第2圖根據本揭示案的一些實施例繪示半導體裝置沿第1圖剖線A-A之截面圖。第3圖根據本揭示案的一些實施例繪示形成半導體裝置的方法之流程圖。第4圖根據本揭示案的一些實施例繪示半導體裝置在形成半導體裝置的方法中其中一個製程階段沿第1圖剖線A-A之截面圖。第5圖根據本揭示案的一些實施例繪示半導體裝置在形成半導體裝置的方法中其中一個製程階段沿第1圖剖線A-A之截面圖。第6圖根據本揭示案的一些實施例繪示半導體裝置在形成半導體裝置的方法中其中一個製程階段沿第1圖剖線A-A之截面圖。第7圖根據本揭示案的一些實施例繪示半導體裝置在形成半導體裝置的方法中其中一個製程階段沿第1圖剖線A-A之截面圖。第8圖根據本揭示案的一些實施例繪示半導體裝置在形成半導體裝置的方法中其中一個製程階段沿第1圖剖線A-A之截面圖。第9圖根據本揭示案的一些實施例繪示半導體裝置在形成半導體裝置的方法中其中一個製程階段沿第1圖剖線A-A之截面圖。第10圖根據本揭示案的一些實施例繪示半導體裝置在形成半導體裝置的方法中其中一個製程階段沿第1圖剖線A-A之截面圖。

國內寄存資訊（請依寄存機構、日期、號碼順序註記）無國外寄存資訊（請依寄存國家、機構、日期、號碼順序註記）無

300:方法

302:步驟

304:步驟

306:步驟

308:步驟

Claims

一種形成半導體裝置的方法，包括：形成複數個位元線結構在一基板上；形成一阻障層在該些位元線結構上；形成複數個著陸墊在該阻障層上，其中一部分的該阻障層暴露於該些著陸墊之間；以及在形成該些著陸墊之後，使用一含氟氣體和氫氣以移除暴露於該些著陸墊之間的該部分的該阻障層。
如請求項1所述之形成半導體裝置的方法，其中該含氟氣體比氫氣的組成比值為0.05和0.4的範圍之間。
如請求項1所述之形成半導體裝置的方法，其中該含氟氣體包括三氟化氮。
如請求項1所述之形成半導體裝置的方法，其中移除暴露於該些著陸墊之間的該部分的該阻障層的操作溫度在250℃和400℃的範圍之間。
如請求項1所述之形成半導體裝置的方法，其中移除暴露於該些著陸墊之間的該部分的該阻障層的操作壓力在2托和5托的範圍之間。
如請求項1所述之形成半導體裝置的方法，其中該阻障層包括金屬氮化物。
如請求項1所述之形成半導體裝置的方法，其中該些著陸墊包括金屬鎢。
如請求項1所述之形成半導體裝置的方法，其中該阻障層對該些著陸墊的蝕刻選擇比為至少40比1。
如請求項1所述之形成半導體裝置的方法，進一步包括：形成複數個間隔物結構在該些位元線結構上，其中該阻障層對該些間隔物結構的蝕刻選擇比為至少40比1。
如請求項9所述之形成半導體裝置的方法，進一步包括：沉積一密封層在該些著陸墊上，該密封層接觸該些著陸墊、該阻障層、和該些間隔物結構。