TW202221847A - 半導體裝置結構 - Google Patents

半導體裝置結構 Download PDF

Info

Publication number
TW202221847A
TW202221847A TW110131771A TW110131771A TW202221847A TW 202221847 A TW202221847 A TW 202221847A TW 110131771 A TW110131771 A TW 110131771A TW 110131771 A TW110131771 A TW 110131771A TW 202221847 A TW202221847 A TW 202221847A
Authority
TW
Taiwan
Prior art keywords
layer
spacer
spacer layer
source
drain
Prior art date
Application number
TW110131771A
Other languages
English (en)
Inventor
黃麟淯
游力蓁
莊正吉
程冠倫
王志豪
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202221847A publication Critical patent/TW202221847A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66469—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

此處說明半導體裝置結構與其形成方法。結構包括基板；源極/汲極接點，位於基板上；第一介電層，位於源極/汲極接點上；蝕刻停止層，位於第一介電層上；以及源極/汲極導電層，位於蝕刻停止層與第一介電層中。結構更包括間隔物結構，位於蝕刻停止層與第一介電層中。間隔物結構圍繞源極/汲極導電層的側壁，並包括第一間隔物層，包括第一部分；以及第二間隔物層，與第一間隔物層的第一部分相鄰。第一間隔物層的第一部分與第二間隔物層隔有氣隙。結構更包括密封層。

Description

半導體裝置結構
本發明實施例關於半導體裝置結構，更特別關於具有氣隙形成其中的間隔物結構與其製造製程。
裝置尺寸縮小已驅動半導體體技術數十年，其增加電晶體密度與金屬內連線密度。隨著半導體產業導入更高效能與更多功能的新世代積體電路，形成積體電路的構件密度增加，而構件或線路的尺寸與構件或線路之間的空間減少。
持續縮小裝置尺寸的主要目的為改善半導體微處理器的效能，並封裝更多裝置至相同面積中。然而隨著技術節點進展，金屬接點或金屬線路之間的距離大幅減少而造成嚴重的耦合電容並劣化隔離。
因此目前亟需解決上述問題。
在一些實施例中，半導體裝置結構包括基板；源極/汲極接點，位於基板上；第一介電層，位於源極/汲極接點上；蝕刻停止層，位於第一介電層上；以及源極/汲極導電層，位於蝕刻停止層與第一介電層中。源極/汲極導電層位於源極/汲極接點上。結構更包括間隔物結構，位於蝕刻停止層與第一介電層中。間隔物結構圍繞源極/汲極導電層的側壁，並包括：第一間隔物層，包括第一部分；第二間隔物層，與第一間隔物層的第一部分相鄰。第二間隔物層與第一間隔物層的第一部分隔有氣隙。結構更包括密封層，位於第一間隔物層的第一部分與第二間隔物層之間。
在另一實施例中，半導體裝置結構包括：基板；閘極堆疊，位於基板上；第一介電層，位於閘極堆疊上；蝕刻停止層，位於第一介電層上；以及閘極導電層，位於蝕刻停止層與第一介電層中。閘極導電層位於閘極堆疊上。結構更包括間隔物結構，位於蝕刻停止層與第一介電層中。間隔物結構圍繞閘極導電層的側壁，並包括：第一間隔物層，包括第一部分；以及第二間隔物層，與第一間隔物層的第一部分相鄰。第二間隔物層與第一間隔物層的第一部分隔有氣隙。裝置更包括密封層，位於第一間隔物層的第一部分與第二間隔物層之間。
在又一實施例中，半導體裝置結構的形成方法包括：形成源極/汲極接點於基板上；形成第一介電層於源極/汲極接點上；形成蝕刻停止層於第一介電層上；形成開口於蝕刻停止層與第一介電層中，以露出源極/汲極接點的一部分；以及形成間隔物結構於開口中。間隔物結構包括氣隙。方法更包括形成源極/汲極導電層於源極/汲極接點上的開口中，其中間隔物結構圍繞源極/汲極導電層。
下述詳細描述可搭配圖式說明，以利理解本發明的各方面。值得注意的是，各種結構僅用於說明目的而未按比例繪製，如本業常態。實際上為了清楚說明，可任意增加或減少各種結構的尺寸。
下述內容提供的不同實施例或例子可實施本發明實施例的不同結構。特定構件與排列的實施例係用以簡化本揭露而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本發明之多種實例可重複採用相同標號以求簡潔，但多種實施例及/或設置中具有相同標號的元件並不必然具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「下側」、「上方」、「上側」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90˚或其他角度，因此方向性用語僅用以說明圖示中的方向。
圖1至6係一些實施例中，製造半導體裝置結構的例示性製程順序。應理解的是在圖1至6所示的製程之前、之中、與之後可提供額外步驟，且製程的額外實施例可置換或省略一些下述步驟。步驟及/或製程的順序可互換。
圖1係一些實施例中，製造半導體裝置結構100的多種階段之一的透視圖。如圖1所示，半導體裝置結構100包括基板102、一或多個裝置104形成於基板102上、以及蝕刻停止層106形成於一或多個裝置104上。一或多個裝置104可為一或多個半導體裝置，比如電晶體、二極體、影像感測器、電阻、電容器、電感、記憶體單元、上述之組合、及/或其他合適裝置。
圖2a至2l係一些實施例中，製造半導體裝置結構的多種階段沿著圖1的剖線A-A的側剖視圖。如圖2a所示，一或多個裝置104可包含源極/汲極區204、通道區206、與閘極堆疊202。閘極堆疊202可位於源極/汲極區204之間，並圍繞至少部分的通道區206。每一閘極堆疊202可包含閘極層210與一或多個閘極介電層208。
在一些實施例中，一或多個裝置104包括奈米片電晶體，其具有奈米片結構如圖2a所示。奈米片電晶體可包含奈米線電晶體、全繞式閘極電晶體、多橋通道電晶體、或具有閘極圍繞通道區的任何電晶體。一或多個裝置104的另一例為鰭狀場效電晶體(未圖示)。
基板102可包含單晶半導體材料，比如但不限於矽、鍺、矽鍺、砷化鎵、銻化銦、磷化鎵、銻化鎵、砷化鋁銦、砷化鎵銦、磷化鎵銻、砷化鎵銻、或磷化銦。舉例來說，基板102的組成為矽。在一些實施例中，基板102為絕緣層上矽基板，其包含絕緣層(未圖示)位於兩個矽層之間。在一實施例中，絕緣層為含氧材料如氧化物。
基板102可包含一或多個緩衝層(未圖示)於基板102的表面上。緩衝層可使晶格常數自基板至源極/汲極區逐漸改變。緩衝層的組成可為磊晶成長的單晶半導體材料，比如但不限於矽、鍺、鍺錫、矽鍺、砷化鎵、銻化銦、磷化鎵、銻化鎵、砷化鋁銦、砷化鎵銦、磷化鎵銻、砷化鎵銻、氮化鎵、磷化鎵、或磷化銦。在一實施例中，基板102包括矽鍺緩衝層磊晶成長於矽的基板102上。矽鍺緩衝層的鍺濃度可自最底部的緩衝層所用的30原子%，增加到最頂部的緩衝層所用的70原子%。
基板102可包含多種區域，其可適當地摻雜雜質(如p型或n型雜質)。舉例來說，摻質可維n型鰭狀場效電晶體所用的硼，或p型鰭狀場效電晶體所用的磷。
閘極層210與源極/汲極接點216隔有間隔物116。如圖2a所示，閘極介電層208形成於每一通道區206周圍，而閘極層210形成於圍繞每一通道區206的一部分的閘極介電層208上。閘極介電層208的形成方法可為化學氣相沉積、原子層沉積、或任何合適的沉積技術。在一實施例中，閘極介電層208的形成方法可採用順應性的沉積製程如原子層沉積，以確保閘極介電層具有一致的厚度。閘極層210可包含一或多層的導電材料，比如多晶矽、鋁、銅、鈦、鉭、鎢、鈷、鉬、氮化鉭、鎳矽化物、鈷矽化物、氮化鈦、氮化鎢、鈦鋁、氮化鈦鋁、碳氮化鉭、碳化鉭、氮化鉭矽、金屬合金、其他合適材料、及/或任何上述之組合。閘極層210的形成方法可為化學氣相沉積、原子層沉積、物理氣相沉積、電鍍、或其他合適的沉積技術。第一介電蓋層212形成於閘極層210上。第一介電蓋層212可包含或可為含氧材料、含氮材料、或含矽材料。第一介電蓋層212所用的例示性材料可包含但不限於氮化矽、鋯矽化物、碳氮化矽、氧化鋯鋁、氧化鈦、氧化鉭、氧化鋯、氧化鑭、氮化鋯、碳化矽、氧化鋅、碳氧化矽、氧化鉿、氧化鑭、氧化鋁、碳氮氧化矽、氮氧化鋁、氧化釔、碳氮化鉭、氧化矽、或任何上述之組合。第一介電蓋層212可用於定義自對準的接點區，因此可視作自對準接點結構。
如圖2a所示，接點蝕刻停止層214可形成於兩個相鄰的間隔物116之間的每一源極/汲極區204上。接點蝕刻停止層214的形成方法，可為順應性地形成接點蝕刻停止層214於源極/汲極區204上與間隔物116的側壁上，並移除接點蝕刻停止層214的部分以露出源極/汲極區204。接點蝕刻停止層214可包括含氧材料或含氮材料，比如氮化矽、碳氮化矽、氮氧化矽、氮化碳、氧化矽、碳氧化矽、類似物、或上述之組合，且其形成方法可為化學氣相沉積、電漿輔助化學氣相沉積、原子層沉積、或任何合適的沉積技術。源極/汲極接點216的材料組成可包含釕、鉬、鈷、鎳、鎢、鈦、鉭、銅、鋁、氮化鈦、與氮化鉭的一或多者，其形成方法可為化學氣相沉積、原子層沉積、電鍍、或其他合適的沉積技術。
源極/汲極接點216形成於源極/汲極區204上，而矽化物層215形成於源極/汲極區204與源極/汲極接點216之間。矽化物層215的底部輪廓(如凹陷的輪廓)依據露出的源極/汲極區204的上側部分的輪廓。矽化物層215可電性耦接源極/汲極區204至源極/汲極接點216。對n型通道的場效電晶體而言，矽化物層215的組成材料包括鈦矽化物、鉻矽化物、鉭矽化物、鉬矽化物、鋯矽化物、鉿矽化物、鈧矽化物、釔矽化物、鈥矽化物、鋱矽化物、釓矽化物、鎦矽化物、鏑矽化物、鉺矽化物、鐿矽化物、與上述之組合的一或多者。對p型通道的場效電晶體而言，矽化物層215的組成材料包括鎳矽化物、鈷矽化物、錳矽化物、鎢矽化物、鐵矽化物、銠矽化物、鈀矽化物、釕矽化物、鉑矽化物、銥矽化物、鋨矽化物、或上述之組合的一或多者。在一些實施例中，矽化物層215的組成為金屬或金屬合金的矽化物，且金屬包含貴金屬、耐火金屬、稀土金屬、上述之合金、或上述之組合。
源極/汲極接點216的材料組成可包含釕、鉬、鈷、鎳、鎢、鈦、鉭、銅、鋁、氮化鈦、與氮化鉭的一或多者，其形成方法可為化學氣相沉積、原子層沉積、電鍍、或其他合適的沉積技術。雖然未圖示，但在形成源極/汲極接點216之前可形成阻障層(如氮化鈦、氮化鉭、或類似物)於接點開口的側壁上。第二介電蓋層218可形成於源極/汲極接點216上。第二介電蓋層218可包含或可為含氧材料、含氮材料、或含矽材料。第二介電蓋層218所用的例示性材料可包含但不限於氮化矽、鋯矽化物、碳氮化矽、氧化鋯鋁、氧化鈦、氧化鉭、氧化鋯、氧化鑭、氮化鋯、碳化矽、氧化鋅、碳氧化矽、氧化鉿、氧化鑭、氧化鋁、碳氮氧化矽、氮氧化鋁、氧化釔、碳氮化鉭、氧化矽、或任何上述之組合。第二介電蓋層218的厚度可為1 nm至50 nm。在一些實施例中，可省略第二介電蓋層218。
如圖2b所示，蝕刻停止層106形成於第一介電蓋層212與第二介電蓋層218上。蝕刻停止層106可為單層結構或雙層結構，如圖2b所示。在一些實施例中，蝕刻停止層106可包含但不限於氮化矽、鋯矽化物、碳氮化矽、氧化鋯鋁、氧化鈦、氧化鉭、氧化鋯、氧化鑭、氮化鋯、碳化矽、氧化鋅、碳氧化矽、氧化鉿、氧化鑭、氧化鋁、碳氮氧化矽、氮氧化鋁、氧化釔、碳氮化鉭、氧化矽、或任何上述之組合。蝕刻停止層106的厚度可為1 nm至50 nm。當蝕刻停止層106為兩層結構時，每一層的厚度可為1 nm至50 nm。
如圖2c所示，圖案化步驟包含光微影與蝕刻製程，可形成開口220於第二介電蓋層218與蝕刻停止層106中，以露出源極/汲極接點216。
如圖2d所示，順應性沉積第一間隔物層222於蝕刻停止層106、第二介電蓋層218、與露出的源極/汲極接點216上。在一些實施例中，第一間隔物層222接觸蝕刻停止層106、第二介電蓋層218、與源極/汲極接點216。在一些實施例中，第一間隔物層222可包含但不限於氮化矽、鋯矽化物、碳氮化矽、氧化鋯鋁、氧化鈦、氧化鉭、氧化鋯、氧化鑭、氮化鋯、碳化矽、氧化鋅、碳氧化矽、氧化鉿、氧化鑭、氧化鋁、碳氮氧化矽、氮氧化鋁、氧化釔、碳氮化鉭、氧化矽、或任何上述之組合。開口220的底部的第一間隔物層222的厚度可為約0.5 nm至約20 nm，而開口220的側壁的第一間隔物層222的厚度可為約0.5 nm至約20 nm。第一間隔物層222在後續移除虛置間隔物層224的部分時(圖2e)，可保護源極/汲極接點216。因此若第一間隔物層222的厚度小於約0.5 nm，則第一間隔物層222可能不足以保護源極/汲極接點216。另一方面，若第一間隔物層222的厚度大於約20 nm，則之後形成於第一間隔物層222上的氣隙232 (圖2j至2l)的尺寸可能過小，而無法改善相鄰的導電結構之間的隔離。第一間隔物層222的形成方法可為任何合適方法，比如原子層沉積、化學氣相沉積、或電漿輔助化學氣相沉積。
接著可順應性沉積虛置間隔物層224於第一間隔物層222上。在一些實施例中，虛置間隔物層224包含的材料可與第一間隔物層222的材料具有不同的蝕刻選擇性。舉例來說，虛置間隔物層224可包含半導體材料如矽、鍺、硼化矽鍺、或其他合適的半導體材料，其可與第一間隔物層222的介電材料具有不同的蝕刻選擇性。在一些實施例中，可順應性沉積虛置間隔物層224，其厚度可為約0.5 nm至20 nm。虛置間隔物層224的厚度定義氣隙232的寬度(圖2j至2l)。因此若氣隙232的寬度小於約0.5 nm，氣隙232可能無法改善相鄰的導電結構之間的電性隔離。另一方面，若氣隙232的寬度大於約20 nm，則形成於氣隙232上的任何材料如密封層234 (圖2k 及2l)可能填滿整個氣隙232。虛置間隔物層224的形成方法可為任何合適方法，比如原子層沉積、化學氣相沉積、或電漿輔助化學氣相沉積。
如圖2e所示，進行突破步驟以移除虛置間隔物層224的部分。在突破步驟中，可移除第一間隔物層222上的虛置間隔物層224的水平部分，並保留第一間隔物層222的垂直部分於開口220的側壁上的第一間隔物層222上。虛置間隔物層224的保留的垂直部分，可定義之後形成的氣隙232。移除虛置間隔物層的部分的方法，可為任何合適方法如蝕刻製程。在一例中，蝕刻製程可為非等向乾蝕刻製程，其採用氯或氟為主的蝕刻劑。非等向乾蝕刻可移除虛置間隔物層224位於水平表面上的部分，而不移除虛置間隔物層224與開口220的側壁相鄰的部分。氯或氟為主的蝕刻劑可選擇性移除虛置間隔物層224的部分，而不移除第一間隔物層222。第一間隔物層222在移除虛置間隔物層224的部分時，可保護源極/汲極接點216。
如圖2f所示，沉積第二間隔物層226於第一間隔物層222與虛置間隔物層224上。在一些實施例中，第二間隔物層226接觸第一間隔物層222位於蝕刻停止層106上與源極/汲極接點216上的部分。第二間隔物層226可接觸虛置間隔物層224。在一些實施例中，第二間隔物層226可包含但不限於氮化矽、鋯矽化物、碳氮化矽、氧化鋯鋁、氧化鈦、氧化鉭、氧化鋯、氧化鑭、氮化鋯、碳化矽、氧化鋅、碳氧化矽、氧化鉿、氧化鑭、氧化鋁、碳氮氧化矽、氮氧化鋁、氧化釔、碳氮化鉭、氧化矽、或任何上述之組合。第二間隔物層226與第一間隔物層222可包含相同或不同的材料。第二間隔物層226的材料與虛置間隔物層224的蝕刻選擇性不同。在一些實施例中，可順應性地沉積第二間隔物層226，且其厚度可為約0.5 nm至約20 nm。第二間隔物層226可提供結構支撐至後續形成的源極/汲極導電層230 (圖2i至2l)。因此若第二間隔物層226的厚度小於約0.5 nm，第二間隔物層226可能不足以支撐源極/汲極導電層230。另一方面，若第二間隔物層226的厚度大於約20 nm，會增加製程成本而無明顯優點。第二間隔物層226的形成方法可為任何合適方法，比如原子層沉積、化學氣相沉積、或電漿輔助化學氣相沉積。在沉積第二間隔物層226之後，第二間隔物層226的水平部分覆蓋露出的第一間隔物層222，而第二間隔物層226的垂直部分覆蓋虛置間隔物層224。第二間隔物層226的垂直部分與第一間隔物層222的垂直部分隔有虛置間隔物層224。
如圖2g所示，移除第一間隔物層222與第二間隔物層226的部分，以露出蝕刻停止層106與源極/汲極接點216。在一些實施例中，移除第二間隔物層226的部分，其位於第一間隔物層222的水平表面上以及虛置間隔物層224上，並保留與虛置間隔物層224相鄰的第二間隔物層226的部分。亦可移除第一間隔物層222的部分，其位於蝕刻停止層106的水平表面上以及虛置間隔物層224與第二間隔物層226未覆蓋的源極/汲極接點216上。在移除步驟之後，第二間隔物層226的一末端接觸第一間隔物層222的水平部分，且第二間隔物層226與第一間隔物層222的垂直部分隔有虛置間隔物層224。
移除第一間隔物層222的部分與第二間隔物層226的部分之方法可為任何合適方法，比如蝕刻製程。在一例中，蝕刻製程為非等向乾蝕刻製程。非等向乾蝕刻製程移除水平表面上的第一間隔物層222與第二間隔物層226的部分，但不移除與開口220的側壁相鄰的第一間隔物層222與第二間隔物層226的部分。非等向乾蝕刻製程可為選擇性製程，其可移除第一間隔物層222與第二間隔物層226的部分，而不移除源極/汲極接點216與蝕刻停止層106。如此一來，每一第二間隔物層226與虛置間隔物層224相鄰並與接觸虛置間隔物層224，其可與第一間隔物層222相鄰並接觸第一間隔物層222，而第一間隔物層222與第二介電蓋層218及蝕刻停止層106的垂直表面相鄰並接觸第二介電蓋層218及蝕刻停止層106的垂直表面。此外，第二間隔物層226與虛置間隔物層224位於第一間隔物層222的部分上並與其接觸，而第一間隔物層222的部分位於源極/汲極接點216的上表面上並與其接觸，如圖2g所示。
如圖2h所示，黏著層228形成於蝕刻停止層106、第一間隔物層222、虛置間隔物層224、第二間隔物層226、與源極/汲極接點216上，且黏著層228覆蓋開口220的側壁。源極/汲極導電層230可沉積於黏著層228上。黏著層228可包含但不限於鎢、釕、鈷、銅、鉬、氮化鉭、氮化鈦、或任何上述之組合。黏著層228可為單層或多層結構，比如雙層結構或三層結構。在一些實施例中，可順應性地沉積黏著層228，且其厚度可為約1 nm至約50 nm。黏著層228的形成方法可為任何合適方法，比如原子層沉積、化學氣相沉積、或電漿輔助化學氣相沉積。源極/汲極導電層230形成於黏著層228上，如圖2h所示。源極/汲極導電層230可包含但不限於鎢、釕、鈷、銅、鉬、氮化鉭、氮化鈦、或任何上述之組合。源極/汲極導電層230與黏著層228可包含相同或不同的材料。在一些實施例中，黏著層228不存在，而源極/汲極導電層230形成於蝕刻停止層106、第一間隔物層222、虛置間隔物層224、第二間隔物層226、與源極/汲極接點216上。
接著如圖2i所示，進行平坦化製程以露出蝕刻停止層106、第一間隔物層222、需間隔物層224、第二間隔物層226、黏著層228、與源極/汲極導電層230。平坦化製程可為任何合適製程，比如化學機械研磨製程。平坦化製程移除黏著層228與源極/汲極導電層230的部分，使源極/汲極導電層230與蝕刻停止層106實質上共平面。一些實施例在平坦化製程之後，源極/汲極導電層230的高度可為約1 nm至約50 nm，而寬度可為約1 nm至約20 nm。
如圖2j所示，進行虛置間隔物移除步驟以移除虛置間隔物層224。移除第一間隔物層222與第二間隔物層226之間的虛置間隔物層224，以形成氣隙232。移除虛置間隔物層224的方法可為任何合適方法，比如蝕刻製程。在一些實施例中，蝕刻製程為選擇性乾蝕刻製程，其採用氯或氟為主的蝕刻劑。氯或氟為主的蝕刻劑可選擇性移除虛置間隔物層224，且不移除蝕刻停止層106、第一間隔物層222、第二間隔物層226、黏著層228、與源極/汲極導電層230。第二間隔物層226可作為源極/汲極導電層230所用的結構支撐物。若無第二間隔物層226，源極/汲極導電層230可能崩塌至氣隙232中。
氣隙232的寬度可由虛置間隔物層224的厚度所定義。在一些實施例中，氣隙232的寬度為約0.5 nm至約20 nm。如圖2j所示，第一間隔物層222包括第二介電蓋層218與蝕刻停止層106的垂直表面上的垂直部分。第一間隔物層222包括源極/汲極接點上的水平部分。第二間隔物層226位於第一間隔物層222的水平部分上並與其接觸。氣隙232形成於第二間隔物層226與第一間隔物層222的垂直部分之間。
如圖2k所示，密封層234沉積於蝕刻停止層106、第一間隔物層222、第二間隔物層226、黏著層228、與源極/汲極導電層230上。密封層234的部分可部分地填入氣隙232。密封層234為於氣隙232之上與第一間隔物層222的部分與第二間隔物層226的部分之間。由於氣隙232的小開口(如氣隙232的寬度)，密封層234不完全填滿氣隙232。密封層234與第一間隔物層222可包含相同或不同的材料。在一些實施例中，密封層234可包含但不限於氮化矽、鋯矽化物、碳氮化矽、氧化鋯鋁、氧化鈦、氧化鉭、氧化鋯、氧化鑭、氮化鋯、碳化矽、氧化鋅、碳氧化矽、氧化鉿、氧化鑭、氧化鋁、碳氮氧化矽、氮氧化鋁、氧化釔、碳氮化鉭、氧化矽、或任何上述之組合。密封層234的形成方法可為任何合適方法，比如化學氣相沉積。密封層234的密封深度取決於氣隙232的厚度。在一些實施例中，密封層234的密封深度可部分地填入氣隙232約1 nm至約20 nm。密封層234密封氣隙232，以避免任何形成於氣隙232上的材料填入氣隙232。因此若密封深度小於約1 nm，密封層234可能不足以密封氣隙232。另一方面，若密封深度大於20 nm，氣隙232的尺寸可能過小而無法改善相鄰的導電結構之間的電性隔離。
在圖2l中，進行平坦化製程移除密封層234的部分，以露出蝕刻停止層106、第一間隔物層222、第二間隔物層226、黏著層228、與源極/汲極導電層230。如圖2l所示，平坦化製程之後部分填入氣隙232的密封層234的部分，可保留於氣隙232中。平坦化製程可為任何合適製程，比如化學機械研磨製程。
圖3係圖2l的半導體裝置結構100在平坦化製程之後的上視圖。源極/汲極導電層230形成於蝕刻停止層106中，且黏著層228、第二間隔物層226、氣隙232 (圖2l)、密封層234、與第一間隔物層222圍繞源極/汲極導電層230。在一些實施例中，第一間隔物層222、密封層234、第二間隔物層226、氣隙232、黏著層228、與源極/汲極導電層230的上視形狀可為圓形。源極/汲極導電層230的側壁302可為連續表面，且黏著層228的側壁304亦可為連續表面，如圖3所示。在一些實施例中，第一間隔物層222、密封層234、第二間隔物層226、氣隙232、黏著層228、與源極/汲極導電層230的上視形狀可為方形、矩形、或其他形狀。源極/汲極導電層230的側壁402可包含多個表面，且黏著層228的側壁404亦可包含多個表面，如圖4所示。形成於密封層234之下的氣隙232可減少任何耦合電容並改善電性隔離。
如圖3及4所示，間隔物結構250形成於圍繞黏著層228與源極/汲極導電層230的蝕刻停止層106中。間隔物結構250包括第一間隔物層222、第二間隔物層226、形成於第一間隔物層222與第二間隔物層226之間的氣隙232 (圖2l)、以及密封層234。密封層234形成於氣隙232上以密封氣隙232。
圖5係一些實施例中，製造半導體裝置結構500的一階段的側剖視圖。如圖5所示，半導體裝置結構500包括基板102、一或多個裝置104、與蝕刻停止層106。一或多個裝置包括閘極層210，與第一介電蓋層212位於閘極層210上。間隔物結構550可位於第一介電蓋層212與蝕刻停止層106上。間隔物結構550可包含第一間隔物層522、第二間隔物層526、氣隙532、與密封層534上。第一間隔物層522可包含第一部分以接觸閘極層210，與第二部分以接觸第一介電蓋層212及蝕刻停止層106。第二間隔物層526可位於第一間隔物層522的第一部分上。氣隙532可形成於第一間隔物層522的第一部分與第二間隔物層526之間。密封層534可位於氣隙532之上與第一間隔物層522的第一部分與第二間隔物層526之間。第一間隔物層522、第二間隔物層526、氣隙532、與密封層534的形成方法，可分別與第一間隔物層222、第二間隔物層226、氣隙232、與密封層234的形成方法相同。第一間隔物層522、第二間隔物層526、及密封層534，可分別與第一間隔物層222、第二間隔物層226、及密封層234包含相同材料。
黏著層528與閘極導電層530可位於第一介電蓋層212與蝕刻停止層106中，如圖5所示。黏著層528及閘極導電層530可分別與黏著層228及源極/汲極導電層230的材料與形成方法相同。在一些實施例中，黏著層528與黏著層228類似而可視情況形成。在一些實施例中，黏著層528接觸閘極層210與第二間隔物層526，而閘極導電層530接觸黏著層528。間隔物結構550可圍繞黏著層528與閘極導電層530，如圖5所示。
與圖3及4所示的半導體裝置結構100類似，第一間隔物層522、密封層534、第二間隔物層526、黏著層528、與閘極導電層530的上視形狀可為圓形、方形、矩形、或其他形狀。氣隙532的形狀可與氣隙232的形狀類似。
圖6係一些實施例中，製造半導體裝置結構600的一階段的剖視圖。如圖6所示，半導體裝置結構600包括閘極導電層530與源極/汲極導電層230。在一些實施例中，可先形成閘極導電層530與閘極導電層530周圍的間隔物結構550，之後形成源極/汲極導電層230與源極/汲極導電層230周圍的間隔物結構250 (圖3)。在一些實施例中，可先形成源極/汲極導電層230與源極/汲極導電層230周圍的間隔物結構250，之後形成閘極導電層530與閘極導電層530周圍的間隔物結構550。在一些實施例中，可由相同的製程流程一起形成源極/汲極導電層230、源極/汲極導電層230周圍的間隔物結構250、閘極導電層530、與閘極導電層530周圍的間隔物結構550。
本發明實施例揭露具有氣隙形成其中的間隔物結構與其製造製程。 這些間隔物結構可圍繞源極/汲極導電層及/或閘極導電層的側壁，以避免金屬區域之間(比如源極/汲極導電層230與金屬線路之間、閘極導電層330與金屬線路之間、源極/汲極導電層230與閘極層210之間、或閘極導電層330與源極/汲極接點216之間)的耦合電容。此外，本發明實施例中揭露的間隔物結構可提供較佳的隔離於源極/汲極導電層之間，或閘極導電層與其他金屬區之間。
在一些實施例中，半導體裝置結構包括基板；源極/汲極接點，位於基板上；第一介電層，位於源極/汲極接點上；蝕刻停止層，位於第一介電層上；以及源極/汲極導電層，位於蝕刻停止層與第一介電層中。源極/汲極導電層位於源極/汲極接點上。結構更包括間隔物結構，位於蝕刻停止層與第一介電層中。間隔物結構圍繞源極/汲極導電層的側壁，並包括：第一間隔物層，包括第一部分；第二間隔物層，與第一間隔物層的第一部分相鄰。第二間隔物層與第一間隔物層的第一部分隔有氣隙。結構更包括密封層，位於第一間隔物層的第一部分與第二間隔物層之間。
在一些實施例中，第一間隔物層更包括第二部分，其中該第一間隔物層的第一部分沿著第一介電層與蝕刻停止層的側壁延伸，且第一間隔物層的第二部分接觸源極/汲極接點。
在一些實施例中，第二間隔物層接觸第一間隔物層的第二部分。
在一些實施例中，氣隙由第一間隔物層的第一部分、第一間隔物層的第二部分、第二間隔物層、與密封層所定義。
在一些實施例中，半導體裝置結構更包括黏著層位於源極/汲極導電層與第二間隔物層之間，以及源極/汲極導電層與源極/汲極接點之間。
在一些實施例中，蝕刻停止層、第一間隔物層、密封層、第二間隔物層、黏著層、與源極/汲極導電層具有實質上共平面的表面。
在一些實施例中，氣隙的寬度為約0.5 nm至約20 nm。
在另一實施例中，半導體裝置結構包括：基板；閘極堆疊，位於基板上；第一介電層，位於閘極堆疊上；蝕刻停止層，位於第一介電層上；以及閘極導電層，位於蝕刻停止層與第一介電層中。閘極導電層位於閘極堆疊上。結構更包括間隔物結構，位於蝕刻停止層與第一介電層中。間隔物結構圍繞閘極導電層的側壁，並包括：第一間隔物層，包括第一部分；以及第二間隔物層，與第一間隔物層的第一部分相鄰。第二間隔物層與第一間隔物層的第一部分隔有氣隙。裝置更包括密封層，位於第一間隔物層的第一部分與第二間隔物層之間。
在一些實施例中，半導體裝置更包括：多個通道區，其中閘極堆疊圍繞每一通道區。
在一些實施例中，閘極堆疊包括：閘極層；以及一或多個閘極介電層，圍繞閘極層。
在一些實施例中，閘極導電層的側壁剖面為圓形。
在一些實施例中，氣隙圍繞閘極導電層的側壁。
在一些實施例中，第一間隔物層更包括第二部分，第一間隔物層的第一部分沿著開口的側壁延伸，而第一間隔物層的第二部分接觸閘極堆疊。
在一些實施例中，第二間隔物層接觸第一間隔物層的第二部分，且氣隙位於第一間隔物層的第一部分與第二間隔物層之間。
在一些實施例中，第一間隔物層的第一部分、第二間隔物層、與氣隙的位置沿著相同方向。
在又一實施例中，半導體裝置結構的形成方法包括：形成源極/汲極接點於基板上；形成第一介電層於源極/汲極接點上；形成蝕刻停止層於第一介電層上；形成開口於蝕刻停止層與第一介電層中，以露出源極/汲極接點的一部分；以及形成間隔物結構於開口中。間隔物結構包括氣隙。方法更包括形成源極/汲極導電層於源極/汲極接點上的開口中，其中間隔物結構圍繞源極/汲極導電層。
在一些實施例中，形成間隔物結構的步驟包括：形成第一間隔物層於蝕刻停止層、第一介電層、與源極/汲極接點上；形成虛置間隔物層於第一間隔物層上；移除虛置間隔物層的水平部分，以露出第一間隔物層的一部分；形成第二間隔物層於虛置間隔物層與露出的第一間隔物層上；以及移除第一間隔物層的一部分與第二間隔物層的一部分，以露出源極/汲極接點的一部分。
在一些實施例中，方法更包括在形成該源極/汲極導電層於開口中之後，移除虛置間隔物層以形成氣隙；以及形成密封層以密封氣隙。
在一些實施例中，形成密封層以密封氣隙的步驟包括：形成密封層於蝕刻停止層、第一間隔物層、氣隙、第二間隔物層、與源極/汲極導電層上，其中密封層的一部分填入氣隙；以及進行平坦化製程以移除位於蝕刻停止層、第一間隔物層、第二間隔物層、與源極/汲極導電層上的密封層的部分。
在一些實施例中，形成源極/汲極導電層於源極/汲極接點上的開口中的步驟包括：形成黏著層於蝕刻停止層、第一間隔物層、虛置間隔物層、與第二間隔物層上，其中黏著層位於源極/汲極接點上；形成源極/汲極導電層於黏著層上；以及進行平坦化製程，以移除位於蝕刻停止層、第一間隔物層、虛置間隔物層、與第二間隔物層上的黏著層與源極/汲極導電層的部分。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
A-A:剖線 100,500,600:半導體裝置結構 102:基板 104:裝置 106:蝕刻停止層 116:間隔物 202:閘極堆疊 204:源極/汲極區 206:通道區 208:閘極介電層 210:閘極層 212:第一介電蓋層 214:接點蝕刻停止層 215:矽化物層 216:源極/汲極接點 218:第二介電蓋層 220:開口 222,522:第一間隔物層 224:虛置間隔物層 226,526:第二間隔物層 228,528:黏著層 230:源極/汲極導電層 232,532:氣隙 234,534:密封層 250,550:間隔物結構 302,304,402,404:側壁 330,530:閘極導電層
圖1係一些實施例中，製造半導體裝置結構的多種階段之一的透視圖。 圖2a至2l係一些實施例中，製造半導體裝置結構的多種階段沿著圖1的剖線A-A的側剖視圖。 圖3係一些實施例中，製造半導體裝置結構的一階段的上視圖。 圖4係一些實施例中，製造半導體裝置結構的一階段的上視圖。 圖5係一些實施例中，製造半導體裝置結構的一階段的側剖視圖。 圖6係一些實施例中，製造半導體裝置結構的一階段的側剖視圖。
100:半導體裝置結構
102:基板
104:裝置
106:蝕刻停止層
116:間隔物
202:閘極堆疊
204:源極/汲極區
206:通道區
208:閘極介電層
210:閘極層
212:第一介電蓋層
214:接點蝕刻停止層
215:矽化物層
216:源極/汲極接點
218:第二介電蓋層
222:第一間隔物層
226:第二間隔物層
228:黏著層
230:源極/汲極導電層
232:氣隙
234:密封層

Claims (1)

  1. 一種半導體裝置結構，包括： 一基板； 一源極/汲極接點，位於該基板上； 一第一介電層，位於該源極/汲極接點上； 一蝕刻停止層，位於該第一介電層上； 一源極/汲極導電層，位於該蝕刻停止層與該第一介電層中，其中該源極/汲極導電層位於該源極/汲極接點上；以及 一間隔物結構，位於該蝕刻停止層與該第一介電層中，其中該間隔物結構圍繞該源極/汲極導電層的側壁，其中該間隔物結構包括： 一第一間隔物層，包括一第一部分； 一第二間隔物層，與該第一間隔物層的該第一部分相鄰並與該第一間隔物層的該第一部分隔有一氣隙；以及 一密封層，位於該第一間隔物層的該第一部分與該第二間隔物層之間。
TW110131771A 2020-11-25 2021-08-27 半導體裝置結構 TW202221847A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/104,395 US11374093B2 (en) 2020-11-25 2020-11-25 Semiconductor device structure and methods of forming the same
US17/104,395 2020-11-25

Publications (1)

Publication Number Publication Date
TW202221847A true TW202221847A (zh) 2022-06-01

Family

ID=81044248

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110131771A TW202221847A (zh) 2020-11-25 2021-08-27 半導體裝置結構

Country Status (3)

Country Link
US (3) US11374093B2 (zh)
CN (1) CN114334961A (zh)
TW (1) TW202221847A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11456246B2 (en) 2020-07-21 2022-09-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and methods of forming the same
US11374093B2 (en) * 2020-11-25 2022-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and methods of forming the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9406804B2 (en) 2014-04-11 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with contact-all-around
US9443769B2 (en) 2014-04-21 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap-around contact
US9831183B2 (en) 2014-08-07 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US9548366B1 (en) 2016-04-04 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self aligned contact scheme
US10319627B2 (en) * 2016-12-13 2019-06-11 Globalfoundries Inc. Air-gap spacers for field-effect transistors
KR20180093798A (ko) * 2017-02-13 2018-08-22 램 리써치 코포레이션 에어 갭들을 생성하는 방법
US11011617B2 (en) * 2018-03-23 2021-05-18 International Business Machines Corporation Formation of a partial air-gap spacer
US10861953B2 (en) * 2018-04-30 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Air spacers in transistors and methods forming same
KR102606784B1 (ko) * 2018-07-13 2023-11-28 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
US11037986B2 (en) * 2019-06-19 2021-06-15 International Business Machines Corporation Stacked resistive memory with individual switch control
US11456246B2 (en) 2020-07-21 2022-09-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and methods of forming the same
US11374093B2 (en) * 2020-11-25 2022-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and methods of forming the same

Also Published As

Publication number Publication date
US20220165846A1 (en) 2022-05-26
CN114334961A (zh) 2022-04-12
US11374093B2 (en) 2022-06-28
US20220328630A1 (en) 2022-10-13
US20230335591A1 (en) 2023-10-19
US11715764B2 (en) 2023-08-01

Similar Documents

Publication Publication Date Title
TWI759277B (zh) 半導體元件、鰭式場效電晶體元件及其形成方法
US11721590B2 (en) Semiconductor device and method
TWI688044B (zh) 半導體裝置、鰭式場效電晶體裝置及其製造方法
US10262894B2 (en) FinFET device and method for forming the same
TW201724517A (zh) 鰭式場效電晶體裝置及其製造方法
US10586852B2 (en) Semiconductor device
TW202221847A (zh) 半導體裝置結構
CN108695382B (zh) 半导体装置及其制造方法
TWI779781B (zh) 具有介電全環繞電容之閘極全環繞半導體元件及其製備方法
US20220352074A1 (en) Semiconductor device having backside gate contact
US9653364B1 (en) FinFET device and method of forming the same
CN113517227B (zh) 半导体器件和形成半导体晶体管器件的方法
TW202217974A (zh) 半導體裝置及其形成方法
TWI829000B (zh) 半導體裝置及其形成方法
US11621332B2 (en) Wraparound contact to a buried power rail
TW201911376A (zh) 接觸插塞之形成方法
TW202234485A (zh) 半導體裝置結構
CN107706110B (zh) FinFET器件的制造方法
US11855167B2 (en) Structure and formation method of semiconductor device with nanosheet structure
CN114068700B (zh) 半导体结构及其形成方法
US11973122B2 (en) Nano-FET semiconductor device and method of forming
US20240072147A1 (en) Semiconductor device and manufacturing method thereof
TW202316569A (zh) 半導體裝置及其形成方法
CN114334821A (zh) 半导体结构的形成方法
TW202221879A (zh) 半導體元件及其製備方法