CN107706110B - FinFET器件的制造方法 - Google Patents
FinFET器件的制造方法 Download PDFInfo
- Publication number
- CN107706110B CN107706110B CN201610643226.2A CN201610643226A CN107706110B CN 107706110 B CN107706110 B CN 107706110B CN 201610643226 A CN201610643226 A CN 201610643226A CN 107706110 B CN107706110 B CN 107706110B
- Authority
- CN
- China
- Prior art keywords
- isolation structure
- layer
- etching
- trench
- finfet device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 43
- 238000002955 isolation Methods 0.000 claims abstract description 197
- 238000005530 etching Methods 0.000 claims abstract description 87
- 238000000034 method Methods 0.000 claims description 73
- 239000000758 substrate Substances 0.000 claims description 61
- 239000004065 semiconductor Substances 0.000 claims description 56
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 20
- 230000004888 barrier function Effects 0.000 claims description 13
- 235000012239 silicon dioxide Nutrition 0.000 claims description 11
- 239000000377 silicon dioxide Substances 0.000 claims description 11
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 5
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 239000002861 polymer material Substances 0.000 claims description 3
- 238000005429 filling process Methods 0.000 claims description 2
- 150000004767 nitrides Chemical group 0.000 claims description 2
- 239000007789 gas Substances 0.000 description 15
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 3
- 229910004200 TaSiN Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- DUMHRFXBHXIRTD-UHFFFAOYSA-N Tantalum carbide Chemical compound [Ta+]#[C-] DUMHRFXBHXIRTD-UHFFFAOYSA-N 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 description 1
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13067—FinFET, source/drain region shapes fins on the silicon surface
Abstract
本发明提供一种FinFET器件的制造方法，在相邻鳍片之间形成第一隔离结构并在单个鳍片上形成第二隔离结构后，在所述第一隔离结构、第二隔离结构和硬掩膜层表面上形成分立的牺牲层结构，利用分立的牺牲层结构为掩膜，保护第二隔离结构并对第一隔离结构进行第一次回刻蚀，使得第一隔离结构和第二隔离结构产生高度差，在移除所述分立的牺牲层结构以及硬掩膜层之后，再对所述第一隔离结构进行第二次回刻蚀以及对第二隔离结构进行首次回刻蚀，使高出所述第一隔离结构的顶部的鳍片作为FinFET器件的鳍片，而高于所述鳍片的顶部的所述第二隔离结构作为FinFET器件的SDB隔离结构，该SDB隔离结构不会偏出现堆叠偏差，隔离性能良好，进而提高了器件性能。
Description
技术领域
本发明涉及半导体器件制造技术领域，尤其涉及一种具有单扩散隔断隔离结构的FinFET器件的制造方法。
背景技术
随着半导体工业已经进入到16nm纳米技术工艺节点，诸如鳍式场效应晶体管(FinFET)等三维结构的设计成为本领域关注的热点。如图1所示，FinFET一般具有从衬底10上向上垂直延伸的多个薄的“鳍”(或鳍片结构)11，在该鳍片11中形成FinFET的沟道，在鳍片11上方形成有栅极结构12，在栅极结构12的两侧的鳍中形成有源区和漏区13，且相邻的鳍片11之间通过隔离结构14隔离开来。
随着器件的不断小型化，为了制作尺寸更小、分布更密集的鳍片11，隔离结构14的制作也出现了新的技术，例如一种单扩散隔断隔离结构(single diffusion breakisolation structures，SDB隔离结构)的制造技术，其一般分布在沿鳍片11的长度方向上，通过去除鳍片11的某些区域，在鳍片11中形成一个甚至多个隔断沟槽，这些沟槽中填充二氧化硅等绝缘材料后，可以将鳍片11分隔成多个小鳍片，由此可以防止鳍片11两相邻区域之间以及相邻的两个鳍片11之间的漏电流，还可以避免鳍片11中形成的源区和漏区之间的桥接(source-drainbridge)。因此，SDB隔离结构的制造工艺及其成形结构等的好坏会影响SDB隔离结构的隔离性能，甚至会对其周围的鳍片和栅极结构造成缺陷，进而影响FinFET器件的性能。
发明内容
本发明的目的在于提供一种FinFET器件的制造方法，能够形成性能较好的单扩散隔断隔离结构(即SDB隔离结构)，提高器件的整体性能。
为解决上述问题，本发明提出一种FinFET器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底上依次形成刻蚀阻挡层和硬掩膜层；
对所述硬掩膜层、刻蚀阻挡层以及半导体衬底进行刻蚀，刻蚀停止在所述半导体衬底内，以在所述半导体衬底中形成多个鳍片，且相邻的所述鳍片之间具有第一沟槽，至少一个所述鳍片上具有第二沟槽；
对所述第一沟槽和第二沟槽进行隔离材料填充，并平坦化所述隔离材料至所述硬掩膜层顶部表面，以形成填充在所述第一沟槽中的第一隔离结构以及填充在所述第二沟槽中的第二隔离结构；
在所述第一隔离结构、第二隔离结构以及硬掩膜层的表面上覆盖牺牲层，刻蚀所述牺牲层至所述硬掩膜层顶部表面，以在沿所述鳍片的长度延伸方向上形成分立的牺牲层结构，所述牺牲层结构完全覆盖所述第二隔离结构的顶部表面；
对所述第一隔离结构进行第一次回刻蚀，使所述第一隔离结构的顶部低于所述硬掩膜层的顶部；
移除所述牺牲层结构以及所述硬掩膜层，并对所述第一隔离结构进行第二次回刻蚀以及对第二隔离结构进行回刻蚀，使所述第一隔离结构的顶部低于所述鳍片的顶部，而所述第二隔离结构的顶部高于所述鳍片的顶部。
进一步，所述多个鳍片沿平行于所述半导体衬底的方向均匀分布，所有所述第一沟槽的尺寸相同。
进一步的，所述第一沟槽和所述第二沟槽的深度相同，但宽度不同。
进一步的，所述刻蚀阻挡层为氧化物层，所述硬掩膜层为氮化物层或氮氧化物层。
进一步的，对所述第一沟槽和第二沟槽进行隔离材料填充时，先在所述第一沟槽和第二沟槽的内壁形成一层线氧化层，然后采用高深宽比填充工艺在所述第一沟槽和第二沟槽中填充二氧化硅。
进一步的，所述牺牲层为聚合物材料、非晶硅、多晶硅、氮化钛或氮化钽。
进一步的，采用干法刻蚀工艺刻蚀所述牺牲层以形成所述分立的牺牲层结构。
进一步的，所述干法刻蚀工艺中，采用HBr、Cl2、SF6、NF3、O2、Ar、He、CH2F2和CHF3中一种或几种作为刻蚀气体，刻蚀气体的流量为50sccm～500sccm，偏压为0V～500V，功率为100W～1000W，温度为10℃～100℃。
进一步的，采用碳氟系气体作为主刻蚀气体对所述第一隔离结构进行第一次回刻蚀。
进一步的，所述碳氟系气体包括CHF3、CH2F2、CH3F、CF4、C3F8、C4F6、C4F8和C5F8中的至少一种。
进一步的，通过湿法腐蚀工艺移除所述牺牲层结构以及所述硬掩膜层。
进一步的，所述湿法腐蚀工艺中，采用四甲基氢氧化铵溶液(TMAH)移除所述牺牲层结构，所述四甲基氢氧化铵溶液中的四甲基氢氧化铵的质量浓度百分比范围是1％～10％，所述四甲基氢氧化铵溶液温度为20℃～50℃。
进一步的，所述湿法腐蚀工艺中，采用磷酸溶液移除所述硬掩膜层。
进一步的，对所述第一隔离结构进行第二次回刻蚀的深度与对所述第二隔离结构进行回刻蚀的深度相同。
进一步的，采用同一道回刻蚀工艺对所述第一隔离结构和第二隔离结构同时回刻蚀，以实现对所述第一隔离结构进行第二次回刻蚀以及对所述第二隔离结构进行回刻蚀。
进一步的，所述同一道回刻蚀工艺为SiCoNi刻蚀工艺。
与现有技术相比，本发明的FinFET器件的制造方法具有以下有益效果：
1、在相邻鳍片之间形成第一隔离结构并在单个鳍片上形成第二隔离结构后，在所述第一隔离结构、和第二隔离结构和硬掩膜层表面形成分立的牺牲层结构，利用分立的牺牲层结构为掩膜，保护第二隔离结构并对第一隔离结构进行第一次回刻蚀，使得第一隔离结构和第二隔离结构产生高度差，在移除所述分立的牺牲层结构以及硬掩膜层之后，再对所述第一隔离结构进行第二次回刻蚀以及对第二隔离结构进行回刻蚀，使高出所述第一隔离结构的顶部的鳍片作为FinFET器件的鳍片，而高于所述鳍片的顶部的所述第二隔离结构作为FinFET器件的SDB隔离结构，该SDB隔离结构不会偏出现堆叠偏差，隔离性能良好，进而提高了器件性能。
2、对包含所述第一隔离结构和第二隔离结构的器件表面沉积的牺牲层进行光刻和刻蚀而形成所述分立的牺牲层结构时，可以采用刻蚀半导体衬底而形成鳍片时所用的有源区反相光罩，因此避免使用额外的光罩，这大大降低了制造成本和时间。
附图说明
图1是现有技术中一种典型的FinFET器件的结构示意图；
图2A至图2E是发明人熟知的一种具有SDB结构的FinFET器件制造过程中的器件结构示意图；
图3是本发明具体实施例的FinFET器件的制造方法流程图；
图4A至图8B是本发明具体实施例的FinFET器件制造过程中的器件剖面结构示意图。
具体实施方式
发明人熟知的一种具有SDB结构的FinFET器件制造过程如下：
首先，请参考图2A，提供表面具有硬掩膜层201的半导体衬底200，通过有源区反相光罩(Active area reverse mask)对所述硬掩膜层201进行光刻(即AR photo工艺)、刻蚀(即AR cut工艺)等工艺，以在所述硬掩膜层201中形成开口；以所述硬掩膜层为掩膜，刻蚀所述半导体衬底200(即Fin etch工艺)，所述硬掩膜层201的开口下方的半导体衬底200被去除，从而形成沿平行于半导体衬底200的一个方向排列分布的多个鳍片202，相邻的鳍片201之间具有第一沟槽203，至少一个鳍片201上还具有第二沟槽204；
接着，请参考图2B，在第一沟槽203和第二沟槽204中形成线氧化层205(即LiningOxide工艺)后，沉积隔离材料206(即STI DEP工艺)以填满第一沟槽203和第二沟槽204，并对填充的隔离材料206进行顶部平坦化，直至与所述硬掩膜层201顶部齐平，获得填充与第一沟槽203中的第一隔离结构和填充与第二沟槽中的第二隔离结构；
然后，请参考图2C，对填充的隔离材料206进行一定量的回刻蚀并移除所述硬掩膜层(即Oxide recess&Hard mask remove工艺)；在移除硬掩膜层后的器件表面沉积氮化硅层207(即SDB SiN DEP工艺)，并对所述氮化硅层207及其下方的鳍片201进行光刻和刻蚀(即SDB patten&etch工艺)，以去除一定高度的第二隔离结构以及第二隔离结构周围的部分鳍片，在剩余的第二隔离结构上方形成宽度大于第二沟槽的开口207a；
接着，请参考图2C和2D，通过二氧化硅沉积(即HARP Oxide DEP工艺)、高温退火(即HTemp anneal工艺)以及化学机械平坦化(即SDB CMP工艺)等步骤，在开口207a中填充二氧化硅208后，去除氮化硅层207(即SDB SiNremove工艺)，此时填充的二氧化硅208位于剩余的第二隔离结构上的高度为H0；
然后，请参考图2E，对填充的二氧化硅208进行回刻蚀(即SDB Oxide recess工艺)，使其位于剩余的第二隔离结构上的高度下降至H1，以满足SDB隔离结构的高度要求，剩余的二氧化硅208以及第二隔离结构构成SDB隔离结构；在包含SDB隔离结构的器件表面沉积多晶硅并刻蚀(即poly DEP&etch工艺)，从而在沿平行与鳍片201长度延伸方向上形成多个新的鳍片209，即多个鳍片209平行排列在相邻的鳍片201之间。
其中，图2B至2E均是FinFET器件沿图2A中的XX’线的剖面结构示意图。
上述的具有SDB结构的FinFET器件制造过程中，一方面，由于在移除硬掩膜层201后对所有填充的隔离材料206进行了回刻蚀，并重新沉积了SDB隔离结构的氮化硅层207，之后对氮化硅层207进行对准第二隔离结构的光刻和刻蚀，该过程要求有较高的对准精度控制(overlay control)，由此才能保证后续形成的SDB隔离结构不会偏出现堆叠偏差，由此可见，现有的具有SDB结构的FinFET器件制造方法，工艺要求较高，容易因为制得的具有堆叠偏差的SDB隔离结构而导致器件性能下降；另一方面，对SDB隔离结构的氮化硅层207进行光刻和刻蚀时以及对后来沉积的多晶硅进行光刻和刻蚀时，均需要额外的光罩，这大大增加了制造成本和时间。
因此，本发明提出一种具有SDB结构的FinFET器件的新的制造方法，能够降低工艺要求，获得无堆叠偏差的SDB隔离结构，以提高器件性能，且无需额外的光罩，大大节约了制造成本和时间。
请参考图3，本发明提供一种FinFET器件的制造方法，包括：
S31，提供半导体衬底，在所述半导体衬底上依次形成刻蚀阻挡层和硬掩膜层；
S32，对所述硬掩膜层、刻蚀阻挡层以及半导体衬底进行刻蚀，刻蚀停止在所述半导体衬底内，以在所述半导体衬底中形成多个鳍片，且相邻的所述鳍片之间具有第一沟槽，至少一个所述鳍片上具有第二沟槽；
S33，对所述第一沟槽和第二沟槽进行隔离材料填充，并平坦化所述隔离材料至所述硬掩膜层顶部表面，以形成填充在所述第一沟槽中的第一隔离结构以及填充在所述第二沟槽中的第二隔离结构；
S34，在所述第一隔离结构、第二隔离结构以及硬掩膜层的表面上覆盖牺牲层，刻蚀所述牺牲层至所述硬掩膜层顶部表面，以在沿所述鳍片的长度延伸方向上形成分立的牺牲层结构，所述分离的牺牲层结构完全覆盖所述第二隔离结构的顶部表面；
S35，对所述第一隔离结构进行第一次回刻蚀，使所述第一隔离结构的顶部低于所述硬掩膜层的顶部；
S36，移除所述分立的牺牲层结构以及所述硬掩膜层，并对所述第一隔离结构进行第二次回刻蚀以及对第二隔离结构进行回刻蚀，使所述第一隔离结构的顶部低于所述鳍片的顶部，而所述第二隔离结构的顶部高于所述鳍片的顶部。
请参考图4A和4B，图4A是沿平行于半导体衬底400的第一方向(即鳍片403宽度的延伸方向)的器件剖面结构示意图，图4B是沿平行于半导体衬底400的第二方向(即鳍片403长度的延伸方向)的器件剖面结构示意图。
在步骤S31中，提供的半导体衬底400可以为Si衬底、Ge衬底、SiGe衬底、SiC衬底、SOI(绝缘体上硅，SiliconOnInsulator)衬底或GOI(绝缘体上锗，GermaniumOnInsulator)衬底等，还可以为包括其他元素半导体或化合物半导体的衬底，例如玻璃衬底或III-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)，还可以为叠层结构，例如Si/SiGe等，还可以其他外延结构，例如SGOI(绝缘体上锗硅)等。半导体衬底400内可以预先形成有阱等结构，之后需要形成若干鳍片403以作为有源区，而相邻所述鳍片之间需要形成隔离结构进行隔离，在步骤S31中，先在半导体衬底400表面依次形成刻蚀阻挡层401以及硬掩膜层402，其中刻蚀阻挡层(recess stop layer)401优选为氧化硅、富含硅的氧化物，含氟的二氧化硅(FSG)，碳掺杂的氧化硅(BD，black diamond)等氧化物层，所述硬掩膜层402优选为氮化硅等氮化物层或氮氧化硅等氮氧化物层，刻蚀阻挡层401以及硬掩膜层402可以采用化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)，也可使用例如溅镀及物理气相沉积(PVD)等形成。然后通过有源区反相光罩(Active area reverse mask)在硬掩膜层402上形成图形化光刻胶(未图示)，该图形化光刻胶暴露出需要形成隔离结构的对应区域(即硬掩膜层402上需要刻蚀去除的区域)。在本发明的其他实施例中，所述硬掩膜层402还可以是叠层结构，例如为氮化硅-氧化硅-氮化硅结构，结构更为稳定，后续在步骤S32中刻蚀半导体衬底400形成沟槽时，能够避免所述硬掩膜层402的图形发生变化，从而保证了后续刻蚀形成的沟槽形貌良好；此外，所述硬掩膜层402的氧化硅层位于两层氮化硅层之间，在后续对所述硬掩膜层402的侧壁进行刻蚀之后，容易使所述硬掩膜层402的侧壁保持平坦，使得所述硬掩膜层402确定的形成阻挡层的区域尺寸和形状精确。
在步骤S32中，以所述图形化光刻胶层为掩膜，采用各向异性的干法刻蚀工艺刻蚀硬掩膜层402、刻蚀阻挡层401以及半导体衬底400，直至刻蚀到半导体衬底400内的一定深度，从而在半导体衬底400中形成凸起的多个鳍片403，同时该刻蚀的结果使得相邻鳍片403之间有第一沟槽404，每个鳍片或者某些个鳍片上有第二沟槽405。其中，在刻蚀所述硬掩膜层402之后，可以先去除所述图形化光刻胶，或者保留所述图形化光刻胶而继续刻蚀刻蚀阻挡层401和半导体衬底400，在本实施例中，所述图形化光刻胶层在硬掩膜层402刻蚀完成后即被去除，之后以硬掩膜层402为掩膜继续刻蚀刻蚀阻挡层401和半导体衬底400，以减少刻蚀副产物在形成的沟槽侧壁积聚。多个鳍片403沿平行于所述半导体衬底400的第一方向上优选为均匀分布，从而使得所有第一沟槽的尺寸相同。而第一沟槽404和第二沟槽405的深度范围取决于后续形成的SDB隔离结构的深度，其宽度取决于相邻鳍片之间的隔离要求以及单个鳍片的两隔断区域的隔离要求。本实施例中，第一沟槽404和第二沟槽405的深度相同，宽度不同，但在本发明的其他实施例中，第一沟槽404和第二沟槽405的深度也可以不同，而宽度相同。优选的，刻蚀硬掩膜层402和刻蚀阻挡层401的刻蚀气体包括CF4、C3F8、C4F8、CHF3、CH3F、CH2F2、O2、N2中的一种或多种，此外，刻蚀气体中还能够包括载气，例如Ar或He；而刻蚀半导体衬底400的刻蚀气体可以为Cl2、HBr或Cl2和HBr的混合气体，刻蚀气体中还能够包括载气，例如Ar或He。
需要说明的是，当所述半导体衬底400为体硅等类型的体块衬底时，鳍片403与所述半导体衬底400的连接方式是一体的；当半导体衬底400包括基底以及基底上的半导体层或者半导体外延层时，鳍片403与基底的连接方式是分开的，鳍片403是通过刻蚀该半导体层或者半导体外延层而获得。
请参考图5A和5B，图5A是沿平行于半导体衬底400的第一方向(即鳍片403宽度的延伸方向)的器件剖面结构示意图，图5B是沿平行于半导体衬底400的第二方向(即鳍片403长度的延伸方向)的器件剖面结构示意图。
在步骤S33中，首先，在第一沟槽和第二沟槽中形成线氧化层(Lining Oxide，未图示)，所述线氧化层用于增强后续形成于第一沟槽和第二沟槽内的第一隔离结构406a以及形成于第二沟槽中的第二隔离结构406b与半导体衬底400、鳍片403之间的结合强度，避免在所述第一隔离结构406a和第二隔离结构406b与半导体衬底400、鳍片403之间的接触界面上形成漏电流；同时，所述线氧化层还能够防止第一隔离结构406a和第二隔离结构406b的材料向半导体衬底400、鳍片403内扩散，保证了器件隔离性能稳定。在本实施例中，所述线氧化层的材料可以为氧化硅，其形成工艺为热氧化工艺、湿法氧化工艺或原位蒸汽生成(In-Situ SteamGeneration，简称ISSG)氧化工艺等氧化工艺，采用氧化工艺形成所述线氧化层3时，能够对所述第一沟槽和第二沟槽的侧壁和底部表面的缺陷进行修复，改善所形成的第一隔离结构406a和第二隔离结构406b的形貌，提高所形成的第一隔离结构406a和第二隔离结构406b的隔离性能。接着，采用高深宽比填充工艺(HARP)在所述第一沟槽和第二沟槽中沉积隔离材料，隔离材料优选二氧化硅，可以采用化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)，也可使用例如溅镀及物理气相沉积(PVD)等。形成的隔离材料填满第一沟槽和第二沟槽，并覆盖整个半导体衬底400和硬掩膜层402表面。然后可以使用半导体制造领域中常规的平坦化方法来去除硬掩膜层402表面上多余的隔离材料，并使隔离材料的顶部与硬掩膜层402的顶部齐平，由此形成了填充在所述第一沟槽中的第一隔离结构406a以及填充在所述第二沟槽中的第二隔离结构406b，其中的平坦化方法可以是物理机械平坦化方法或化学机械抛光平坦化方法。本实施例中，由于第一沟槽和第二沟槽的深度相同，所以在步骤S33中形成的第一隔离结构406a和第二隔离结构406b的总体高度相同。
在步骤S34中，首先，可以采用物理气相沉积工艺或者化学气相沉积工艺，在包含所述第一隔离结构406a和第二隔离结构406b的整个器件表面覆盖牺牲层，所述牺牲层的材料可以为聚合物材料、非晶硅(amorphouspoly)、多晶硅、氮化钛(TiN)或氮化钽(TaN)。然后，在所述牺牲层上形成光刻胶层，并采用步骤S32中的相同的光罩(即有源区反相光罩)对光刻胶层进行曝光、显影等，以形成图形化光刻胶层408，该图形化光刻胶层408中的图形定义出了后续需要刻蚀的第一隔离结构406a的部分表面；然后以所述图形化光刻胶层408为掩膜，采用干法刻蚀工艺等刻蚀所述牺牲层至所述硬掩膜层402顶部表面，以在沿所述鳍片403的长度延伸方向上形成分立的牺牲层结构407，所述分立的牺牲层结构407完全覆盖所述第二隔离结构406b的顶部表面，但能够暴露出第一隔离结构406a的需要刻蚀的表面。所述干法刻蚀工艺中，可以采用HBr、Cl2、SF6、NF3、O2、Ar、He、CH2F2和CHF3中一种或几种作为刻蚀气体，来对牺牲层进行刻蚀，刻蚀气体的流量为50sccm～500sccm，偏压为0V～500V，功率为100W～1000W，温度为10℃～100℃。形成分立的牺牲层结构407之后，可以采用干法去胶工艺或湿法去胶工艺去除所述图形化光刻胶层408。本步骤中，对牺牲层的刻蚀无需额外的光罩，大大节约了制造成本和时间。
请参考图6A和6B，图6A是沿平行于半导体衬底400的第一方向(即鳍片403宽度的延伸方向)的器件剖面结构示意图，图6B是沿平行于半导体衬底400的第二方向(即鳍片403长度的延伸方向)的器件剖面结构示意图。
在步骤S35中，以所述分立的牺牲层结构407为掩膜，对所述分立的牺牲层结构407暴露出的第一隔离结构406a进行第一次回刻蚀，使所述第一隔离结构406的顶部低于所述硬掩膜层402的顶部，该刻蚀过程中，由于所述分立的牺牲层结构407完全覆盖住第二隔离结构406b的顶部，所有能够保护第二隔离结构406b的顶部不被刻蚀，维持了原有高度。在本实施例中，第一隔离结构406a高出鳍片403的高度H2下降至H3，而第二隔离结构406b高出鳍片403的高度H2不变。本实施例中，采用碳氟系气体作为主刻蚀气体对所述第一隔离结构406a进行第一次回刻蚀，以使得第一隔离结构406a相对所述分立的牺牲层结构407和硬掩膜层402具有高的刻蚀选择比，所述碳氟系气体包括CHF3、CH2F2、CH3F、CF4、C3F8、C4F6、C4F8和C5F8中的至少一种。
请参考图7A、7B和图8A、8B，图7A和图8A均是沿平行于半导体衬底400的第一方向(即鳍片403宽度的延伸方向)的器件剖面结构示意图，图7B和图8B均是沿平行于半导体衬底400的第二方向(即鳍片403长度的延伸方向)的器件剖面结构示意图。
在步骤S36中，首选，可以采用湿法腐蚀工艺或者干法刻蚀工艺移除所述牺牲层结构407以及所述硬掩膜层402。本实施例中，采用四甲基氢氧化铵溶液(TMAH)作为湿法腐蚀液，用于移除所述分立的牺牲层结构407，四甲基氢氧化铵溶液中的四甲基氢氧化铵的质量浓度百分比范围是1％～10％，四甲基氢氧化铵溶液的温度为20℃～50℃；采用磷酸溶液作为湿法腐蚀液，用于移除所述硬掩膜层402，以使得牺牲层结构407以及所述硬掩膜层402相对于第一隔离结构406a、第二隔离结构406b以及鳍片403具有很高的刻蚀选择比，保证去除后的界面良好。然后，采用同一道SiCoNi刻蚀工艺对所述第一隔离结构406a进行第二次回刻蚀以及对第二隔离结构406b进行回刻蚀，使所述第一隔离结构406a的顶部低于所述鳍片403的顶部，而所述第二隔离结构406b的顶部高于所述鳍片403的顶部。所述SiCoNi刻蚀工艺中的主刻蚀气体有NH3和NF3，NH3和NF3的流量比为1～5:1，例如为2:1，刻蚀温度可以为20℃～100℃，例如为40℃。本实施例中，由于第一隔离结构406a和第二隔离结构406b的材质相同，在采用同一道刻蚀工艺同时进行回刻蚀时，两者顶部的消减速率一致，最终被回刻蚀掉相同的高度，由此可以实现第一隔离结构406a的顶部低于所述鳍片403的顶部，而所述第二隔离结构406b的顶部高于所述鳍片403的顶部，如图8A中，第一隔离结构406a的顶部比所述鳍片403的顶部低H4，而如图8B中，第二隔离结构406b的顶部比所述鳍片403的顶部高H5。此时，高出第一隔离结构406a的鳍片作为FinFET器件的鳍片，用于后续形成FinFET晶体管的沟道区以及源漏区，而所述第二隔离结构406b作为FinFET器件的SDB隔离结构，对鳍片403进行隔断，避免鳍片403中形成的源区和漏区之间的桥接(source-drainbridge)，同时防止鳍片403两相邻区域之间以及相邻的两个鳍片403之间的漏电流。由于第二隔离结构406b用于SDB隔离结构，主要是通过对最初填充的隔离材料进行回刻蚀形成，不会产生现有技术中的堆叠偏差，改善了器件性能。
在本发明的其他实施例中，也可以采用两道刻蚀工艺来分别对第一隔离结构406a进行第二次回刻蚀以及对第二隔离结构406b进行回刻蚀，但相对来说，工艺会复杂一些。在本发明的其他实施例中，还可以通过原子层移除工艺，或者可以联合实施原子层移除工艺和湿法蚀刻工艺，来对第一隔离结构406a进行第二次回刻蚀以及对第二隔离结构406b进行回刻蚀。
之后，可以在鳍片403、第一隔离结构406a、第二隔离结构406b的表面上沉积栅介质层以及栅电极材料层；然后，刻蚀栅电极材料层和栅介质层以在鳍片403以及第二隔离结构406b的表面上形成栅极结构，该栅极结构可以是多晶硅栅极结构或者高K金属栅极结构，在多晶硅栅极结构中，氧化层作为栅介质层，多晶硅作为栅电极层；在高K金属栅极结构中，例如氧化铪、氧化锆、硅氧化铪或氧化铝等高K介质材料作为栅介质层，Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi中的一种或多种组合的材料作为栅电极层。高K金属栅极结构可以通过先栅极工艺或者后栅极工艺形成，优选的通过后栅极工艺形成，具体地，先在鳍片403和第二隔离结构406b上形成多晶硅栅极结构，其作为虚拟栅极，接着去除所述虚拟栅极以形成栅极沟槽，在所述栅极沟槽的底部和侧壁形成U型的高K栅介质层；接着，在所述沟槽中所述高K栅介质层上填充多个薄膜堆栈形成，所述薄膜包括功函数金属层、阻挡层和导电层，所述阻挡层包括TaN、TiN、TaC、TaSiN、WN、TiAl、TiAlN或上述的组合，沉积阻挡层的方法非限制性实例包括化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)。最终形成高K金属栅极结构。对于本领域的技术人员来说刻蚀去除虚拟栅极以形成金属栅极结构是本领域的常用技术手段在此就不一一详细论述。
作为优选，在形成所述栅极结构之后，还可以进一步包含在栅极两侧的鳍片中形成嵌入式源漏区，以进一步提高器件性能，具体地，可以选择性外延(selectiveepitaxialgrowth，SEG)技术在鳍片403的预留开口中或者鳍片403侧壁上进行应力层外延，以形成嵌入式源区和漏区，利用晶格常数的不同来对沟道区产生相应的压缩应力或是伸张应力，提高载流子迁移率。对于N型FinFET，嵌入式源区和漏区的材料为SiP(磷硅)或者SiC(碳硅)，其中还可以掺杂有磷、砷或锑等N型杂质；对于P型FinFET，所述嵌入式源区和漏区的材料为SiGe(锗硅)或者SiGeB(锗硼硅)，其中可掺杂有硼、铟或镓等P型杂质。
综上所述，本发明的FinFET器件的制造方法，在相邻鳍片之间形成第一隔离结构并在单个鳍片上形成第二隔离结构后，在包含所述第一隔离结构和第二隔离结构的器件表面形成分立的牺牲层结构，利用分立的牺牲层结构为掩膜，保护第二隔离结构并对第一隔离结构进行第一次回刻蚀，使得第一隔离结构和第二隔离结构产生高度差，在移除所述分立的牺牲层结构以及硬掩膜层之后，再对所述第一隔离结构进行第二次回刻蚀以及对第二隔离结构进行首次回刻蚀，使高出所述第一隔离结构的顶部的鳍片作为FinFET器件的鳍片，而高于所述鳍片的顶部的所述第二隔离结构作为FinFET器件的SDB隔离结构，该SDB隔离结构不会偏出现堆叠偏差，进而提高了器件性能；进一步的，对包含所述第一隔离结构和第二隔离结构的器件表面沉积的牺牲层进行光刻和刻蚀而形成所述分立的牺牲层结构时，可以采用刻蚀半导体衬底而形成鳍片时所用的有源区反相光罩，因此避免使用额外的光罩，这大大降低了制造成本和时间。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (16)
1.一种FinFET器件的制造方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底上依次形成刻蚀阻挡层和硬掩膜层；
对所述硬掩膜层、刻蚀阻挡层以及半导体衬底进行刻蚀，刻蚀停止在所述半导体衬底内，以在所述半导体衬底中形成多个鳍片，且相邻的所述鳍片之间具有第一沟槽，至少一个所述鳍片上具有第二沟槽；
对所述第一沟槽和第二沟槽进行隔离材料填充，并平坦化所述隔离材料至所述硬掩膜层顶部表面，以形成填充在所述第一沟槽中的第一隔离结构以及填充在所述第二沟槽中的第二隔离结构；
在所述第一隔离结构、第二隔离结构以及硬掩膜层的表面上覆盖牺牲层，刻蚀所述牺牲层至所述硬掩膜层顶部表面，以在沿所述鳍片的长度延伸方向上形成分立的牺牲层结构，所述分立的牺牲层结构完全覆盖所述第二隔离结构的顶部表面；
对所述第一隔离结构进行第一次回刻蚀，使所述第一隔离结构的顶部低于所述硬掩膜层的顶部；
移除所述分立的牺牲层结构以及所述硬掩膜层，并对所述第一隔离结构进行第二次回刻蚀以及对第二隔离结构进行回刻蚀，使所述第一隔离结构的顶部低于所述鳍片的顶部，而所述第二隔离结构的顶部高于所述鳍片的顶部。
2.如权利要求1所述的FinFET器件的制造方法，其特征在于，所述多个鳍片沿平行于所述半导体衬底的方向均匀分布，所有所述第一沟槽的尺寸相同。
3.如权利要求1所述的FinFET器件的制造方法，其特征在于，所述第一沟槽和所述第二沟槽的深度相同，但宽度不同。
4.如权利要求1所述的FinFET器件的制造方法，其特征在于，所述刻蚀阻挡层为氧化物层，所述硬掩膜层为氮化物层或氮氧化物层。
5.如权利要求1所述的FinFET器件的制造方法，其特征在于，对所述第一沟槽和第二沟槽进行隔离材料填充时，先在所述第一沟槽和第二沟槽的内壁形成一层线氧化层，然后采用高深宽比填充工艺在所述第一沟槽和第二沟槽中填充二氧化硅。
6.如权利要求1所述的FinFET器件的制造方法，其特征在于，所述牺牲层为聚合物材料、非晶硅、多晶硅、氮化钛或氮化钽。
7.如权利要求1所述的FinFET器件的制造方法，其特征在于，采用干法刻蚀工艺刻蚀所述牺牲层以形成所述分立的牺牲层结构。
8.如权利要求7所述的FinFET器件的制造方法，其特征在于，所述干法刻蚀工艺中，采用HBr、Cl2、SF6、NF3、O2、Ar、He、CH2F2和CHF3中一种或几种作为刻蚀气体，刻蚀气体的流量为50sccm～500sccm，偏压为0V～500V，功率为100W～1000W，温度为10℃～100℃。
9.如权利要求1所述的FinFET器件的制造方法，其特征在于，采用碳氟系气体作为主刻蚀气体对所述第一隔离结构进行第一次回刻蚀。
10.如权利要求9所述的FinFET器件的制造方法，其特征在于，所述碳氟系气体包括CHF3、CH2F2、CH3F、CF4、C3F8、C4F6、C4F8和C5F8中的至少一种。
11.如权利要求1所述的FinFET器件的制造方法，其特征在于，通过湿法腐蚀工艺移除所述牺牲层结构以及所述硬掩膜层。
12.如权利要求11所述的FinFET器件的制造方法，其特征在于，所述湿法腐蚀工艺中，采用四甲基氢氧化铵溶液移除所述牺牲层结构，所述四甲基氢氧化铵溶液中的四甲基氢氧化铵的质量浓度百分比范围是1％～10％，所述四甲基氢氧化铵溶液的温度为20℃～50℃。
13.如权利要求11所述的FinFET器件的制造方法，其特征在于，所述湿法腐蚀工艺中，采用磷酸溶液移除所述硬掩膜层。
14.如权利要求1所述的FinFET器件的制造方法，其特征在于，对所述第一隔离结构进行第二次回刻蚀的深度与对所述第二隔离结构进行回刻蚀的深度相同。
15.如权利要求1或14所述的FinFET器件的制造方法，其特征在于，采用同一道回刻蚀工艺对所述第一隔离结构和第二隔离结构同时回刻蚀，以实现对所述第一隔离结构进行第二次回刻蚀以及对所述第二隔离结构进行回刻蚀。
16.如权利要求15所述的FinFET器件的制造方法，其特征在于，所述同一道回刻蚀工艺为SiCoNi刻蚀工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610643226.2A CN107706110B (zh) | 2016-08-08 | 2016-08-08 | FinFET器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610643226.2A CN107706110B (zh) | 2016-08-08 | 2016-08-08 | FinFET器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107706110A CN107706110A (zh) | 2018-02-16 |
| CN107706110B true CN107706110B (zh) | 2020-03-13 |
Family
ID=61168621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610643226.2A Active CN107706110B (zh) | 2016-08-08 | 2016-08-08 | FinFET器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107706110B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111487826A (zh) * | 2020-05-12 | 2020-08-04 | Tcl华星光电技术有限公司 | 显示面板及其制作方法、显示终端 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103855219A (zh) * | 2012-11-30 | 2014-06-11 | 三星电子株式会社 | 包括在有源鳍之间的突出绝缘部分的半导体器件 |
| CN104347717A (zh) * | 2013-08-07 | 2015-02-11 | 三星电子株式会社 | 半导体器件及其制造方法 |
| US9171752B1 (en) * | 2014-08-12 | 2015-10-27 | Globalfoundries Inc. | Product comprised of FinFET devices with single diffusion break isolation structures, and methods of making such a product |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150206759A1 (en) * | 2014-01-21 | 2015-07-23 | United Microelectronics Corp. | Semiconductor structure and manufacturing method thereof |
-
2016
- 2016-08-08 CN CN201610643226.2A patent/CN107706110B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103855219A (zh) * | 2012-11-30 | 2014-06-11 | 三星电子株式会社 | 包括在有源鳍之间的突出绝缘部分的半导体器件 |
| CN104347717A (zh) * | 2013-08-07 | 2015-02-11 | 三星电子株式会社 | 半导体器件及其制造方法 |
| US9171752B1 (en) * | 2014-08-12 | 2015-10-27 | Globalfoundries Inc. | Product comprised of FinFET devices with single diffusion break isolation structures, and methods of making such a product |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107706110A (zh) | 2018-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI828806B (zh) | 半導體裝置與其形成方法 | |
| TWI777634B (zh) | 半導體裝置及其形成方法 | |
| US20230369512A1 (en) | Nanosheet Field-Effect Transistor Device and Method of Forming | |
| TWI567981B (zh) | 鰭部件的結構及其製造方法 | |
| TWI696289B (zh) | 半導體裝置及其形成方法 | |
| TW201719769A (zh) | 鰭式場效電晶體的製作方法 | |
| KR102370299B1 (ko) | 더미 핀들 및 그의 형성 방법들 | |
| US9209066B2 (en) | Isolation structure of semiconductor device | |
| TWI775731B (zh) | 鰭式場效應電晶體及其製造方法 | |
| TWI763097B (zh) | 半導體結構及其形成方法 | |
| TW201916122A (zh) | 半導體元件的製造方法 | |
| KR102234118B1 (ko) | 비등각성 산화물 라이너 및 그 제조 방법 | |
| TWI739147B (zh) | 半導體裝置及其形成方法 | |
| TW202133271A (zh) | 半導體裝置 | |
| TW202117818A (zh) | 半導體裝置 | |
| TW201913749A (zh) | 半導體裝置及其形成方法 | |
| CN107706110B (zh) | FinFET器件的制造方法 | |
| TW202236435A (zh) | 半導體裝置的形成方法 | |
| CN105762187B (zh) | 半导体器件及其制造方法 | |
| TW202109623A (zh) | 形成半導體裝置的方法 | |
| TW202125832A (zh) | 半導體裝置 | |
| CN113206081A (zh) | 晶体管栅极及其形成方法 | |
| TWI795774B (zh) | 填充結構及其製造方法 | |
| US11615965B2 (en) | Semiconductor FinFET device and method | |
| TWI808733B (zh) | 半導體裝置及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |