DE102008006919A1 - Verdrahtungsstruktur eines Halbleiterbauelements und Verfahren zur Herstellung desselben - Google Patents

Verdrahtungsstruktur eines Halbleiterbauelements und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102008006919A1
DE102008006919A1 DE102008006919A DE102008006919A DE102008006919A1 DE 102008006919 A1 DE102008006919 A1 DE 102008006919A1 DE 102008006919 A DE102008006919 A DE 102008006919A DE 102008006919 A DE102008006919 A DE 102008006919A DE 102008006919 A1 DE102008006919 A1 DE 102008006919A1
Authority
DE
Germany
Prior art keywords
layer
metal layer
tungsten
gas
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102008006919A
Other languages
English (en)
Inventor
Won-Goo Hur
Dong-Kyun Yongin Park
Je-Hyeon Suwon Park
Young-Joo Suwon Cho
Kyu-Tae Na
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102008006919A1 publication Critical patent/DE102008006919A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Die Erfindung bezieht sich auf eine Verdrahtung eines Halbleiterbauelements und auf ein Verfahren zur Herstellung desselben. Erfindungsgemäß beinhaltet die Verdrahtungsstruktur eine Isolationszwischenschicht (120), die eine Öffnung (104) durch diese hindurch beinhaltet, einen Stift (108a), der Wolfram beinhaltet, das die Öffnung auffüllt, wobei der Stift durch einen Depositionsprozess gebildet wird, der eine Reaktion eines Quellengases verwendet, und eine leitfähige Struktur (116), die in Kontakt mit dem Stift ist und eine erste Wolframschichtstruktur (112) und eine zweite Wolframschichtstruktur (114) beinhaltet, wobei die erste Wolframschichtstruktur (112) durch den Depositionsprozess gebildet wird und die zweite Wolframschichtstruktur (114) durch einen physikalischen Gasphasenabscheidungsprozess gebildet wird. Verwendung in der Halbleiterbauelementtechnologie.

Description

  • Die Erfindung bezieht sich auf eine Verdrahtung eines Halbleiterbauelements und ein Verfahren zur Herstellung derselben.
  • In einem Halbleiterbauelement beinhaltet eine Verdrahtungsstruktur typischerweise einen Kontaktstift, eine leitfähige Leitung etc. und wird im Allgemeinen unter Verwendung eines Metalls mit einem geringen Widerstand gebildet, wie Aluminium, Kupfer, Wolfram etc. Da Halbleiterbauelemente höhere Integrationsgrade erreichten, wurde Wolfram häufiger für die Verdrahtungsstruktur unter den vorstehenden Metallen verwendet, da Wolfram Stufenbedeckungscharakteristika aufweist, die jenen der anderen Metalle überlegen ist, und durch einen Trockenätzprozess leicht strukturiert werden kann. Außerdem weist Wolfram einen hohen Schmelzpunkt von über 3.400°C auf, und somit weist Wolfram eine gute thermische Beständigkeit auf, und ein Unterbrechungsausfall tritt aufgrund von Elektromigration in einer Wolframverdrahtungsstruktur kaum auf.
  • Somit wurde Forschung auf Verfahren zur Herstellung einer Wolframverdrahtungsstruktur eines Halbleiterbauelements fokussiert, die einen Kontaktstift und eine leitfähige Struktur beinhaltet. Als Verfahren zur Herstellung einer Wolframverdrahtungsstruktur für Halbleiterbauelemente wurde ein chemischer Gasphasenabscheidungs(CVD)-Prozess, ein atomarer Schichtdepositions(ALD)-Prozess, ein physikalischer Gasphasenabscheidungs(PVD)-Prozess etc. verwendet. Der CVD-Prozess weist gute Zwischenraumfüllcharakteristika auf, und somit wurde der CVD-Prozess in jüngerer Zeit bei der Bildung von Verdrahtungsstrukturen für hochintegrierte Halbleiterbauelemente verwendet.
  • Eine durch einen CVD-Prozess gebildete Wolframschicht kann jedoch eine raue Oberfläche aufweisen. Wenn eine Wolframschicht durch den CVD-Prozess gebildet wird, werden ein Wolframquellengas und ein reduzierendes Gas chemisch miteinander reagiert, um eine Mehrzahl von unabhängigen Kristallstrukturen zu bilden, und somit können in einem oberen Teil der Wolframschicht Zwischenräume zwischen den Kristallstrukturen erzeugt werden. Wenn die Wolframschicht eine schlechte Oberflächenmorphologie aufweist, kann ein Photoresist nicht geeignet auf der Wolframschicht angebracht werden und/oder auf einer Seitenwand einer Photoresiststruktur kann in einem nachfolgenden Photolithographieprozess eine Kerbe gebildet werden, so dass eine Verdrahtungsstruktur, die durch Strukturieren der Wolframschicht unter Verwendung der Photoresiststruktur als Ätzmaske gebildet wird, ein schlechtes Profil aufweisen kann. Außerdem wird möglicherweise ein Vorsprung im oberen Teil der Wolframschicht in einem Ätzprozess nicht vollständig entfernt, so dass eine Brücke zwischen benachbarten Verdrahtungsstrukturen erzeugt werden kann.
  • Um die vorstehenden Probleme zu lösen, wird eine erste Wolframschicht nach der Durchführung eines CVD-Prozesses, bei dem eine Öffnung zur Bildung der ersten Wolframschicht in der Öffnung gut mit Wolf ram gefüllt werden kann, poliert, um einen Kontaktstift zu bilden. Nach der Durchführung eines PVD-Prozesses zur Bildung einer zweiten Wolframschicht wird die zweite Wolframschicht strukturiert, um eine Wolframschichtstruktur auf dem Kontaktstift zu bilden. Dieses Verfahren ist in der Offenlegungsschrift KR 2005-52630 offenbart. Gemäß dem vorstehenden Verfahren wird jedoch ein chemisch-mechanischer Polier(CMP)-Prozess auf einer Oberseite einer Wolframschicht nach dem Bilden der Wolframschicht durch einen CVD-Prozess durchgeführt. Außerdem werden nach dem CMP-Prozess ein Reinigungsprozess und weitere Prozesse zur Verbesserung von Oberflächencharakteristika der Wolframschicht durchgeführt. Derart ist das Bilden von Halbleiterbauelementverdrahtungsstrukturen ein komplexer und ziemlich kostenintensiver Prozess.
  • Der Erfindung liegt als technisches Problem die Bereitstellung einer Halbleiterbauelementverdrahtungsstruktur, die durch einen einfachen Prozess gebildet werden kann und eine gute Oberflächenmorphologie aufweist, sowie eines zugehörigen Verfahrens zur Herstellung derselben zugrunde, so dass die vorstehend erwähnten Schwierigkeiten des Standes der Technik reduziert oder vermieden werden.
  • Die Erfindung löst dieses Problem durch die Bereitstellung einer Halbleiterbauelementverdrahtungsstruktur mit den Merkmalen des Anspruchs 1 und eines Verfahrens mit den Merkmalen des Anspruchs 6. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Die Erfindung weist einen Vorteil dahingehend auf, dass ein Stift und eine leitfähige Struktur, die mit dem Stift elektrisch verbunden ist, durch einfache, kostengünstige Prozesse gebildet werden können. Außerdem kann die leitfähige Struktur eine verbesserte Oberseitenmorphologie (d. h. eine glatte Oberfläche) aufweisen. Derart kann das Auftreten eines Brückenphänomens zwischen benachbarten leitfähigen Strukturen und ein Auftrennphänomen der leitfähigen Struktur reduziert oder vermieden werden.
  • Vorteilhafte Ausführungsformen der Erfindung werden im Folgenden beschrieben und sind in den Zeichnungen gezeigt, in denen:
  • 1 eine Querschnittansicht ist, die eine Verdrahtungsstruktur eines Halbleiterbauelements darstellt,
  • 2 bis 5 Querschnittansichten sind, die ein Verfahren zur Herstellung der Halbleiterbauelementverdrahtungsstruktur von 1 darstellen,
  • 6 eine perspektivische Ansicht ist, die eine Bitleitungsstruktur in einem DRAM-Bauelement darstellt,
  • 7 bis 11 Querschnittansichten sind, die ein Verfahren zur Herstellung der Bitleitungsstruktur in dem DRAM in 6 darstellen,
  • 12 eine perspektivische Ansicht ist, die ein NAND-Flash-Speicherbauelement darstellt,
  • 13 bis 16 Querschnittansichten sind, die ein Verfahren zur Herstellung des NAND-Flash-Speicherbauelements in 12 darstellen,
  • 17 eine REM-Aufnahme eines Vergleichsbeispiels 1 ist,
  • 18 eine REM-Aufnahme eines Beispiels 1 ist und
  • 19 eine REM-Aufnahme eines Beispiels 2 ist.
  • Die Erfindung ist im Folgenden unter Bezugnahme auf die begleitenden Zeichnungen vollständiger beschrieben, in denen Ausführungsformen derselben gezeigt sind. In den Zeichnungen können die Abmessungen und relativen Abmessungen von Schichten und Bereichen zwecks Klarheit übertrieben dargestellt sein. Es versteht sich, dass wenn ein Element oder eine Schicht als "auf", "verbunden mit" oder "gekoppelt mit" einem anderen Element oder einer anderen Schicht bezeichnet wird, dieses/diese direkt auf, verbunden oder gekoppelt mit dem anderen Element oder der anderen Schicht sein kann oder zwischenliegende Elemente oder Schichten vorhanden sein können. Im Gegensatz dazu sind keine zwischenliegenden Elemente oder Schichten vorhanden, wenn ein Element als "direkt auf", "direkt verbunden mit" oder "direkt gekoppelt mit" einem anderen Element oder einer anderen Schicht bezeichnet wird. Gleiche Bezugszeichen beziehen sich überall auf gleiche Elemente. Variationen von den Formen der Darstellungen sind zum Beispiel als Ergebnis von Fertigungstechniken und/oder -toleranzen zu erwarten. Zum Beispiel weist ein als ein Rechteck dargestellter implantierter Bereich typischerweise abgerundete oder gekrümmte Merkmale und/oder einen Gradienten der Implantationskonzentration an seinen Kanten statt einer binären Änderung vom implantierten zum nicht implantierten Bereich auf. In ähnlicher Weise kann ein durch eine Implantation gebildeter vergrabener Bereich zu einer gewissen Implantation in dem Bereich zwischen dem vergrabenen Bereich und der Oberfläche führen, durch welche die Implantation stattfindet.
  • 1 stellt eine Verdrahtungsstruktur eines Halbleiterbauelements gemäß der Erfindung dar. Bezugnehmend auf 1 ist ein Substrat 100 bereitgestellt. Das Substrat 100 kann einkristallines Silicium beinhalten. Auf dem Substrat 100 kann eine leitfähige Struktur (nicht gezeigt) ausgebildet sein. Auf dem Substrat 100 ist eine isolierende Zwischenschicht 102 mit einer Öffnung 104 durch diese hindurch ausgebildet. Die isolierende Zwischenschicht 102 kann Siliciumoxid beinhalten. Eine Oberseite des Substrats 100 kann durch die Öffnung 104 freigelegt sein. Wenn eine leitfähige Struktur auf dem Substrat 100 ausgebildet ist, kann die Öffnung 104 die leitfähige Struktur freilegen.
  • Wenn die Öffnung 104 eine Breite von weniger als etwa 30 nm aufweist, kann ein in der Öffnung 104 ausgebildeter Stift 108a eine kleine Kontaktfläche mit dem Substrat 100 aufweisen, so dass der Stift 108a einen hohen Kontaktwiderstand aufweisen kann. Wenn die Öffnung 104 eine Breite von mehr als etwa 100 nm aufweist, ist eine Fläche, in welcher der Stift 108a ausgebildet ist, so groß, dass ein Halbleiterbauelement mit dem Stift 108a möglicherweise nicht hoch integriert ist. Somit mag die Öffnung 104 eine Breite von etwa 30 nm bis etwa 100 nm aufweisen.
  • Auf einer Seitenwand und einem Boden der Öffnung 104 ist eine Barrierenschichtstruktur 106a ausgebildet. Die Barrierenschichtstruktur 106a kann ein Metall beinhalten. In einigen Ausführungsformen der Erfindung weist die Barrierenschichtstruktur 106a eine Stapelstruktur auf, in der eine Titanschicht und eine Titannitridschicht sequentiell gestapelt sind.
  • Der Stift 108a ist in der Öffnung 104 ausgebildet. Der Stift 108a kann ein Metall beinhalten, zum Beispiel Wolfram, und der Stift 108a kann durch einen Depositionsprozess unter Verwendung einer Reaktion eines Depositionsquellengases gebildet werden. Der Depositionsprozess kann einen chemischen Gasphasenabscheidungs(CVD)-Prozess, einen atomaren Schichtdepositions(ALD)-Prozess etc. beinhalten. Eine durch einen CVD-Prozess gebildete Metallschicht kann einen Widerstand von weniger als jenem einer durch einen ALD-Prozess gebildeten Metallschicht aufweisen, und somit wird der Stift 108a vorzugsweise durch den CVD-Prozess gebildet.
  • Auf der isolierenden Zwischenschicht 102 ist eine leitfähige Struktur 116 ausgebildet, um einen Kontakt mit dem Stift 108a herzustellen. Die leit fähige Struktur 116 weist eine Struktur auf, in der eine erste Metallschichtstruktur 112 und eine zweite Metallschichtstruktur 114 sequentiell gestapelt sind. In entsprechenden Ausführungsformen der Erfindung beinhalten die erste und die zweite Metallschichtstruktur 112 und 114 Wolfram. Die erste Metallschichtstruktur 112 kann durch Strukturieren eines Teils einer ersten Metallschicht gebildet werden, die durch den Depositionsprozess gebildet wurde, durch den der Stift 108a gebildet wird. Wenn der Depositionsprozess durchgeführt wird, wird speziell die erste Metallschicht auf dem Substrat 100 und der isolierenden Zwischenschicht 102 gebildet, um die Öffnung 104 aufzufüllen. Ein Teil der ersten Metallschicht, welcher die Öffnung 102 auffüllt, kann als der Stift 108a bezeichnet werden, und ein weiterer Teil der ersten Metallschicht auf dem Stift 108a und der isolierenden Zwischenschicht 102 können als die erste Metallschichtstruktur 112 nach der Strukturierung bezeichnet werden. Die zweite Metallschichtstruktur 114 kann durch einen physikalischen Gasphasenabscheidungs(PVD)-Prozess auf der ersten Metallschichtstruktur 112 gebildet werden.
  • Wenn die erste Metallschichtstruktur 112 in der leitfähigen Struktur 116 eine Dicke aufweist, die kleiner als etwa 50% einer Breite der Öffnung 104 ist, ist es möglich, dass der Stift 108a die Öffnung 104 nicht vollständig füllt. Wenn die erste Metallschichtstruktur 112 eine Dicke aufweist, die größer als die Breite der Öffnung 104 ist, ist es möglich, dass die erste Metallschichtstruktur 112 aufgrund ihrer großen Dicke eine schlechte Oberflächenrauhigkeit aufweist. Somit mag die erste Metallschichtstruktur 112 in der leitfähigen Struktur 116 eine Dicke von etwa 50% bis etwa 100% der Breite der Öffnung 104 aufweisen.
  • Die erste Metallschichtstruktur 112 wird durch den Depositionsprozess unter Verwendung der Reaktion des Depositionsquellengases gebildet, und somit kann die erste Metallschichtstruktur 112 eine schlechte Oberflächenmorphologie aufweisen, wenn die erste Metallschichtstruktur 112 eine Dicke von mehr als etwa 50 nm aufweist. Entsprechend kann die erste Metallschichtstruktur 112 in der leitfähigen Struktur 116 eine Dicke von weniger als etwa 50 nm aufweisen. In entsprechenden Ausführungsformen der Erfindung kann die erste Metallschichtstruktur 112 eine Dicke von weniger als etwa 30 nm aufweisen, um eine gute Oberflächenmorphologie derselben zu erhalten.
  • Wenn die Öffnung 104 eine Breite von etwa 30 nm bis etwa 100 nm aufweist, kann die erste Metallschichtstruktur 112 in der leitfähigen Struktur 116 eine Dicke von etwa 15 nm bis etwa 50 nm aufweisen.
  • Die 2 bis 5 stellen ein Verfahren zur Bildung der Verdrahtungsstruktur des Halbleiterbauelements in 1 dar. Bezugnehmend auf 2 wird Siliciumoxid auf dem Substrat 100 aufgebracht, um eine isolierende Zwischenschicht 102 zu bilden. Das Substrat 100 kann einkristallines Silicium beinhalten. Die isolierende Zwischenschicht 102 wird durch einen Photolithographieprozess teilweise geätzt, um eine Öffnung 104 zu bilden, die eine Oberseite des Substrats 100 freilegt.
  • Auf einer Seitenwand und einem Boden der Öffnung 104 und auf der isolierenden Zwischenschicht 102 wird eine Barrierenschicht 106 gebildet. Die Barrierenschicht 106 kann unter Verwendung eines Metalls gebildet werden. In entsprechenden Ausführungsformen der Erfindung wird die Barrierenschicht 106 durch sequentielles Bilden einer Titanschicht und einer Titannitridschicht gebildet. Speziell wird nach dem Bilden einer Titanschicht auf der Seitenwand und dem Boden der Öffnung 104 und auf der isolierenden Zwischenschicht 102 durch einen CVD-Prozess unter Verwendung von Titantetrachlorid(TiCl4)-Gas eine Titannitridschicht durch den CVD-Prozess unter Verwendung von Titantetrachlorid(TiCl4)-Gas und Ammoniak(NH3)-Gas auf der Titanschicht gebildet.
  • Wenn durch den CVD-Prozess unter Verwendung eines Wolframquellengases, wie Wolframhexafluorid(WF6)-Gas, eine Metallschicht gebildet wird, kann die Barrierenschicht 106 verhindern, dass in Wolframhexafluorid(WF6)-Gas enthaltenes Fluorid (F) die isolierende Zwischenschicht 102 und das Substrat 100 schädigt, und kann zudem als Haftschicht zwischen der isolierenden Zwischenschicht 102 und der Metallschicht dienen.
  • Wenn die Barrierenschicht 106 so gebildet wird, dass sie nur eine einzelne Titanschicht ohne eine Titannitridschicht aufweist, können Titan, das in der Barrierenschicht 106 enthalten ist, und das Wolframquellengas, das zur Bildung der Metallschicht verwendet wird, miteinander reagieren, so dass unerwünschte Nebenprodukte, wie Titantetrafluorid (TiF4), erzeugt werden können. Daher kann die Barrierenschicht 106 so gebildet werden, dass sie eine Stapelstruktur aufweist, in der eine Titanschicht und eine Titannitridschicht sequentiell gestapelt sind.
  • Bezugnehmend auf 3 wird ein erster Depositionsprozess unter Verwendung einer Reaktion eines Quellengases durchgeführt, um ein Metall, zum Beispiel Wolfram, in der Öffnung 104 und auf der isolierenden Zwischenschicht 102 aufzubringen, wodurch eine erste Metallschicht 108 gebildet wird, welche die Öffnung 104 auffüllt und die isolierende Zwischenschicht 102 bedeckt.
  • Der erste Depositionsprozess kann einen CVD-Prozess und/oder einen ALD-Prozess umfassen. Das heißt, die erste Metallschicht 108 kann durch den CVD-Prozess und/oder einen ALD-Prozess gebildet werden. Die erste Metallschicht 108 kann durch den CVD-Prozess gebildet werden, da eine durch den CVD-Prozess gebildete Metallschicht einen Widerstand aufweist, der kleiner als jener einer durch den ALD-Prozess gebildeten Metallschicht ist.
  • Ein Verfahren zur Bildung der ersten Metallschicht 108, zum Beispiel einer Wolframschicht, durch den CVD-Prozess kann wie folgt beschrieben werden.
  • Ein reduzierendes Gas und ein Wolframquellengas werden in einer das Substrat 100 enthaltenden Kammer bereitgestellt, um eine Wolframkristallkeimschicht auf der Barrierenschicht 106 zu bilden. Das reduzierende Gas kann zum Beispiel Silan(SiH4)-Gas, Disilan(Si2H6)-Gas, Dichlorsilan(SiCl2H6)-Gas, Diboran(B2H6)-Gas etc. beinhalten. Diese können alleine oder in einem Gemisch derselben verwendet werden. Das Wolframquellengas kann zum Beispiel Wolframhexafluorid(WF6)-Gas, Wolframhexachlorid(WCl6)-Gas, Wolframhexacarbonyl(W(CO)6)-Gas etc. beinhalten. Diese können alleine oder in einem Gemisch derselben verwendet werden.
  • Ein Wasserstoffgas und ein Wolframquellengas werden in der Kammer bereitgestellt, um mit einer Oberseite der Wolframkristallkeimschicht zu reagieren, wodurch eine Wolframschicht gebildet wird, die als die erste Metallschicht 108 dient.
  • Der CVD-Prozess kann bei einer Temperatur von etwa 360°C bis etwa 440°C durchgeführt werden.
  • Wenn die Wolframschicht durch die Reaktion zwischen dem Wasserstoffgas, dem Wolframquellengas und der Wolframkristallkeimschicht gebildet wird, kann die Öffnung 104 leicht mit der Wolframschicht aufgefüllt werden. Alternativ kann die Wolframschicht jedoch unter Verwendung von Wasserstoffgas und dem Wolframquellengas ohne Bilden der Wolframkristallkeimschicht gebildet werden.
  • Ein Verfahren zur Bildung der ersten Metallschicht 108, zum Beispiel einer Wolframschicht, durch den ALD-Prozess kann wie folgt beschrieben werden.
  • Ein reduzierendes Gas wird in einer das Substrat 100 enthaltenden Kammer bereitgestellt. Das reduzierende Gas kann zum Beispiel Silan(SiH4)-Gas, Disilan(Si2H6)-Gas, Dichlorsilan(SiCl2H6)-Gas, Diboran(B2H6)-Gas etc. beinhalten. Diese können alleine oder in einem Gemisch derselben verwendet werden. Wenn das reduzierende Gas auf dem Substrat 100 bereitgestellt wird, reagiert ein erster Teil des reduzierenden Gases mit einer Oberseite des Substrats 100, so dass Silicium, das als Kristallwachstumsstelle von Wolfram dient, an der Oberseite des Substrats 100 haftet.
  • In der das Substrat 100 enthaltenden Kammer wird ein Spülgas bereitgestellt. Das Spülgas kann zum Beispiel Stickstoffgas, Argongas, Heliumgas etc. beinhalten. Diese können alleine oder in einem Gemisch derselben verwendet werden. Ein zweiter Teil des reduzierenden Gases, der nicht mit der Oberseite des Substrats 100 reagiert hat, kann durch Bereitstellen des Spülgases auf dem Substrat 100 entfernt werden.
  • Auf dem Substrat 100 wird ein Wolframquellengas bereitgestellt. Das Wolframquellengas kann zum Beispiel Wolframhexafluorid(WF6)-Gas Wolframhexachlorid(WCl6)-Gas, Wolframhexacarbonyl(W(CO)6)-Gas etc. beinhalten. Diese können alleine oder in einem Gemisch derselben verwendet werden. Wenn das Wolframquellengas bereitgestellt wird, wird Silicium, das an der Oberseite des Substrats 100 haftet, durch Wolfram in einem ersten Teil des Wolframquellengases substituiert, und ein zweiter Teil des Wolframquellengases, der nicht für das Silicium substituiert wurde, kann mit dem Silicium kombiniert werden, um in einem gasförmigen Zustand zu sein.
  • Auf dem Substrat 100 wird ein Spülgas bereitgestellt, und somit können das Gas, welches das Silicium beinhaltet, und ein nicht reagiertes Wolframquellengas entfernt werden.
  • Wie vorstehend beschrieben, können das Bereitstellen des reduzierenden Gases, das Bereitstellen des Spülgases, das Bereitstellen des Wolframquellengases und das Bereitstellen des Spülgases als ein Prozesszyklus bezeichnet werden, und die erste Metallschicht 108 mit einer gewünschten Dicke kann durch Wiederholen des Prozesszyklus gebildet werden.
  • In entsprechenden Ausführungsformen kann der ALD-Prozess bei einer Temperatur von etwa 300°C bis etwa 350°C durchgeführt werden.
  • Im Folgenden wird eine Ausführungsform dargestellt, in der die erste Metallschicht 108 durch den CVD-Prozess gebildet wird. Wenn eine leitfähige Schicht durch den CVD-Prozess gebildet wird, kann die leitfähige Schicht eine Stufenbedeckung aufweisen, die jener überlegen ist, die durch einen PVD-Prozess gebildet wurde. Somit kann eine Öffnung mit einem hohen Aspektverhältnis durch den CVD-Prozess gut mit der leitfähigen Schicht ohne Hohlräume darin aufgefüllt werden.
  • Die erste Metallschicht 108 wird gebildet, um die Öffnung 104 aufzufüllen. Je größer die Dicke ist, welche die erste Metallschicht 108 aufweist, umso tiefere und zahlreichere Zwischenräume werden zwischen Wolframkristallen in der ersten Metallschicht 108 erzeugt, die jeweils unabhängig aufwachsen, so dass die erste Metallschicht 108 eine schlechte Oberflächenrauhigkeit aufweisen kann. So wird die erste Metallschicht 108 vorzugsweise so gebildet, dass sie wenigstens eine Dicke aufweist, die in der Lage ist, die Öffnung 104 aufzufüllen.
  • Speziell kann die erste Metallschicht 108 eine Dicke von etwa 50% bis etwa 100% einer Breite der Öffnung 104 aufweisen. Wenn die erste Metallschicht 108 eine Dicke von weniger als etwa 50% der Breite der Öffnung 104 aufweist, kann die Öffnung 104 nicht ausreichend mit der ersten Metallschicht 108 aufgefüllt werden. Wenn die erste Metallschicht 108 eine Dicke von mehr als der Breite der Öffnung 104 aufweist, kann die erste Metallschicht 108 eine schlechte Oberflächenrauhigkeit aufweisen.
  • Außerdem kann die erste Metallschicht 108 eine Dicke von weniger als etwa 50 nm aufweisen, da die erste Metallschicht 108 eine schlechte Oberflächenmorphologie (d. h. eine raue Oberfläche) aufweisen kann, wenn die erste Metallschicht 108 eine Dicke von mehr als etwa 50 nm aufweist. Die erste Metallschicht 108 weist vorzugsweise eine Dicke von weniger als etwa 30 nm auf, um eine bessere Oberflächenmorphologie aufzuweisen. Wenn die Öffnung 104 eine Breite von etwa 30 nm bis etwa 100 nm aufweist, kann die erste Metallschicht 108 eine Dicke von etwa 15 nm bis etwa 50 nm aufweisen.
  • Wie vorstehend beschrieben, kann durch Bilden der ersten Metallschicht 108 ein Stift 108a, der Wolfram beinhaltet, in der Öffnung 104 gebildet werden. Das heißt, ein Teil der ersten Metallschicht 108, der die Öffnung 104 auffüllt, kann als der Stift 108a bezeichnet werden. Außerdem kann ein weiterer Teil 108b der ersten Metallschicht 108 nach einer Strukturierung als eine erste Metallschichtstruktur 112 bezeichnet werden.
  • Bezugnehmend auf 4 wird Wolfram auf der ersten Metallschicht 108 durch einen PVD-Prozess aufgebracht, so dass eine zweite Metallschicht 110 auf der ersten Metallschicht 108 gebildet werden kann. Speziell kann der PVD-Prozess bei einer Temperatur von etwa 200°C und etwa 400°C bei einem Kammerdruck von etwa 10 n Torr und etwa 100 n Torr mit einer Gleichstrom(DC)-Leistung von etwa 2 kW und etwa 10 kW durchgeführt werden. Der Kammerdruck kann durch Verwenden eines darin bereitgestellten inaktiven Gases gesteuert werden.
  • Die zweite Metallschicht 110, die durch den PVD-Prozess gebildet wird, kann einen Widerstand aufweisen, der niedriger als jener der ersten Metallschicht 108 ist, die durch den CVD-Prozess gebildet wird. Außerdem kann die zweite Metallschicht 110 eine Oberflächenrauhigkeit aufweisen, die jener der ersten Metallschicht 108 überlegen ist.
  • So kann eine endgültige Metallschichtstruktur, welche die erste und die zweite Metallschicht 108 und 110 beinhaltet, in entsprechenden Ausführungsformen der Erfindung durch Bilden der ersten Metallschicht 108 so, dass sie mindestens eine Dicke aufweist, die in der Lage ist, die Öffnung 104 aufzufüllen, und Bilden der zweiten Metallschicht 110 mit einer glatten Oberfläche auf der ersten Metallschicht 108 eine glatte Oberfläche aufweisen.
  • Wenn jedoch die erste Metallschicht 108 eine Dicke von mehr als etwa 50 nm aufweist, kann die auf der ersten Metallschicht 108 gebildete zweite Metallschicht 110 aufgrund einer schlechten Oberflächenrauhigkeit der ersten Metallschicht 108 unterhalb der zweiten Metallschicht 110 eine schlechte Oberflächenrauhigkeit (d. h. eine raue Oberfläche) aufweisen.
  • Bezugnehmend auf 5 kann eine Hartmaske (nicht gezeigt) auf der zweiten Metallschicht 110 gebildet werden. Die Hartmaske kann zum Beispiel durch Bilden einer Siliciumnitridschicht auf der zweiten Metallschicht 110 und Strukturieren der Siliciumnitridschicht gebildet werden. Die Siliciumnitridschicht kann durch einen Photolithographieprozess strukturiert werden.
  • Die zweite Metallschicht 110, die erste Metallschicht 108 und die Barrierenschicht 106 werden unter Verwendung der Hartmaske als Ätzmaske teilweise geätzt, so dass eine leitfähige Struktur 116 gebildet werden kann, die eine erste Metallschichtstruktur 112 und eine zweite Metallschichtstruktur 114 beinhaltet und mit dem Stift 108a verbunden ist. Die leitfähige Struktur 116, die einen Kontakt mit dem Stift 108a herstellt, kann eine lineare Form, die sich entlang einer vorgegebenen Richtung erstreckt, oder eine isolierte Inselform aufweisen.
  • Die zweite Metallschicht 110 weist eine glatte Oberfläche auf. So können in der durch Strukturieren der zweiten Metallschicht 110, der ersten Metallschicht 108 und der Barrierenschicht 106 gebildeten leitfähigen Struktur 116 Brücken aufgrund eines nicht ausreichenden Ätzens von Vorsprüngen der leitfähigen Struktur 116, Schädigungen an darunterliegenden Schichten aufgrund eines Überätzens von Vertiefungen der leitfähigen Struktur 116 und irreguläre Strukturbreiten in einem Photolithographieprozess aufgrund von Kerben der leitfähigen Struktur 116 verringert werden.
  • Demgemäß ist ein zusätzlicher Polierprozess nach dem Bilden der ersten Metallschicht 108 möglicherweise nicht erforderlich. Des Weiteren sind ein Reinigungsprozess, ein Oberflächenbehandlungsprozess etc., die den Polierprozess begleiten, möglicherweise nicht erforderlich. Demgemäß kann das Bilden einer Verdrahtung vereinfacht werden, so dass die Kosten zum Bilden der Verdrahtung reduziert werden können.
  • 6 stellt eine Bitleitungsstruktur in einem DRAM-Bauelement gemäß der Erfindung dar. In diesem Bauelement ist ein Substrat 200 mit einem aktiven Bereich und einem Isolationsbereich bereitgestellt, die durch eine Isolationsschicht 202 definiert sind. Eine Mehrzahl von Metall-Oxid-Halbleiter(MOS)-Tansistoren, die jeweils eine Gateisolationsschichtstruktur 204, eine Gateelektrode 206, die als eine Wortleitung dient, und einen Störstellenbereich 210 beinhalten, ist auf dem Substrat 200 gebildet. Eine erste Maske 208, die Siliciumnitrid beinhaltet, ist auf der Gateelektrode 206 ausgebildet. Ein Abstandshalter 212 ist auf Seitenwänden der Gateisolationsschichtstruktur 204, der Gateelektrode 206 und der ersten Hartmaske 208 ausgebildet.
  • Eine erste Isolationszwischenschicht 214 ist auf dem Substrat 200 gebildet, um die MOS-Transistoren zu bedecken. Die erste Isolationszwischenschicht 214 kann eine flache Oberseite aufweisen. Die erste Isolationszwischenschicht 214 beinhaltet eine Mehrzahl von ersten Öffnungen 216, die jeweils den Störstellenbereich 210 freilegen. Die ersten Öffnungen 216 sind jeweils selbstjustiert zu einer Mehrzahl der Abstandshalter 212. Demgemäß können die Abstandshalter 212 durch die ersten Öffnungen 216 freigelegt sein.
  • Eine Mehrzahl von Stiften 218 ist jeweils in den ersten Öffnungen 216 gebildet. Die Stifte 218 können mit Störstellen dotiertes Polysilicium beinhalten. Jeder der Stifte 218 kann als Kontaktfleck für einen Bitleitungskontakt 226a dienen und mit dem Störstellenbereich 210 verbunden sein. Wenn der Bitleitungskontakt 226a und ein Speicherknotenkontakt (nicht gezeigt) einen direkten Kontakt zu dem Störstellenbereich 210 des Substrats 200 ohne die Stifte 218 herstellen, weisen der Bitleitungskontakt 226a und der Speicherknotenkontakt Höhen auf, die zu groß sind. Der Bitleitungskontakt 226a und der Speicherknotenkontakt können durch Bilden der Stifte 218, die einen Kontakt zu dem Bitleitungskontakt 226a beziehungsweise dem Speicherknotenkontakt in den ersten Öffnungen 216 herstellen, geringere Höhen aufweisen.
  • Eine zweite Isolationszwischenschicht 220 ist auf den Stiften 218 und der ersten Isolationszwischenschicht 214 gebildet. Die zweite Isolationszwischenschicht 220 beinhaltet eine Mehrzahl von zweiten Öffnungen 222 durch diese hindurch und legt einige der Stifte 218 frei. In einer Aus führungsform der vorliegenden Erfindung sind einige Teile der Stifte 218, die einen Kontakt zu Sourcebereichen unter einer Mehrzahl der Störstellenbereiche 210 herstellen, jeweils durch die zweiten Öffnungen 222 freigelegt.
  • Auf einer Seitenwand und einem Boden von jeder der zweiten Öffnungen 222 ist eine Barrierenschichtstruktur 224a gebildet. Die Barrierenschicht 224a kann eine Struktur aufweisen, in der eine Titanschicht und eine Titannitridschicht sequentiell gestapelt sind.
  • In der zweiten Öffnung 222 ist ein Bitleitungskontakt 226a gebildet, der ein Metall wie Wolfram beinhaltet. Der Bitleitungskontakt 226a kann durch einen Depositionsprozess gebildet werden, der eine Reaktion eines Depositionsquellengases verwendet. Der Depositionsprozess kann einen CVD-Prozess und einen ALD-Prozess umfassen. Der Bitleitungskontakt 226a kann durch einen CVD-Prozess gebildet werden, da eine durch einen CVD-Prozess gebildete Metallschicht einen Widerstand aufweist, der niedriger als jener einer durch einen ALD-Prozess gebildeten Metallschicht ist.
  • Auf der zweiten Isolationszwischenschicht 220 ist eine Bitleitung 236 gebildet, um einen Kontakt zu dem Bitleitungskontakt 226a herzustellen. Die Bitleitung 236 weist eine Stapelstruktur auf, in der eine erste Metallschichtstruktur 232 und eine zweite Metallschichtstruktur 234 sequentiell gestapelt sind. In einigen Ausführungsformen der vorliegenden Erfindung beinhalten die erste und die zweite Metallschichtstruktur 232 und 234 Wolfram. Die erste Metallschichtstruktur 232 kann durch Strukturieren eines Teils einer ersten Metallschicht gebildet werden, die durch den Depositionsprozess gebildet wurde, durch den der Bitleitungskontakt 226a gebildet wird. Speziell wird die erste Metallschicht, wenn der Depositionsprozess durchgeführt wird, auf der Barrierenschichtstruktur 224a gebildet, um die zweite Öffnung 222 aufzufüllen. Ein Teil der ers ten Metallschicht, welche die zweite Öffnung 222 auffüllt, kann als Bitleitungskontakt 226a bezeichnet werden, und ein weiterer Teil der ersten Metallschicht auf dem Bitleitungskontakt 226a und der Barrierenschichtstruktur 224a kann nach einer Strukturierung als die erste Metallschichtstruktur 232 bezeichnet werden. Die zweite Metallschichtstruktur 234 kann durch einen PVD-Prozess auf der ersten Metallschichtstruktur 232 gebildet werden.
  • Die erste Metallschichtstruktur 232 in der Bitleitung 236 kann eine Dicke von etwa 50% bis etwa 100% einer Breite der zweiten Öffnung 222 aufweisen. In entsprechenden Ausführungsformen der Erfindung weist die erste Metallschicht 232 in der Bitleitung 236 eine Dicke von weniger als etwa 50 nm auf.
  • Des Weiteren können eine dritte Isolationszwischenschicht (nicht gezeigt), welche die Bitleitung 232 bedeckt, ein Speicherknotenkontakt (nicht gezeigt), der durch die zweite Isolationszwischenschicht 220 und die dritte Isolationszwischenschicht mit einem Drainbereich unter den Störstellenbereichen 210 verbunden ist, und ein Kondensator gebildet werden, der mit dem Speicherknotenkontakt verbunden ist, so dass ein DRAM-Bauelement aufgebaut wird.
  • Die 7 bis 11 stellen ein Verfahren zur Bildung der Bitleitungsstruktur in dem DRAM in 6 dar. Bezugnehmend auf 7 wird ein Isolationsprozess, wie ein Isolationsprozess mit flachem Graben (STI-Prozess), an einem Substrat 200 durchgeführt, um eine Isolationsschicht 202 an einem oberen Teil des Substrats 200 zu bilden. Ein aktiver Bereich und ein Feldbereich können durch die Isolationsschicht 202 definiert werden.
  • Auf dem Substrat 200 werden eine Gateisolationsschicht, eine leitfähige Schicht und eine erste Hartmaskenschicht 208 gebildet. Die leitfähige Schicht und die Gateisolationsschicht werden durch einen Ätzprozess unter Verwendung der ersten Hartmaske 208 als Ätzmaske teilweise entfernt, um eine Gateisolationsschichtstruktur 204 und eine Gateelektrode 206 auf dem Substrat 200 zu bilden. Auf obere Teile des Substrats 200 benachbart zu der Gateelektrode 206 werden Störstellen implantiert, wodurch eine Mehrzahl von Störstellenbereichen 210 gebildet wird. Durch die vorstehenden Prozesse wird ein MOS-Transistor gebildet, der die Gateisolationsschichtstruktur 204, die Gateelektrode 206 und den Störstellenbereich 210 beinhaltet.
  • Auf Seitenwänden der ersten Hartmaske 208, der Gateelektrode 206 und der Gateisolationsschichtstruktur 204 wird ein Gateabstandshalter 212 gebildet, der Siliciumnitrid beinhaltet.
  • Auf dem Substrat 200 wird eine Isolationsschicht gebildet, um den MOS-Transistor abzudecken, und eine Oberseite der Isolationsschicht wird durch einen chemisch-mechanischen Polier(CMP)-Prozess und/oder einen Rückätzprozess poliert, um eine erste Isolationszwischenschicht 214 zu bilden.
  • Die erste Isolationszwischenschicht 214 wird durch einen Photolithographieprozess teilweise entfernt, so dass eine Mehrzahl von ersten Öffnungen 216, die jeweils die Störstellenbereiche 210 freilegen, durch die erste Isolationszwischenschicht 214 hindurch gebildet werden. Die Öffnungen 216 sind selbstjustiert zu einer Mehrzahl der Gateabstandshalter 212. Demgemäß können die Gateabstandshalter 212 jeweils durch die ersten Öffnungen 216 freigelegt sein.
  • Bezugnehmend auf 8 wird eine mit Störstellen dotierte Polysiliciumschicht auf dem Substrat 200 und der ersten Isolationszwischenschicht 214 gebildet, um die Öffnungen 216 aufzufüllen. Eine Oberseite der Polysiliciumschicht kann planarisiert werden, bis die erste Isolationszwi schenschicht 214 durch einen CMP-Prozess und/oder einen Rückätzprozess freigelegt wird, so dass eine Mehrzahl von Stiften 218, die jeweils einen Kontakt zu den Störstellenbereichen 210 herstellen, in der Öffnung 216 gebildet wird. In der vorliegenden Ausführungsform werden einige Teile der Stifte 218, die einen Kontakt zu einem Sourcebereich unter den Störstellenbereichen 210 herstellen, mit einem Bitleitungskontakt 226a elektrisch verbunden (siehe 10), und andere Teile der Stifte 218, die einen Kontakt zu einem Drainbereich unter den Störstellenbereichen 210 herstellen, werden mit einem Kondensator (nicht gezeigt) elektrisch verbunden.
  • Bezugnehmend auf 9 wird eine zweite Isolationszwischenschicht 220 auf der ersten Isolationszwischenschicht 214 und den Stiften 218 gebildet. Die zweite Isolationszwischenschicht 220 wird durch einen Photolithographieprozess teilweise entfernt, so dass eine zweite Öffnung 222 durch die zweite Isolationszwischenschicht 220 hindurch gebildet wird, um eine Oberseite des Stifts 218 freizulegen.
  • Auf einer Seitenwand und einem Boden der zweiten Öffnung 222 und auf der zweiten Isolationszwischenschicht 220 wird eine Barrierenschicht 224 gebildet. Die Barrierenschicht 224 kann durch sequentielles Bilden einer Titanschicht und einer Titannitridschicht gebildet werden. Speziell wird nach dem Bilden einer Titanschicht auf der Seitenwand und dem Boden der zweiten Öffnung 222 und auf der zweiten Isolationszwischenschicht 220 durch einen CVD-Prozess unter Verwendung von Titantetrachlorid(TiCl4)-Gas durch den CVD-Prozess unter Verwendung von Titantetrachlorid(TiCl4)-Gas und Ammoniak(NH3)-Gas eine Titannitridschicht auf der Titanschicht gebildet.
  • Bezugnehmend auf 10 wird unter Verwendung einer Reaktion eines Quellengases ein Depositionsprozess durchgeführt, so dass eine erste Metallschicht 226, zum Beispiel eine Wolframschicht, gebildet wird, wel che die zweite Öffnung 222 auffüllt und die Barrierenschicht 224 bedeckt. Der Depositionsprozess kann einen CVD-Prozess und/oder einen ALD-Prozess umfassen. Das heißt, die erste Metallschicht 226 kann durch einen CVD-Prozess und/oder einen ALD-Prozess gebildet werden. Die erste Metallschicht 226 kann durch einen CVD-Prozess gebildet werden, da eine durch einen CVD-Prozess gebildete Metallschicht einen Widerstand aufweist, der niedriger als jener einer durch einen ALD-Prozess gebildeten Metallschicht ist.
  • Die erste Metallschicht 226 weist eine Dicke von etwa 50% bis etwa 100% einer Breite der zweiten Öffnung 222 auf. Die erste Metallschicht 226 kann eine Dicke von etwa 15 nm bis etwa 50 nm aufweisen. Die erste Metallschicht 226 kann eine Dicke von weniger als etwa 30 nm aufweisen.
  • In der zweiten Öffnung 222 kann durch Bilden der ersten Metallschicht 226 ein Bitleitungskontakt 226a gebildet werden, der ein Metall wie Wolfram beinhaltet. Speziell wird die erste Metallschicht 226, wenn der Depositionsprozess durchgeführt wird, auf der Barrierenschicht 224 gebildet, um die zweite Öffnung 222 aufzufüllen. Ein Teil 226a der ersten Metallschicht 226, der die zweite Öffnung 222 auffüllt, kann als Bitleitungskontakt 226a bezeichnet werden, und ein anderer Teil 226b der ersten Metallschicht 226 auf dem Bitleitungskontakt 226a und der Barrierenschichtstruktur 224a kann nach einer Strukturierung als eine erste Metallschichtstruktur 232 bezeichnet werden (siehe 6).
  • Bezugnehmend auf 11 wird eine zweite Metallschicht 228, zum Beispiel eine Wolframschicht, durch einen PVD-Prozess auf der ersten Metallschicht 226 gebildet. Die zweite Metallschicht 228 kann einen Widerstand aufweisen, der niedriger als jener der ersten Metallschicht 226 ist. Die durch den PVD-Prozess gebildete zweite Metallschicht 228 weist eine Oberfläche auf, die im Allgemeinen glatter als jene der ersten Metallschicht 226 ist.
  • Wiederum bezugnehmend auf 6 wird eine zweite Hartmaske 230 auf der zweiten Metallschicht 228 gebildet. Die zweite Hartmaske 230 kann unter Verwendung von Siliciumnitrid gebildet werden. Die zweite Metallschicht 228, die erste Metallschicht 226 und die Barrierenschicht 224 werden unter Verwendung der zweiten Hartmaske 230 als Ätzmaske teilweise geätzt, so dass eine Bitleitung 236 gebildet werden kann, die einen Kontakt zu dem Bitleitungskontakt 226a herstellt. Die Bitleitung 236 erstreckt sich in eine Richtung, die im Wesentlichen senkrecht zu jener ist, in der sich die als Wortleitung dienende Gateelektrode 206 erstreckt. Die Bitleitung 236 weist eine Struktur auf, in der die erste Metallschichtstruktur 232 und die zweite Metallschichtstruktur 234 sequentiell gestapelt sind.
  • Auf Seitenwänden der Bitleitung 236 und der zweiten Hartmaske 230 kann ein Abstandshalter (nicht gezeigt) gebildet werden.
  • Auf der zweiten Isolationszwischenschicht 220 kann eine dritte Isolationszwischenschicht (nicht gezeigt) gebildet werden, um die Bitleitung 234 abzudecken. Ein Speicherknotenkontakt (nicht gezeigt) kann durch die dritte Isolationszwischenschicht und die zweite Isolationszwischenschicht 220 hindurch gebildet werden, um einen Kontakt zu einigen der Stifte 218 herzustellen, die mit dem Drainbereich verbunden sind. Ein Kondensator kann so gebildet werden, dass er mit dem Speicherknotenkontakt elektrisch verbunden ist. Als ein Ergebnis kann das DRAM-Bauelement durch das vorstehende Verfahren gebildet werden.
  • 12 stellt ein NAND-Flash-Speicherbauelement gemäß der Erfindung dar. In diesem Bauelement wird ein Substrat 300 bereitgestellt, das einen aktiven Bereich und einen Feldbereich beinhaltet. Der aktive Be reich und der Feldbereich sind durch eine Isolationsschicht 301 definiert. Die Isolationsschicht 301 weist eine lineare Form auf, die sich in einer ersten Richtung erstreckt, so dass der aktive Bereich und der Feldbereich abwechselnd in einer zweiten Richtung senkrecht zu der ersten Richtung in dem Substrat 300 gebildet werden können.
  • Auf dem Substrat 300 ist eine Tunnelisolationsschicht 302 gebildet. Auf der Tunnelisolationsschicht 302 ist eine Mehrzahl von floatenden Gateelektroden 304 gebildet. Jede der floatenden Gateelektroden 304 kann eine Inselform aufweisen, und die floatenden Gateelektroden 304 können regelmäßig in einem vorgegebenen Abstand voneinander gebildet sein.
  • Auf den floatenden Gateelektroden 304 und der Tunnelisolationsschicht 302 ist eine dielektrische Schicht 306 gebildet. Die dielektrische Schicht 306 kann eine Stapelstruktur aufweisen, in der eine Siliciumoxidschicht, eine Nitridoxidschicht und eine Siliciumoxidschicht sequentiell gestapelt sind. Die dielektrische Schicht 306 kann ein Metalloxid mit einer Dielektrizitätskonstanten beinhalten, die höher als jene von Siliciumoxid ist.
  • Auf der dielektrischen Schicht 306 wird eine Mehrzahl von Steuergates 308 so gebildet, dass sie eine lineare Form aufweisen und sich in eine zweite Richtung im Wesentlichen senkrecht zu der ersten Richtung erstrecken. Die Steuergates 308 steuern die floatenden Gateelektroden 304, die wiederholt in der zweiten Richtung angeordnet sind.
  • Im Folgenden kann eine Struktur, in der die Tunnelisolationsschicht 302, die floatende Gateelektrode 304, die dielektrische Schicht 306 und die Steuergateelektrode 308 sequentiell gestapelt sind, als eine Zellengatestruktur 310 bezeichnet werden. An oberen Teilen des Substrats 300 benachbart zu einer Mehrzahl der Zellengatestrukturen 310 ist eine Mehrzahl von Störstellenbereichen 318 gebildet.
  • In einem NAND-Flash-Speicherbauelement können zum Beispiel 32 Steuergateelektroden, die in der ersten Richtung angeordnet sind, eine Einheit bilden, und durch die Einheit können Lese- und Schreibvorgänge durchgeführt werden. An beiden Enden der Einheit sind eine Masseauswahlleitung (GSL) 314 beziehungsweise eine Kettenauswahlleitung (SSL) 316 ausgebildet. Jede der GSL 314 und der SSL 316 kann im Wesentlichen die gleiche Struktur wie jene eines üblichen MOS-Transistors aufweisen. Das heißt, die GSL 314 und die SSL 316 können eine Struktur aufweisen, in der eine Gateisolationsschichtstruktur und eine Gateelektrode sequentiell gestapelt sind. Außerdem können die Störstellenbereiche 318 an oberen Teilen des Substrats 300 benachbart zu der GSL 314 und der SSL 316 ausgebildet sein.
  • Auf dem Substrat 300 wird eine erste Isolationszwischenschicht 320 gebildet, (siehe 13), um die Zellengatestrukturen 310, die GSL 314 und die SSL 316 zu bedecken.
  • Durch die erste Isolationszwischenschicht 320 hindurch wird ein Graben 322 gebildet, um einen ersten oberen Teil des Substrats 300 benachbart zu der GSL 314 freizulegen. Der Graben 322 kann eine lineare Form aufweisen, die sich in der zweiten Richtung erstreckt. Eine gemeinsame Sourceleitung (CSL) 324, die mit einem leitfähigen Material gefüllt ist, wird in dem Graben 322 gebildet. Die CSL 324 kann eine lineare Form aufweisen, die sich in der zweiten Richtung erstreckt.
  • Auf der ersten Isolationszwischenschicht 320 wird eine zweite Isolationszwischenschicht 326 gebildet (siehe 14).
  • Durch die erste und die zweite Isolationszwischenschicht 320 und 326 hindurch wird eine Öffnung 328 gebildet (siehe 14), um einen zweiten oberen Teil des Substrats 300 benachbart zu der SSL 316 freizulegen, bei welchem der Störstellenbereich 318 ausgebildet ist.
  • Auf einer Seitenwand und einem Boden der Öffnung 328 wird eine Barrierenschichtstruktur 330a gebildet. Die Barrierenschichtstruktur 330a kann eine Struktur aufweisen, in der eine Titanschicht und eine Titannitridschicht sequentiell gestapelt sind.
  • In der Öffnung 328 wird ein Stift 332a gebildet, der ein Metall wie Wolfram beinhaltet. Der Stift 332a kann durch einen Depositionsprozess unter Verwendung einer Reaktion eines Depositionsquellengases gebildet werden. Der Depositionsprozess, der die Reaktion des Depositionsquellengases verwendet, kann einen CVD-Prozess und/oder einen ALD-Prozess umfassen.
  • Auf der zweiten Isolationszwischenschicht 326 wird eine Bitleitung 338 so gebildet, dass sie einen Kontakt mit dem Stift 332a herstellt. Die Bitleitung 338 weist eine Struktur auf, in der eine erste Metallschichtstruktur 334 und eine zweite Metallschichtstruktur 336 sequentiell gestapelt sind. In einer beispielhaften Ausführungsform der vorliegenden Erfindung beinhalten die erste und die zweite Metallschichtstruktur 334 und 336 Wolfram. Die erste Metallschichtstruktur 334 kann durch Strukturieren eines Teils einer ersten Metallschicht gebildet werden, die durch den Depositionsprozess gebildet wurde, durch den der Stift 332a gebildet wird. Speziell wird die erste Metallschicht, wenn der Depositionsprozess durchgeführt wird, auf der Barrierenschichtstruktur 330a gebildet, um die Öffnung 328 aufzufüllen. Ein Teil der ersten Metallschicht, welche die Öffnung 328 auffüllt, kann als der Stift 332a bezeichnet werden, und ein anderer Teil der ersten Metallschicht auf dem Stift 332a und der Barrierenschichtstruktur 330a kann nach einer Strukturierung als die erste Me tallschichtstruktur 334 bezeichnet werden. Auf der ersten Metallschichtstruktur 334 kann die zweite Metallschichtstruktur 336 durch einen PVD-Prozess gebildet werden.
  • Die erste Metallschichtstruktur 334 in der Bitleitung 338 kann eine Dicke von etwa 50% bis etwa 100% einer Breite der zweiten Öffnung 328 aufweisen. In einer beispielhaften Ausführungsform der vorliegenden Erfindung weist die erste Metallschichtstruktur 334 in der Bitleitung 338 eine Dicke von weniger als etwa 50 nm auf.
  • Die 13 bis 16 stellen ein Verfahren zur Herstellung des NAND-Flash-Speicherbauelements in 12 dar. Bezugnehmend auf 13 wird ein Isolationsprozess, wie ein STI-Prozess, an einem Substrat 300 durchgeführt, um eine Isolationsschicht (nicht gezeigt) an einem oberen Teil des Substrats 300 zu bilden. Das Substrat 300 kann einkristallines Silicium beinhalten. Durch die Isolationsschicht können ein aktiver Bereich und ein Feldbereich definiert werden.
  • Speziell wird das Substrat 300 teilweise geätzt, um einen Graben (nicht gezeigt) zu bilden, der sich in einer ersten Richtung erstreckt. Der Graben wird mit einem isolierenden Material gefüllt, um die Isolationsschicht zu bilden. Die Isolationsschicht kann eine lineare Form aufweisen, die sich in der ersten Richtung erstreckt, so dass der aktive Bereich und der Feldbereich abwechselnd in einer zweiten Richtung senkrecht zu der ersten Richtung in dem Substrat 300 definiert werden können.
  • Auf dem Substrat 300 wird eine Mehrzahl von Zellengatestrukturen 310, eine SSL 316 und eine GSL 314 gebildet. Speziell wird auf dem Substrat 300 eine Oxidschicht gebildet. Es ist möglich, dass die Oxidschicht lediglich auf dem aktiven Bereich des Substrats 300 gebildet wird. Die Oxidschicht kann als eine Tunnelisolationsschichtstruktur 302 und eine Gateisolationsschichtstruktur 303 dienen. Auf der Oxidschicht wird eine erste leitfähige Schicht gebildet. Die erste leitfähige Schicht und die Oxidschicht werden durch einen Photolithographieprozess teilweise geätzt, so dass eine floatende Gateelektrode 304, die Tunnelisolationsschichtstruktur 302 und die Gateisolationsschichtstruktur 303, die jeweils eine lineare Form aufweisen, die sich in einer zweiten Richtung senkrecht zu der ersten Richtung erstreckt, auf dem Substrat 300 gebildet werden können. Außerdem kann die floatende Gateelektrode 304 teilweise geätzt werden, um eine Inselform aufzuweisen. Auf der floatenden Gateelektrode 304, der Tunnelisolationsschichtstruktur 302 und dem Substrat 300 wird eine dielektrische Schicht gebildet. Die dielektrische Schicht kann eine Stapelstruktur aufweisen, in der eine Siliciumoxidschicht, eine Nitridoxidschicht und eine Siliciumoxidschicht sequentiell gestapelt sind. Die dielektrische Schicht 306 kann ein Metalloxid mit einer Dielektrizitätskonstanten beinhalten, die höher als jene von Siliciumoxid ist.
  • Auf der dielektrischen Schicht wird eine zweite leitfähige Schicht gebildet. Die zweite leitfähige Schicht und die dielektrische Schicht können durch einen Ätzprozess unter Verwendung einer Photoresiststruktur (nicht gezeigt) teilweise entfernt werden, um eine Steuergateelektrode 308 beziehungsweise eine dielektrische Schichtstruktur 306 zu bilden. Jede der Steuergateelektrode 308 und der dielektrischen Schichtstruktur 306 kann eine lineare Form aufweisen, die sich in der zweiten Richtung erstreckt. So können die Zellengatestrukturen 310 gebildet werden, die jeweils die Tunnelisolatonsschichtstruktur 302, die floatende Gateelektrode 304, die dielektrische Schichtstruktur 306 und die Steuergateelektrode 308 beinhalten. Jede der Zellengatestrukturen 310 kann eine lineare Form aufweisen, die sich in der zweiten Richtung erstreckt. Wenn die Zellengatestrukturen 310 durch den vorstehenden Prozess gebildet werden, können auch die SSL 316 und die GSL 314 auf dem Substrat 300 gebildet werden.
  • An oberen Teilen des Substrats 300 benachbart zu den Zellengatestrukturen 310, der SSL 316 und der GSL 314 werden Störstellenbereiche 318 gebildet. Auf dem Substrat 300 wird eine erste Isolationszwischenschicht 320 gebildet, um die Zellengatestrukturen 310, die SSL 316 und die GSL 314 zu bedecken. Die erste Isolationszwischenschicht 320 wird durch einen Ätzprozess teilweise entfernt, um einen Graben 322 zu bilden, der eine Oberseite des Substrats 300 benachbart zu der GSL 314 freilegt. Der Graben 322 kann eine lineare Form aufweisen, die sich in der zweiten Richtung erstreckt. Eine leitfähige Schicht wird gebildet, um den Graben 322 aufzufüllen, und eine Oberseite der leitfähigen Schicht wird durch einen CMP-Prozess und/oder einen Rückätzprozess poliert, bis die erste Isolationszwischenschicht 320 freigelegt ist, so dass eine gemeinsame Sourceleitung (CSL) 324 gebildet wird.
  • Bezugnehmend auf 14 wird eine zweite Isolationszwischenschicht 326 auf der ersten Isolationszwischenschicht 320 und der CSL 324 gebildet. Die erste und die zweite Isolationszwischenschicht 320 und 324 werden durch einen Ätzprozess teilweise entfernt, um eine Öffnung 328 zu bilden, die einen Teil der Störstellenbereiche 318 benachbart zu der SSL 316 freilegt. Eine Mehrzahl der Öffnungen 328 kann gebildet werden, um jeweils einen einer Mehrzahl von Teilen der Störstellenbereiche 318 benachbart zu einer Mehrzahl von SSL 316 freizulegen.
  • Auf einem Boden und einer Seitenwand der Öffnung 328 und der zweiten Isolationszwischenschicht 326 wird eine Barrierenschicht 330 gebildet. Der Prozess zur Bildung der Barrierenschicht 330 ist im Wesentlichen der gleiche wie jener, der unter Bezugnahme auf 9 dargestellt ist. Eine wiederholte Erläuterung des die Barrierenschicht bildenden Prozesses wird daher unterlassen.
  • Bezugnehmend auf 15 wird ein Depositionsprozess durchgeführt, der eine Reaktion eines Quellengases verwendet, so dass eine erste Metallschicht 332, zum Beispiel eine Wolframschicht, gebildet wird, welche die Öffnung 328 auffüllt und die Barrierenschicht 330 bedeckt. Der Depositionsprozess kann einen CVD-Prozess und/oder einen ALD-Prozess beinhalten. Das heißt, die erste Metallschicht 332 kann durch einen CVD-Prozess und/oder einen ALD-Prozess gebildet werden. Die erste Metallschicht 332 kann durch einen CVD-Prozess gebildet werden, da eine durch einen CVD-Prozess gebildete Metallschicht einen Widerstand aufweist, der niedriger als jener einer durch einen ALD-Prozess gebildeten Metallschicht ist.
  • Die erste Metallschicht 332 weist eine Dicke von etwa 50% und etwa 100% einer Breite der Öffnung 328 auf. Die erste Metallschicht 332 kann eine Dicke von etwa 15 nm und etwa 50 nm aufweisen. Die erste Metallschicht 332 kann eine Dicke von weniger als etwa 30 nm aufweisen.
  • In der Öffnung 328 kann ein Stift 332a, der ein Metall wie Wolfram beinhaltet, durch Bilden der ersten Metallschicht 332 gebildet werden. Speziell wird die erste Metallschicht 332, wenn der Depositionsprozess durchgeführt wird, auf der Barrierenschicht 330 gebildet, um die Öffnung 328 aufzufüllen. Ein Teil 332a der ersten Metallschicht 332, der die Öffnung 328 auffüllt, kann als der Stift 332a bezeichnet werden, und ein anderer Teil 332b der ersten Metallschicht 332 auf dem Stift 332a und der Barrierenschicht 330 kann nach einer Strukturierung als eine erste Metallschichtstruktur 334 bezeichnet werden (siehe 16).
  • Bezugnehmend auf 16 wird eine zweite Metallschicht, zum Beispiel eine Wolframschicht, durch einen PVD-Prozess auf der ersten Metallschicht 332 gebildet. Die zweite Metallschicht kann einen Widerstand aufweisen, der niedriger als jener der ersten Metallschicht 332 ist. Die durch den PVD-Prozess gebildete zweite Metallschicht weist eine Oberfläche auf, die kleiner als jene der ersten Metallschicht 332 ist.
  • Auf der zweiten Metallschicht wird eine zweite Hartmaske (nicht gezeigt) gebildet. Die zweite Metallschicht, die erste Metallschicht 332 und die Barrierenschicht 330 werden unter Verwendung der zweiten Hartmaske sequentiell geätzt, um eine Bitleitung 338 zu bilden, welche die erste Metallschichtstruktur 334 und eine zweite Metallschichtstruktur 336 beinhaltet und einen Kontakt mit dem Stift 332a herstellt. Die Bitleitung 338 kann sich in der ersten Richtung erstrecken.
  • Für ein Vergleichsbeispiel wurde mittels eines CVD-Prozesses eine Wolframschicht mit einer Dicke von etwa 100 nm auf einem einkristallinen Siliciumsubstrat gebildet. Dann wurde ein Querschnitt der Wolframschicht durch ein Rasterelektronenmikroskop (REM) beobachtet.
  • Für ein erstes Beispiel der Erfindung wurde nach dem Bilden einer ersten Wolframschicht mit einer Dicke von etwa 30 nm durch einen CVD-Prozess auf einem einkristallinen Siliciumsubstrat durch einen PVD-Prozess eine zweite Wolframschicht mit einer Dicke von etwa 70 nm auf der ersten Wolframschicht gebildet. Dann wurde ein Querschnitt der ersten und der zweiten Wolframschicht durch ein REM beobachtet.
  • Für ein zweites Beispiel der Erfindung wurde nach dem Bilden einer ersten Wolframschicht mit einer Dicke von etwa 30 nm durch einen ALD-Prozess auf einem einkristallinen Siliciumsubstrat durch einen PVD-Prozess eine zweite Wolframschicht mit einer Dicke von etwa 70 nm auf der ersten Wolframschicht gebildet. Dann wurde ein Querschnitt der ersten und der zweiten Wolframschicht durch ein REM beobachtet.
  • 17 ist eine REM-Aufnahme des Vergleichsbeispiels, 18 ist eine REM-Aufnahme von Beispiel 1, und 19 ist eine REM-Aufnahme von Beispiel 2.
  • Wie in 17 gezeigt, weist eine Wolframschicht eine schlechte Oberflächenmorphologie auf (d. h. die Wolframschicht weist eine raue Oberfläche auf), wenn die Wolframschicht mit einer Dicke von etwa 100 nm durch einen CVD-Prozess gebildet wurde.
  • Währenddessen weist eine zweite Wolframschicht eine Oberflächenmorphologie auf, die jener der Wolframschicht des Vergleichsbeispiels überlegen ist (d. h. die zweite Wolframschicht weist eine glattere Oberfläche auf als die Wolframschicht in 17), wie in 18 gezeigt, wenn eine erste Wolframschicht, die durch den CVD-Prozess gebildet wurde, und die zweite Wolframschicht, die durch einen PVD-Prozess gebildet wurde, gestapelt werden.
  • Außerdem weist eine erste Wolframschicht eine Oberflächenmorphologie auf, die jener der Wolframschicht des Vergleichsbeispiels überlegen ist (d. h. die erste Wolframschicht weist eine glattere Oberfläche auf als die Wolframschicht in 17), wie in 19 gezeigt, wenn die erste Wolframschicht, die durch einen ALD-Prozess gebildet wurde, und eine zweite Wolframschicht, die durch den PVD-Prozess gebildet wurde, gestapelt werden.
  • Wenn eine Wolframschicht durch Verfahren von Beispiel 1 und Beispiel 2 gebildet wird, weisen die Wolframschichten gemäß den Ergebnissen eine Oberflächenmorphologie auf, die jener einer lediglich durch einen CVD-Prozess gebildeten Wolframschicht überlegen ist (d. h. eine glattere Oberfläche).
  • Gemäß der Erfindung können ein Stift und eine leitfähige Struktur, die mit dem Stift elektrisch verbunden ist, durch ein einfaches Verfahren gebildet werden. Außerdem kann die leitfähige Struktur eine gute Oberflächenmorphologie aufweisen (d. h. eine glatte Oberfläche), und somit können Brücken zwischen Teilen der leitfähigen Struktur benachbart zu einander und ein Unterbrechen der leitfähigen Struktur reduziert werden. Demgemäß kann die Verdrahtungsstruktur eines Halbleiterbauelements mit einer hohen Leistungsfähigkeit mit geringen Kosten gebildet werden.
  • Das Vorstehende ist illustrativ für die Erfindung und nicht dazu gedacht, dieselbe zu beschränken. Wenngleich beispielhafte Ausführungsformen der Erfindung beschrieben wurden, wird der Fachmann ohne Weiteres erkennen, dass viele Modifikationen in den beispielhaften Ausführungsformen innerhalb des Umfangs der Erfindung möglich sind, wie er in den Ansprüchen definiert ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - KR 2005-52630 [0005]

Claims (16)

  1. Verdrahtungsstruktur eines Halbleiterbauelements, mit – einer Isolationszwischenschicht (102), die eine Öffnung (104) durch diese hindurch aufweist, – einem Stift (108a), der Wolfram beinhaltet, das die Öffnung auffüllt, wobei der Stift durch einen Depositionsprozess gebildet ist, der eine Reaktion eines Quellengases verwendet, und – einer leitfähigen Struktur (116), die in Kontakt mit dem Stift ist und eine erste Wolframschichtstruktur (112) und eine zweite Wolframschichtstruktur (114) beinhaltet, wobei die erste Wolframschichtstruktur durch den Depositionsprozess gebildet ist und die zweite Wolframschichtstruktur durch einen physikalischen Gasphasenabscheidungs(PVD)-Prozess gebildet ist.
  2. Verdrahtungsstruktur nach Anspruch 1, wobei der Stift und die erste Wolframschichtstruktur ein Wolframmaterial aus chemischer Gasphasenabscheidung (CVD) und/oder ein Wolframmaterial aus atomarer Schichtabscheidung (ALD) beinhalten.
  3. Verdrahtungsstruktur nach Anspruch 1 oder 2, wobei die erste Wolframschichtstruktur eine Dicke von etwa 50% bis etwa 100% einer Breite der Öffnung aufweist.
  4. Verdrahtungsstruktur nach einem der Ansprüche 1 bis 3, wobei die erste Wolframschicht eine Dicke von etwa 10 nm bis etwa 50 nm aufweist.
  5. Verdrahtungsstruktur nach einem der Ansprüche 1 bis 4, die des Weiteren eine Barrierenschichtstruktur (106a) auf einem Boden und einer Seitenwand der Öffnung beinhaltet.
  6. Verfahren zur Herstellung einer Verdrahtungsstruktur eines Halbleiterbauelements, wobei das Verfahren die folgenden Schritte umfasst: – Bereitstellen eines darunterliegenden Substrats, – Bilden einer Isolationszwischenschicht (102, 220, 326) mit einer Öffnung (104, 222, 328) durch diese hindurch auf dem darunterliegenden Substrat, – Durchführen eines Depositionsprozesses, der eine Reaktion eines Quellengases verwendet, um eine erste Metallschicht (108, 226, 332) zu bilden, welche die Öffnung auffüllt und die Isolationszwischenschicht bedeckt, – Bilden einer zweiten Metallschicht (110, 228) auf der ersten Metallschicht durch einen PVD-Prozess und – Strukturieren der ersten und der zweiten Metallschicht, um einen Stift (108a, 226a, 332a) und eine leitfähige Struktur (116, 236, 338) zu bilden, wobei der Stift die Öffnung auffüllt und die leitfähige Struktur eine erste Metallschichtstruktur (112, 232, 334) und eine zweite Metallschichtstruktur (114, 234, 336) beinhaltet, wobei die erste Metallschichtstruktur auf dem Stift gebildet wird und die zweite Metallschicht auf der ersten Metallschichtstruktur gebildet wird.
  7. Verfahren nach Anspruch 6, wobei der Depositionsprozess einen CVD-Prozess und/oder einen ALD-Prozess beinhaltet.
  8. Verfahren nach Anspruch 7, wobei der CVD-Prozess das Bereitstellen von Wolframhexafluoridgas und Wasserstoffgas auf dem darunterliegenden Substrat beinhaltet.
  9. Verfahren nach Anspruch 8, das des Weiteren das Bereitstellen irgendeines der Gase Silan(SiH4)-Gas, Disilan(Si2H6)-Gas, Tetra fluorsilan(SiF4)-Gas, Dichlorsilan(SiCl2H2)-Gas und Diboran(B2H6)-Gas auf dem darunterliegenden Substrat vor dem Bereitstellen des Wolframhexafluoridgases und des Wasserstoffgases auf dem Substrat beinhaltet.
  10. Verfahren nach einem der Ansprüche 7 bis 9, wobei das Bilden der ersten Metallschicht unter Verwendung des ALD-Prozesses ein wiederholtes Durchführen der folgenden Schritte i bis iv umfasst: i) Bereitstellen eines reduzierenden Gases in einer Kammer, die das darunterliegende Substrat enthält, ii) Spülen der Kammer durch Bereitstellen eines ersten Spülgases in der Kammer, iii) Bereitstellen eines Wolframquellengases in der Kammer und iv) Spülen der Kammer durch Bereitstellen eines zweiten Spülgases in der Kammer.
  11. Verfahren nach Anspruch 10, wobei das reduzierende Gas ein beliebiges Gas beinhaltet, das aus der Gruppe ausgewählt wird, die aus Silan(SiH4)-Gas, Disilan(Si2H6)-Gas, Tetrafluorsilan(SiF4)-Gas, Dichlorsilan(SiCl2H2)-Gas und Diboran(B2H6)-Gas besteht.
  12. Verfahren nach einem der Ansprüche 6 bis 11, wobei die erste Metallschicht mit einer Dicke von etwa 10 nm bis etwa 50 nm gebildet wird.
  13. Verfahren nach einem der Ansprüche 6 bis 12, wobei die erste Metallschicht mit einer Dicke von etwa 50% bis etwa 100% einer Breite der Öffnung gebildet wird.
  14. Verfahren nach einem der Ansprüche 6 bis 13, das des Weiteren das Bilden einer Barrierenschicht (106a) auf einem Boden und einer Seitenwand der Öffnung umfasst.
  15. Verfahren nach einem der Ansprüche 6 bis 14, wobei das Bereitstellen des darunterliegenden Substrats das Bilden einer Isolationszwischenschicht (214) auf einem Substrat (200), wobei diese Isolationszwischenschicht eine Öffnung (216) durch diese hindurch aufweist, die einen Störstellenbereich (210) in dem Substrat freilegt, und das Bilden eines Stifts (218), der mit Störstellen dotiertes Polysilicium beinhaltet, in dieser Öffnung beinhaltet, wobei der Stift durch die Öffnung freigelegt wird, die in der danach auf dem darunterliegenden Substrat gebildeten Isolationszwischenschicht (220) bereitgestellt wird.
  16. Verfahren nach einem der Ansprüche 6 bis 14, wobei das Bereitstellen des darunterliegenden Substrats beinhaltet: – Bilden einer Zellengatestruktur (310), einer Kettenauswahlleitung (316) und einer Masseauswahlleitung (314) auf einem Substrat (300), – Bilden einer Isolationszwischenschicht (320) auf dem Substrat, um die Zellengatestruktur, die Kettenauswahlleitung und die Masseauswahlleitung zu bedecken, und – Bilden einer gemeinsamen Sourceleitung (324) durch diese Isolationszwischenschicht (320) hindurch, wobei die gemeinsame Sourceleitung einen Kontakt zu einem Teil des Substrats benachbart zu der Masseauswahlleitung herstellt, – wobei die auf diesem darunterliegenden Substrat ausgebildete Isolationsschicht (326) eine zweite Isolationsschicht auf der Isolationszwischenschicht des darunterliegenden Substrats und auf der gemeinsamen Sourceleitung bildet, wobei sich die Öffnung durch beide Isolationszwischenschichten erstreckt.
DE102008006919A 2007-01-31 2008-01-23 Verdrahtungsstruktur eines Halbleiterbauelements und Verfahren zur Herstellung desselben Withdrawn DE102008006919A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2007-0009735 2007-01-31
KR1020070009735A KR100876976B1 (ko) 2007-01-31 2007-01-31 반도체 소자의 배선 및 이의 형성 방법

Publications (1)

Publication Number Publication Date
DE102008006919A1 true DE102008006919A1 (de) 2008-08-07

Family

ID=39587544

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008006919A Withdrawn DE102008006919A1 (de) 2007-01-31 2008-01-23 Verdrahtungsstruktur eines Halbleiterbauelements und Verfahren zur Herstellung desselben

Country Status (5)

Country Link
US (1) US20080179746A1 (de)
JP (1) JP2008193078A (de)
KR (1) KR100876976B1 (de)
CN (1) CN101236954A (de)
DE (1) DE102008006919A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017130683A1 (de) * 2017-12-20 2019-06-27 Infineon Technologies Dresden Gmbh Kontaktloch

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100890047B1 (ko) * 2007-06-28 2009-03-25 주식회사 하이닉스반도체 반도체소자의 배선 형성방법
JP2010050311A (ja) * 2008-08-22 2010-03-04 Elpida Memory Inc 半導体装置及びその製造方法
KR101120172B1 (ko) * 2009-12-24 2012-02-27 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
JP2012033828A (ja) * 2010-08-02 2012-02-16 Toshiba Corp 半導体記憶装置及びその製造方法
KR20140069925A (ko) * 2012-11-30 2014-06-10 에스케이하이닉스 주식회사 반도체 메모리 소자 및 그 제조방법
JP5864503B2 (ja) * 2013-09-30 2016-02-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
JP6311547B2 (ja) * 2013-11-05 2018-04-18 東京エレクトロン株式会社 マスク構造体の形成方法、成膜装置及び記憶媒体
US9461059B1 (en) 2015-03-24 2016-10-04 Sandisk Technologies Llc Patterning for variable depth structures
US10157929B2 (en) 2015-03-24 2018-12-18 Sandisk Technologies Llc Common source line with discrete contact plugs
US9768183B2 (en) 2015-05-15 2017-09-19 Sandisk Technologies Llc Source line formation and structure
CN107546321B (zh) * 2016-06-29 2020-06-23 上海磁宇信息科技有限公司 一种磁性随机存储器顶电极及其形成方法
CN108735741B (zh) 2017-04-13 2020-10-09 联华电子股份有限公司 存储器元件中的存储点接触结构与其制作方法
US10763116B2 (en) 2017-10-30 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structure
KR102208545B1 (ko) * 2018-10-04 2021-01-28 (주)알엔알랩 반도체 디바이스 제조 방법
TWI779730B (zh) * 2021-07-20 2022-10-01 南亞科技股份有限公司 形成半導體裝置的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050052630A (ko) 2003-11-28 2005-06-03 주식회사 하이닉스반도체 반도체 소자의 메탈 콘택 형성방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151434A (ja) * 1992-11-10 1994-05-31 Sony Corp 金属配線およびその形成方法
US5604158A (en) * 1993-03-31 1997-02-18 Intel Corporation Integrated tungsten/tungsten silicide plug process
US6103623A (en) * 1998-10-05 2000-08-15 Vanguard International Semiconductor Corporation Method for fabricating a tungsten plug structure and an overlying interconnect metal structure without a tungsten etch back or CMP procedure
KR20010065288A (ko) * 1999-12-29 2001-07-11 박종섭 반도체 소자의 금속 배선 형성 방법
US20030049931A1 (en) * 2001-09-19 2003-03-13 Applied Materials, Inc. Formation of refractory metal nitrides using chemisorption techniques

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050052630A (ko) 2003-11-28 2005-06-03 주식회사 하이닉스반도체 반도체 소자의 메탈 콘택 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017130683A1 (de) * 2017-12-20 2019-06-27 Infineon Technologies Dresden Gmbh Kontaktloch
DE102017130683B4 (de) 2017-12-20 2022-02-03 Infineon Technologies Dresden Gmbh Kontaktloch und Verfahren zum Herstellen des Kontaktlochs

Also Published As

Publication number Publication date
US20080179746A1 (en) 2008-07-31
JP2008193078A (ja) 2008-08-21
KR100876976B1 (ko) 2009-01-09
KR20080071648A (ko) 2008-08-05
CN101236954A (zh) 2008-08-06

Similar Documents

Publication Publication Date Title
DE102008006919A1 (de) Verdrahtungsstruktur eines Halbleiterbauelements und Verfahren zur Herstellung desselben
DE102004030345B4 (de) Mehrmulden-Bauelement und Herstellungsverfahren
DE102005012112B4 (de) Verfahren zum Herstellen von ladungsfangenden Halbleiterspeicherbauelementen und ladungsfangendes Halbleiterspeicherbauelement
DE3788172T2 (de) MIS integrierte Schaltung, wie eine EPROM-Speicherzelle, und Verfahren zu deren Herstellung.
DE102018122648A1 (de) Speichervorrichtungen und Verfahren zum Herstellen derselben
DE102007018760B4 (de) Verfahren zur Herstellung einer Transistorvorrichtung und Transistorvorrichtung mit vertieftem Gate
DE102006062958B3 (de) Verfahren zum Herstellen einer integrierten DRAM - Speicherschaltung
DE102013103812B4 (de) Halbleiterbauteil mit Verbindungen über mehrere Ebenen sowie Verfahren zur Ausbildung desselben
DE102015213498B4 (de) Verfahren zur Herstellung einer Halbleiterstruktur, die ein ferroelektrisches Material enthält und Halbleiterstruktur, die einen ferroelektrischen Transistor umfasst
DE102005061199B4 (de) Verfahren zur Herstellung eines Speicherbausteins
DE102006062862B4 (de) Verfahren zum Herstellen von Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden
DE102006016550B4 (de) Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden und Verfahren zum Herstellen derselben
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
DE102005028640A1 (de) Verfahren zur Herstellung eines Transistors mit einem Dreifachkanal in einem Speicherbauelement
DE102010040129A1 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102018110956A1 (de) Halbleiterspeichervorrichtungen
DE10128718B4 (de) Grabenkondensator einer DRAM-Speicherzelle mit metallischem Collarbereich und nicht-metallischer Leitungsbrücke zum Auswahltransistor
DE10208577A1 (de) Flash-Speicher mit geteilter Gate-Elektrode und Verfahren zu seiner Herstellung
DE102022100084A1 (de) Zugangstransistor mit einer metalloxidsperrschicht und verfahren zu dessen herstellung
DE102005026315B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102006058185A1 (de) EEPROM und Herstellungsverfahren
EP1623462B1 (de) Bitleitungsstruktur sowie verfahren zu deren herstellung
DE102018127329A1 (de) Anti-Dishing-Struktur für eingebetteten Speicher
DE102020108091A1 (de) Halbleitervorrichtung
DE10142340B4 (de) Feldeffekttransistor mit einem Kontakt zu einem seiner Dotiergebiete und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110802