DE102005026315B4 - Verfahren zur Herstellung eines Halbleiterbauelements - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelements Download PDF

Info

Publication number
DE102005026315B4
DE102005026315B4 DE102005026315A DE102005026315A DE102005026315B4 DE 102005026315 B4 DE102005026315 B4 DE 102005026315B4 DE 102005026315 A DE102005026315 A DE 102005026315A DE 102005026315 A DE102005026315 A DE 102005026315A DE 102005026315 B4 DE102005026315 B4 DE 102005026315B4
Authority
DE
Germany
Prior art keywords
layer
gate
forming
semiconductor substrate
polysilicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005026315A
Other languages
English (en)
Other versions
DE102005026315A1 (de
Inventor
Sang Cheol Icheon Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE102005026315A1 publication Critical patent/DE102005026315A1/de
Application granted granted Critical
Publication of DE102005026315B4 publication Critical patent/DE102005026315B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47L—DOMESTIC WASHING OR CLEANING; SUCTION CLEANERS IN GENERAL
    • A47L15/00—Washing or rinsing machines for crockery or tableware
    • A47L15/0097—Combination of dishwashers with other household appliances
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47L—DOMESTIC WASHING OR CLEANING; SUCTION CLEANERS IN GENERAL
    • A47L15/00—Washing or rinsing machines for crockery or tableware
    • A47L15/42—Details
    • A47L15/4278—Nozzles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B02—CRUSHING, PULVERISING, OR DISINTEGRATING; PREPARATORY TREATMENT OF GRAIN FOR MILLING
    • B02C—CRUSHING, PULVERISING, OR DISINTEGRATING IN GENERAL; MILLING GRAIN
    • B02C18/00—Disintegrating by knives or other cutting or tearing members which chop material into fragments
    • B02C18/06—Disintegrating by knives or other cutting or tearing members which chop material into fragments with rotating knives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Food Science & Technology (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)

Abstract

Verfahren zur Herstellung eines Halbleiterbauelements, welches aufweist:
Bilden einer dotierten Polysiliziumschicht auf einem Halbleitersubstrat;
Bilden einer Oxidschicht zur Bauelementisolation in einer vorbestimmten Region der dotierten Polysiliziumschicht und des Halbleitersubstrats;
Bilden einer Ätzstoppschicht auf der Oxidschicht zur Bauelementisolation und der dotierten Polysiliziumschicht;
Ätzen einer vorbestimmten Region der Ätzstoppschicht, der dotierten Polysiliziumschicht und des Halbleitersubstrats, um einen eine Gate-Region definierenden Graben zu bilden;
Abscheiden einer Gate-Oxidschicht auf der Gate-Region;
Bilden einer Gate-Elektrodenschicht und einer harten Maskenschicht, den Graben füllend; und
Polieren der Gate-Elektrodenschicht und der harten Maskenschicht, um die Ätzstoppschicht zu exponieren und ein Gate in der Gate-Region zu bilden.

Description

  • Die vorliegende Erfindung bezieht sich im Allgemeinen auf ein Halbleiterbauelement und dabei auf ein Verfahren zur Herstellung eines Halbleiterbauelements. Obwohl die vorliegende Erfindung für einen großen Bereich von Anwendungen geeignet ist, ist sie insbesondere zur Herstellung einer Bauelementisolationsschicht und einer Gate-Leitung nach Bildung einer dotierten Polysiliziumschicht auf einem Halbleitersubstrat geeignet.
  • Halbleiterbauelemente und Verfahren zur Herstellung eines Halbleiterbauelements der eingangs genannten Art sind beispielsweise aus der EP 0 931 350 B1 und der JP 06 021 451 A bekanntgeworden.
  • 1a bis 1d sind Querschnitte, die ein Verfahren zur Herstellung eines Halbleiterbauelements des Standes der Technik darstellen. Gemäß 1a wird eine eine aktive Region definierende Bauelementisolationsschicht 20 auf einem Halbleitersubstrat gebildet. Gemäß 1b wird eine gestapelte Struktur aus einer Gate-Oxidschicht 30, einer Gate-Polysiliziumschicht 40, einer Gate-Metallschicht 50 und einer harten Maskenschicht 60 anschließend auf dem Halbleitersubstrat 10 und der Bauelementisolationsschicht 20 gebildet.
  • Eine (nicht dargestellte) Fotolackschicht wird dann auf der harten Maskenschicht 60 abgeschieden. Die (nicht dargestellte) Fotolackschicht wird dann exponiert und entwickelt, um eine Fotolackschichtstruktur (nicht dargestellt) zu bilden, die eine Gate-Region definiert. Anschließend wir die gestapelte Struktur unter Verwendung der Fotolackschichtstruktur als eine Ätzmaske geätzt, um Gate-Strukturen 65 zu bilden, die jeweils eine Gate-Oxidschichtstruktur 30a, eine Gate-Polysiliziumschichtstruktur 40a, eine Gate-Metallschichtstruktur 50a und eine harte Maskenschichtstruktur 60a, wie in 1c dargestellt, aufweisen. An schließend wird die Fotolackschichtstruktur entfernt.
  • Gemäß 1d wird das Halbleitersubstrat 10 einem Ionenimplantationsprozess unter Verwendung der Gate-Strukturen 65 als eine Maske ausgesetzt. Es werden dann Gate-Spacer 70 auf Seitenwänden der Gate-Strukturen 65 gebildet. Als nächstes wird eine Polysiliziumschicht gebildet, um die Öffnungen zwischen den die Gate-Spacer 70 aufweisenden Gate-Strukturen 65 zu füllen. Die Polysiliziumschicht wird dann einem chemisch-mechanischen Polier(CMP)-Prozess ausgesetzt, um zum Kontaktieren von Regionen des Halbleitersubstrats 10 Polysiliziumpfropfen 80 zu bilden.
  • In Übereinstimmung mit der oben beschriebenen herkömmlichen Methode werden die Polysiliziumpfropfen gebildet, nachdem die Bauelementisolationsschicht und die Gate-Leitung gebildet wurden. Demnach ist es schwierig, die Polysiliziumpfropfen zu bilden, welche die Öffnungen zwischen den Gate-Strukturen füllen, da die Öffnungen in ihrer Größe verringert sind, wenn die Integrationsdichte erhöht ist. Darüber hinaus kann während eines Ätzprozesses zum Bilden der Öffnungen zwischen den Gate-Strukturen eine Oberfläche des Halbleitersubstrats beschädigt werden, oder es kann das Halbleitersubstrat nicht vollständig exponiert werden.
  • Es ist Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung eines Halbleiterbauelements zur Verfügung zu stellen, um die Kontakteigenschaften des Halbleiterbauelements zu verbessern und dabei den Herstellungsprozess des Halbleiterbauelements zu vereinfachen.
  • Diese Aufgabe wird mit den Verfahren der Ansprüche 1, 8 und 16 gelöst.
  • Um die Ziele der vorliegenden Erfindung zu erreichen, wird ein Verfahren zur Herstellung eines Halbleiterbauelements zur Verfügung gestellt, wel ches einschließt: Bilden einer dotierten Polysiliziumschicht auf einem Halbleitersubstrat, Bilden einer Oxidschicht zur Bauelementisolation in einer vorbestimmten Region der dotierten Polysiliziumschicht und des Halbleitersubstrats, Bilden einer Ätzstoppschicht auf der Oxidschicht zur Bauelementisolation und der dotierten Polysiliziumschicht, Ätzen einer vorbestimmten Region der Ätzstoppschicht, der dotierten Polysiliziumschicht und des Halbleitersubstrats, um einen eine Gate-Region definierenden Graben zu bilden, Abscheiden einer Gate-Oxidschicht auf der Gate-Region, Bilden einer Gate-Elektrodenschicht und einer harten Maskenschicht, den Graben füllend, und Polieren der Gate-Elektrodenschicht und der harten Maskenschicht, um die Ätzstoppschicht zu exponieren und ein Gate in der Gate-Region zu bilden.
  • Gemäß einem anderen Aspekt schließt ein Verfahren zur Herstellung eines Halbleiterbauelements ein: Bilden einer Polysiliziumschicht auf einem Halbleitersubstrat, Ätzen einer vorbestimmten Region der Polysiliziumschicht und des Halbleitersubstrats, um einen Graben zur Bauelementisolation zu bilden, Bilden einer Oxidschicht, den Graben zur Bauelementisolation füllend, Bilden einer Ätzstoppschicht auf der Oxidschicht und der Polysiliziumschicht, Ätzen einer vorbestimmten Region der Ätzstoppschicht, der Polysiliziumschicht und des Halbleitersubstrats, um einen eine Gate-Region definierenden Graben zu bilden, Abscheiden einer Gate-Oxidschicht auf der Gate-Region, Bilden einer Gate-Elektrodenschicht und einer harten Maskenschicht, den Graben füllend, und Polieren der Gate-Elektrodenschicht und der harten Maskenschicht, um die Ätzstoppschicht zu exponieren und ein Gate in der Gate-Region zu bilden.
  • Gemäß einem anderen Aspekt schließt ein Verfahren zur Herstellung eines Halbleiterbauelements ein: Bilden einer dotierten Polysiliziumschicht auf einem Halbleitersubstrat, Bilden einer Ätzstoppschicht auf der dotierten Polysiliziumschicht, Ätzen einer vorbestimmten Region der Ätzstoppschicht, der dotierten Polysiliziumschicht und des Halbleitersubstrats, um einen eine Gate-Region definierenden Graben zu bilden, Abscheiden einer Gate-Oxidschicht auf der Gate-Region, Bilden einer Gate-Elektrodenschicht und einer harten Maskenschicht, den Graben füllend, Polieren der Gate-Elektrodenschicht und der harten Maskenschicht, um die Ätzstoppschicht zu exponieren und um ein Gate in der Gate-Region zu bilden, Bilden einer ersten Isolationsschicht auf der Ätzstoppschicht und dem Gate, und Bilden eines Kontaktpfropfens zu der dotierten Polysiliziumschicht in einer vorbestimmten Region der ersten Isolationsschicht und der Ätzstoppschicht.
  • 1a bis 1d sind Querschnitte, die ein Verfahren zur Herstellung eines Halbleiterbauelements gemäß dem Stand der Technik darstellen.
  • 2a bis 2i sind Querschnitte, die ein Verfahren zur Herstellung eines Halbleiterbauelements gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung darstellen.
  • Es wird nun im Detail auf beispielhafte Ausführungsformen der vorliegenden Erfindung Bezug genommen. Wo immer möglich werden gleiche Bezugszeichen innerhalb der Zeichnungen verwendet, um gleiche oder ähnliche Teile zu bezeichnen.
  • 2a bis 2d sind Querschnitte, die ein Verfahren zur Herstellung eines Halbleiterbauelements gemäß einer Ausführungsform der vorliegenden Erfindung darstellen.
  • Gemäß 2a wird eine undotierte Polysilizium-Schicht 180 auf einem Halbleitersubstrat 110 gebildet.
  • Gemäß 2b wird die undotierte Polysilizium-Schicht 180 einem Ionenimplantationsprozess ausgesetzt, um in die Polysilizium-Schicht 180 Störstellen zu implantieren, um eine dotierte Polysilizium-Schicht 180-1 zu bilden. Vorzugsweise sind die Störstellen P, As oder eine Kombination derselben. Anschließend kann ein Wärmebehandlungsprozess mit der dotierten Polysiliziumschicht 180-1 durchgeführt werden, um die Störstellen zu aktivieren, so dass Abschnitte der dotierten Polysiliziumschicht 180-1 als Source-Regionen dienen können. In der Alternative kann die dotierte Polysiliziumschicht 180-1 unter Verwendung eines Si-Quellengases und eines Störstellenquellengases gebildet werden, so dass eine Polysiliziumschicht abgeschieden wird, die während des Herstellungsprozesses der Polysiliziumschicht inhärent dotiert ist.
  • Gemäß 2c wird eine (nicht dargestellte) Fotolackschicht auf der dotierten Polysiliziumschicht 180-1 abgeschieden. Die (nicht dargestellte) Fotolackschicht wird dann exponiert und entwickelt, um eine erste Fotolackstruktur 113 zu bilden, die eine vorbestimmte Region der dotierten Polysiliziumschicht 180-1 exponiert, wo eine Bauelementisolationsschicht zu bilden ist. Anschließend werden die vorbestimmte Region der dotierten Polysiliziumschicht 180-1 und das Halbleitersubstrat 110 unter Verwendung der ersten Fotolackschichtstruktur 113 als eine Ätzmaske geätzt, um einen eine Bauelementisolationsregion definierenden Graben 115 zu bilden.
  • Gemäß 2d wird die erste Fotolackschichtstruktur 113 entfernt. Anschließend wird eine den Graben 115 füllende (nicht dargestellt) Oxidschicht gebildet. Dann wird die (nicht dargestellte) Oxidschicht einem CMP-Prozess ausgesetzt, bis die dotierte Polysiliziumschicht 180-1 exponiert ist, um eine Bauelementisolationsschicht 120 zu bilden.
  • Gemäß 2e wird eine Ätzstoppschicht 117 auf der Bauelementisolationsschicht 120 und der dotierten Polysiliziumschicht 180-1 gebildet. Anschließend wird eine (nicht dargestellte) Fotolackschicht auf der Ätzstoppschicht 117 abgeschieden. Die (nicht dargestellte) Fotolackschicht wird dann exponiert und entwickelt, um eine zweite Fotolackschichtstruktur 119 zu bilden, die eine vorbestimmte Gate-Region der Ätzstoppschicht 117 exponiert.
  • Gemäß 2f werden die vorbestimmte Gate-Region der Ätzstoppschicht 117, die dotierte Polysiliziumschicht 180-1 und das Halbleitersubstrat 110 geätzt, um einen eine Gate-Region definierenden (nicht dargestellten) Graben zu bilden. Als nächstes wird eine Gate-Oxidschicht 130 auf der gesamten Oberfläche, einschließlich der Gate-Region, abgeschieden. Anschließend werden eine Gate-Elektrodenschicht 150 und eine harte Maskenschicht 160 zum Füllen des Grabens, welcher die Gate-Region definiert, sequenziell auf der Gate- Oxidschicht 130 abgeschieden. Vorzugsweise schließt die Gate-Elektrodenschicht 150 eine gestapelte Struktur aus einer Gate-Polysiliziumschicht (nicht dargestellt) und einer (nicht dargestellten) Gate-Metallschicht ein. Die Gate-Metallschicht kann ein Metall aufweisen, welches aus der Gruppe ausgewählt ist, die aus W, Co, Ta, Mo, Hf, Nb, V, Zr, Silizid derselben und Kombinationen derselben besteht.
  • Gemäß 2g wird ein CMP-Prozess ausgeführt, bis die Ätzstoppschicht 117 exponiert ist, um Gates 165 in der Gate-Region zu bilden. Hier dient die dotierte Polysiliziumschicht 180-1 als Source/Drain-Regionen. Somit werden die Source/Drain-Regionen gleichzeitig gebildet, während das Gate 165 gebildet wird. Als nächstes wird eine erste Isolationsschicht 163 auf der gesamten Oberfläche der Ätzstoppschicht 117 und des Gates 165 gebildet.
  • Gemäß 2h wird eine vorbestimmte Region der ersten Isolationsschicht 163 und der Ätzstoppschicht 117 geätzt, um ein (nicht dargestelltes) Bit-Leitungskontaktloch zu bilden. Als nächstes wird eine (nicht dargestellte) Polysiliziumschicht, das (nicht dargestellte) Bit-Leitungskontaktloch füllend, auf der gesamten Oberfläche der Isolationsschicht 163 gebildet. Die Polysiliziumschicht wird dann selektiv unter Verwendung einer (nicht dargestellten) Bit-Leitungsmaske geätzt, um einen Bit-Leitungskontaktpfropfen 167 zu der Polysiliziumschicht 180-1 zu bilden. Anschließend wird eine zweite Isolationsschicht 169 auf der ersten Isolationsschicht 163 und dem Bit-Leitungskontaktpfropfen 167 gebildet. Als nächstes wird eine vorbestimmte Region der zweiten Isolationsschicht 169, der ersten Isolationsschicht 163 und der Ätzstoppschicht 117 sequentiell geätzt, um ein (nicht dargestelltes) Speicherknotenkontaktloch zu bilden.
  • Es wird dann eine (nicht dargestellte) Polysiliziumschicht, das (nicht dargestellte) Speicherknotenkontaktloch füllend, auf der gesamten Oberfläche der resultierenden Struktur gebildet. Anschließend wird die Polysiliziumschicht einem Zurückätzprozess oder einem CMP-Prozess ausgesetzt, bis die zweite Isolationsschicht 169 exponiert ist, um einen Speicherknotenkontaktpfropfen 173 zu bilden.
  • Gemäß 2i wird eine untere Elektrodenschicht für eine (nicht dargestellte) Kapazität auf der zweiten Isolationsschicht 169 und dem Speicherknotenkontaktpfropfen 173 gebildet, und dann geätzt, um eine untere Elektrodenschichtstruktur 183 zu bilden. Anschließend werden eine dielektrische Schicht 185 und eine obere Elektrodenschicht 187 für eine Kapazität sequentiell auf der zweiten Isolationsschicht 169 und der unteren Elektrodenschichtstruktur 183 abgeschieden, um eine Kapazität zu bilden. Der nachfolgende Prozess kann durch bekannte Halbleiterherstellungsprozesse durchgeführt werden.
  • Wie oben beschrieben stellt das Verfahren zur Herstellung eines Halbleiterbauelements in Übereinstimmung mit Ausführungsformen der vorliegenden Erfindung eine verbesserte Verbindungseigenschaft für einen Kontaktpfropfen durch Bilden der Bauelementisolationsschicht und der Gate-Leitung nach der Bildung der dotierten Polysiliziumschicht auf dem Halbleitersubstrat zur Verfügung. Demnach wird ein Maskenprozess für einen Polysiliziumpfropfenkontakt nicht benötigt, so dass der Herstellungsprozess vereinfacht wird.

Claims (20)

  1. Verfahren zur Herstellung eines Halbleiterbauelements, welches aufweist: Bilden einer dotierten Polysiliziumschicht auf einem Halbleitersubstrat; Bilden einer Oxidschicht zur Bauelementisolation in einer vorbestimmten Region der dotierten Polysiliziumschicht und des Halbleitersubstrats; Bilden einer Ätzstoppschicht auf der Oxidschicht zur Bauelementisolation und der dotierten Polysiliziumschicht; Ätzen einer vorbestimmten Region der Ätzstoppschicht, der dotierten Polysiliziumschicht und des Halbleitersubstrats, um einen eine Gate-Region definierenden Graben zu bilden; Abscheiden einer Gate-Oxidschicht auf der Gate-Region; Bilden einer Gate-Elektrodenschicht und einer harten Maskenschicht, den Graben füllend; und Polieren der Gate-Elektrodenschicht und der harten Maskenschicht, um die Ätzstoppschicht zu exponieren und ein Gate in der Gate-Region zu bilden.
  2. Verfahren nach Anspruch 1, wobei das Polieren ein chemisch-mechanisches Polieren ist.
  3. Verfahren nach Anspruch 1, wobei das Bilden einer dotierten Polysiliziumschicht auf einem Halbleitersubstrat aufweist: Bilden einer undotierten Polysiliziumschicht auf dem Halbleitersubstrat; und Ausführen eines Ionenimplantationsprozesses auf der undotierten Polysiliziumschicht.
  4. Verfahren nach Anspruch 1, wobei das Bilden einer dotierten Polysiliziumschicht auf einem Halbleitersubstrat aufweist: Bilden der dotierten Polysiliziumschicht unter Verwendung eines Si-Quellengases und eines Störstellenquellengases.
  5. Verfahren nach Anspruch 1, wobei die Gate-Elektrodenschicht eine gestapelte Struktur aus einer Gate-Polysiliziumschicht und einer Gate-Metallschicht aufweist.
  6. Verfahren nach Anspruch 5, wobei die Gate-Metallschicht ein Metall aufweist, welches aus der Gruppe ausgewählt ist, die aus W, Co, Ta, Mo, Hf, Nb, V, Zr, Silizid derselben und Kombinationen derselben besteht.
  7. Verfahren nach Anspruch 1, weiter aufweisend: Bilden einer ersten Isolationsschicht auf der Ätzstoppschicht und dem Gate; Bilden eines Bit-Leitungskontaktpfropfens zu der dotierten Polysiliziumschicht in einer vorbestimmten Region der ersten Isolationsschicht und der Ätzstoppschicht; Bilden einer zweiten Isolationsschicht auf der ersten Isolationsschicht, einschließlich des Bit-Leitungskontaktpfropfens; Bilden eines Speicherknotenkontaktpfropfens in einer vorbestimmten Region der zweiten Isolationsschicht, der ersten Isolationsschicht und der Ätzstoppschicht; Bilden einer unteren Elektrodenschicht auf der zweiten Isolationsschicht und dem Speicherknotenkontaktpfropfen; und Abscheiden einer dielektrischen Schicht und einer unteren Elektrodenschicht über der unteren Elektrodenschicht, um eine Kapazität zu bilden.
  8. Verfahren zur Herstellung eines Halbleiterbauelements, welches aufweist: Bilden einer Polysiliziumschicht auf einem Halbleitersubstrat; Ätzen einer vorbestimmten Region der Polysiliziumschicht und des Halbleitersubstrats, um einen Graben zur Bauelementisolation zu bilden; Bilden einer Oxidschicht, den Graben zur Bauelementisolation füllend; Bilden einer Ätzstoppschicht auf der Oxidschicht und der Polysiliziumschicht; Ätzen einer vorbestimmten Region der Ätzstoppschicht, der Polysiliziumschicht und des Halbleitersubstrats, um einen eine Gate-Region definierenden Graben zu bilden; Abscheiden einer Gate-Oxidschicht auf der Gate-Region; Bilden einer Gate-Elektrodenschicht und einer harten Maskenschicht, den Graben füllend; und Polieren der Gate-Elektrodenschicht und der harten Maskenschicht, um die Ätzstoppschicht zu exponieren und ein Gate in der Gate-Region zu bilden.
  9. Verfahren nach Anspruch 8, wobei das Polysilizium ein dotiertes Polysilizium ist, welches Störstellen aufweist, die aus der Gruppe ausgewählt sind, die aus P, As und einer Kombination derselben besteht.
  10. Verfahren nach Anspruch 8, wobei das Bilden einer Polysiliziumschicht auf einem Halbleitersubstrat aufweist: Bilden einer undotierten Polysiliziumschicht auf dem Halbleitersubstrat; und Ausführen eines Ionenimplantationsprozesses auf der undotierten Polysiliziumschicht.
  11. Verfahren nach Anspruch 8, wobei das Bilden einer Polysiliziumschicht auf einem Halbleitersubstrat aufweist: Bilden einer dotierten Polysiliziumschicht unter Verwendung eines Si-Quellengases und eines Störstellenquellengases.
  12. Verfahren nach Anspruch 8, wobei die Gate-Elektrodenschicht eine gestapelte Struktur aus einer Gate-Polysiliziumschicht und einer Gate-Metallschicht aufweist.
  13. Verfahren nach Anspruch 12, wobei die Gate-Metallschicht ein Metall aufweist, welches aus der Gruppe ausgewählt ist, die aus W, Co, Ta, Mo, Hf, Nb, V, Zr, Silizid derselben und Kombinationen derselben besteht.
  14. Verfahren nach Anspruch 8, wobei das Polieren ein chemisch-mechanisches Polieren ist.
  15. Verfahren nach Anspruch 8, weiterhin aufweisend: Bilden einer ersten Isolationsschicht auf der Ätzstoppschicht und dem Gate; Bilden eines Bit-Leitungskontaktpfropfens zu der dotierten Polysiliziumschicht in einer vorbestimmten Region der ersten Isolationsschicht und der Ätzstoppschicht; Bilden einer zweiten Isolationsschicht auf der ersten Isolationsschicht, einschließlich des Bit-Leitungskontaktpfropfens; Bilden eines Speicherknotenkontaktpfropfens in einer vorbestimmten Regi on der zweiten Isolationsschicht, der ersten Isolationsschicht und der Ätzstoppschicht; Bilden einer unteren Elektrodenschicht auf der zweiten Isolationsschicht und dem Speicherknotenkontaktpfropfen; und Abscheiden einer dielektrischen Schicht und einer unteren Elektrodenschicht über der unteren Elektrodenschicht, um eine Kapazität zu bilden.
  16. Verfahren zur Herstellung eines Halbleiterbauelements, welches aufweist: Bilden einer dotierten Polysiliziumschicht auf einem Halbleitersubstrat; Bilden einer Ätzstoppschicht auf der dotierten Polysiliziumschicht; Ätzen einer vorbestimmten Region der Ätzstoppschicht, der dotierten Polysiliziumschicht und des Halbleitersubstrats, um einen eine Gate-Region definierenden Graben zu bilden; Abscheiden einer Gate-Oxidschicht auf der Gate-Region; Bilden einer Gate-Elektrodenschicht und einer harten Maskenschicht, den Graben füllend; Polieren der Gate-Elektrodenschicht und der harten Maskenschicht, um die Ätzstoppschicht zu exponieren und um ein Gate in der Gate-Region zu bilden; Bilden einer ersten Isolationsschicht auf der Ätzstoppschicht und dem Gate; und Bilden eines Kontaktpfropfens zu der dotierten Polysiliziumschicht in einer vorbestimmten Region der ersten Isolationsschicht und der Ätzstoppschicht.
  17. Verfahren nach Anspruch 16, wobei das Polieren ein chemisch-mechanisches Polieren ist.
  18. Verfahren nach Anspruch 16, wobei das Bilden einer dotierten Polysiliziumschicht auf einem Halbleitersubstrat aufweist: Bilden einer undotierten Polysiliziumschicht auf dem Halbleitersubstrat; und Ausführen eines Ionenimplantationsprozesses auf der undotierten Polysiliziumschicht.
  19. Verfahren nach Anspruch 16, wobei das Bilden einer dotierten Polysiliziumschicht auf einem Halbleitersubstrat aufweist: Bilden der Polysiliziumschicht unter Verwendung eines Si-Quellengases und eines Störstellenquellengases.
  20. Verfahren nach Anspruch 16, wobei die Gate-Elektrodenschicht eine gestapelte Struktur aus einer Gate-Polysiliziumschicht und einer Gate-Metallschicht aufweist.
DE102005026315A 2005-03-18 2005-06-07 Verfahren zur Herstellung eines Halbleiterbauelements Expired - Fee Related DE102005026315B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2005-0022618 2005-03-18
KR1020050022618A KR100596833B1 (ko) 2005-03-18 2005-03-18 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
DE102005026315A1 DE102005026315A1 (de) 2006-09-21
DE102005026315B4 true DE102005026315B4 (de) 2010-11-25

Family

ID=36933986

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005026315A Expired - Fee Related DE102005026315B4 (de) 2005-03-18 2005-06-07 Verfahren zur Herstellung eines Halbleiterbauelements

Country Status (6)

Country Link
US (1) US7332397B2 (de)
JP (1) JP5047475B2 (de)
KR (1) KR100596833B1 (de)
CN (1) CN100576505C (de)
DE (1) DE102005026315B4 (de)
TW (1) TWI261295B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101374335B1 (ko) * 2007-09-10 2014-03-17 삼성전자주식회사 국부적으로 두꺼운 유전막을 갖는 리세스 채널트랜지스터의 제조방법 및 관련된 소자
JP2009182114A (ja) 2008-01-30 2009-08-13 Elpida Memory Inc 半導体装置およびその製造方法
CN101572224B (zh) * 2008-04-30 2011-05-04 中芯国际集成电路制造(北京)有限公司 多晶硅浮栅的制作方法以及半导体器件的制作方法
KR101051577B1 (ko) 2009-06-30 2011-07-22 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법
US8507996B2 (en) * 2009-09-22 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Block contact plugs for MOS devices
KR101095802B1 (ko) * 2010-01-07 2011-12-21 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
KR101164974B1 (ko) * 2010-12-15 2012-07-12 에스케이하이닉스 주식회사 매립게이트를 구비한 반도체 장치 제조방법
KR102188883B1 (ko) * 2013-12-13 2020-12-14 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN108257957A (zh) * 2016-12-29 2018-07-06 联华电子股份有限公司 半导体结构及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621451A (ja) * 1992-07-02 1994-01-28 Seiko Epson Corp 半導体装置の製造方法
EP0931350B1 (de) * 1996-09-18 2002-02-27 Advanced Micro Devices Inc. Verfahren zur Herstellung eines selbstjustierten kurzkanal- VMOS feldeffekttransistors

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06318680A (ja) * 1993-05-10 1994-11-15 Nec Corp 半導体記憶装置およびその製造方法
JPH07161977A (ja) * 1993-12-06 1995-06-23 Hitachi Ltd 半導体装置とその製造方法
KR0136995B1 (ko) * 1994-09-08 1998-04-24 김주용 비휘발성메모리셀의제조방법
JP2751909B2 (ja) * 1996-02-26 1998-05-18 日本電気株式会社 半導体装置の製造方法
US5780340A (en) * 1996-10-30 1998-07-14 Advanced Micro Devices, Inc. Method of forming trench transistor and isolation trench
JP3295393B2 (ja) * 1998-10-26 2002-06-24 松下電器産業株式会社 半導体装置の製造方法
US6204128B1 (en) * 1998-10-26 2001-03-20 Matsushita Electronics Corporation Method for fabricating semiconductor device
US6303448B1 (en) * 1998-11-05 2001-10-16 Taiwan Semiconductor Manufacturing Company Method for fabricating raised source/drain structures
KR100370129B1 (ko) * 2000-08-01 2003-01-30 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
KR100574487B1 (ko) * 2002-07-05 2006-04-27 주식회사 하이닉스반도체 반도체소자의 ｍｏｓ 트랜지스터 제조방법
KR100835505B1 (ko) * 2002-07-18 2008-06-04 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100539276B1 (ko) * 2003-04-02 2005-12-27 삼성전자주식회사 게이트 라인을 포함하는 반도체 장치 및 이의 제조 방법
KR20040102720A (ko) * 2003-05-29 2004-12-08 주식회사 하이닉스반도체 반도체소자의 제조방법
JP2005019584A (ja) 2003-06-25 2005-01-20 Sony Corp 半導体装置および半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621451A (ja) * 1992-07-02 1994-01-28 Seiko Epson Corp 半導体装置の製造方法
EP0931350B1 (de) * 1996-09-18 2002-02-27 Advanced Micro Devices Inc. Verfahren zur Herstellung eines selbstjustierten kurzkanal- VMOS feldeffekttransistors

Also Published As

Publication number Publication date
US20060211229A1 (en) 2006-09-21
CN100576505C (zh) 2009-12-30
CN1835208A (zh) 2006-09-20
TW200634897A (en) 2006-10-01
JP5047475B2 (ja) 2012-10-10
TWI261295B (en) 2006-09-01
US7332397B2 (en) 2008-02-19
JP2006261625A (ja) 2006-09-28
DE102005026315A1 (de) 2006-09-21
KR100596833B1 (ko) 2006-07-04

Similar Documents

Publication Publication Date Title
DE102005026315B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE19933480B4 (de) Verfahren zur Herstellung eines zylindrischen Kondensators
DE102004056350B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung mit einem Kondensator, der einen gestuften zylindrischen Aufbau aufweist
DE102004003315B4 (de) Halbleitervorrichtung mit elektrischem Kontakt und Verfahren zur Herstellung derselben
DE10107125B4 (de) Verfahren zum Ausbilden von Kontaktlöchern in einer integrierten Schaltungsvorrichtung durch selektives Ätzen einer Isolationsschicht, um die zu einem Halbleiterbereich benachbarte selbstausrichtende Kontaktfläche zu vergrößern, und dadurch ausgebildeter Kontakt in einer integrierten Schaltungsvorrichtung
DE102004008773B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102013220852B4 (de) Integrierte Schaltungen und Verfahren zum Herstellen von integrierten Schaltungen mit Metall-Gate-Elektroden
DE10141948B4 (de) Halbleiterspeichervorrichtung und Herstellungsverfahren dafür
DE102004002659B4 (de) Halbleitervorrichtung mit einem Kontaktmuster und Herstellungsverfahren dafür
DE102006062958B3 (de) Verfahren zum Herstellen einer integrierten DRAM - Speicherschaltung
DE102004021636B4 (de) Halbleitervorrichtung mit selbstausgerichtetem vergrabenem Kontaktpaar und Verfahren zum Ausbilden desselben
DE102005025951B4 (de) Verfahren zum Herstellen einer Mehrschicht-Gatestapelstruktur mit einer Metallschicht und Gatestapelstruktur für eine FET-Vorrichtung
DE102005027234A1 (de) Verbindungsstrukturen für Halbleitervorrichtungen und Verfahren zum Bilden derselben
DE10347462A1 (de) Bodenelektrode eines Kondensators einer Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE19925657B4 (de) Verfahren zum Ausbilden eines selbstpositionierenden Kontakts in einem Halbleiterbauelement
DE102005028630A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102005031389A1 (de) Widerstandselement mit einem gleichförmigen, von Verfahrensschwankungen unabhängigen Widerstandswert; Integrierte Halbleitervorrichtung mit einem solchen Widerstandselement, sowie Herstellungsverfahren dafür
DE102018205693B4 (de) Verfahren zum bilden von selbstausgerichteten schnitten
DE102019203224A1 (de) Selbstausgerichtete Mehrfachstrukturierungsprozesse mit geschichteten Dornen
DE102013112137A1 (de) Verfahren zum Verarbeiten eines Dies
DE102007035898B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE10260753B4 (de) Verfahren zum Herstellen eines Halbleiter-Bauteils
DE10162905B4 (de) Neuartiges Konsolidierungsverfahren für die Übergangskontaktätzung für DT-basierte DRAM-Bauelemente mit weniger als 150 NM
DE10012198B4 (de) Zylindrisches Kondensatorbauelement mit innenseitigem HSG-Silicium und Verfahren zu seiner Herstellung
DE4113999A1 (de) Integrierte halbleitereinrichtung und herstellungsverfahren fuer diese

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R020 Patent grant now final

Effective date: 20110225

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140101