CN1835208A - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN1835208A
CN1835208A CNA2005100795419A CN200510079541A CN1835208A CN 1835208 A CN1835208 A CN 1835208A CN A2005100795419 A CNA2005100795419 A CN A2005100795419A CN 200510079541 A CN200510079541 A CN 200510079541A CN 1835208 A CN1835208 A CN 1835208A
Authority
CN
China
Prior art keywords
layer
grid
polysilicon layer
semiconductor substrate
doped polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100795419A
Other languages
English (en)
Other versions
CN100576505C (zh
Inventor
金相喆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1835208A publication Critical patent/CN1835208A/zh
Application granted granted Critical
Publication of CN100576505C publication Critical patent/CN100576505C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47L—DOMESTIC WASHING OR CLEANING; SUCTION CLEANERS IN GENERAL
    • A47L15/00—Washing or rinsing machines for crockery or tableware
    • A47L15/0097—Combination of dishwashers with other household appliances
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47L—DOMESTIC WASHING OR CLEANING; SUCTION CLEANERS IN GENERAL
    • A47L15/00—Washing or rinsing machines for crockery or tableware
    • A47L15/42—Details
    • A47L15/4278—Nozzles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B02—CRUSHING, PULVERISING, OR DISINTEGRATING; PREPARATORY TREATMENT OF GRAIN FOR MILLING
    • B02C—CRUSHING, PULVERISING, OR DISINTEGRATING IN GENERAL; MILLING GRAIN
    • B02C18/00—Disintegrating by knives or other cutting or tearing members which chop material into fragments
    • B02C18/06—Disintegrating by knives or other cutting or tearing members which chop material into fragments with rotating knives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Food Science & Technology (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)

Abstract

本发明揭示一种制造半导体器件的方法，其包括以下步骤：在半导体衬底上形成掺杂多晶硅层；在该掺杂多晶硅层及该半导体衬底上的预定区域上形成用于器件隔离的氧化物膜；在用于器件隔离的该氧化物膜及该掺杂多晶硅层上形成蚀刻停止层；蚀刻该蚀刻停止层、该掺杂多晶硅层及该半导体衬底的预定区域，以形成界定栅极区域的沟槽；在该栅极区域上沉积栅极氧化物膜；形成栅极电极层及填充该沟槽的硬掩模层；及抛光该栅极电极层及该硬掩模层，以曝光该蚀刻停止层，且在该栅极区域中形成栅极。

Description

制造半导体器件的方法
技术领域
本发明一般地涉及一种半导体器件，尤其涉及一种制造半导体器件的方法。尽管本发明适合用于一较宽的应用范围，但是尤其适合用于在于半导体衬底上形成掺杂多晶硅层后制造器件隔离膜及栅极线。
背景技术
图1a至图1d为说明用于制造半导体器件的现有技术方法的截面图。参看图1a，界定有源区的器件隔离膜20形成于半导体衬底上。参看图1b，栅极氧化物膜30、栅极多晶硅层40、栅极金属层50及硬掩模层60的堆叠结构接着形成于半导体衬底10及器件隔离膜20上。
光致抗蚀剂膜(未图示)沉积于硬掩模层60上。接着将该光致抗蚀剂膜(未图示)曝光且显影，以形成界定栅极区域的光致抗蚀剂膜图案(未图标)。其后，如图1c所示，将该光致抗蚀剂膜图案用作蚀刻掩模来蚀刻该堆叠结构以形成栅极结构65，其每一个均包括栅极氧化物膜图案30a、栅极多晶硅层图案40a、栅极金属层图案50a及硬掩模层图案60a。其后，移除该光致抗蚀剂膜图案。
参看图1d，将栅极结构65用作掩模而使半导体衬底10经受离子注入过程。接着，栅极隔片70形成于栅极结构65的侧壁上。然后，形成多晶硅层，以填满具有栅极隔片70的栅极结构65之间的开口。接着，多晶硅层经受一化学机械抛光(CMP)过程，以形成用以接触至半导体衬底10的区域的多晶硅插塞80。
根据前述的常规方法，在形成该器件隔离膜及该栅极线之后形成诸多晶硅插塞。因此，难以形成填充诸栅极结构之间的开口的诸多晶硅插塞，因为当集成密度提高时，诸开口的大小将减小。此外，在于诸栅极结构之间形成诸开口的蚀刻过程中，可能会损坏该半导体衬底的表面，或该半导体衬底可能不会完全暴露。
发明内容
本发明的一目的在于提供一种制造半导体器件的方法以提高该半导体器件的接触特性。
本发明的另一目的在于提供一种制造半导体器件的方法以简化半导体器件的制造过程。
为实现本发明的诸目的，提供一种制造半导体器件的方法，该方法包括以下步骤：在半导体衬底上形成掺杂多晶硅层；在该掺杂多晶硅层及该半导体衬底上的预定区域上形成用于器件隔离的氧化物膜；在用于器件隔离的该氧化物膜及该掺杂多晶硅层上形成蚀刻停止层；蚀刻该蚀刻停止层、该掺杂多晶硅层及该半导体衬底的预定区域，以形成界定栅极区域的沟槽；在该栅极区域上沉积栅极氧化物膜；形成栅极电极层及填充该沟槽的硬掩模层；及抛光该栅极电极层及该硬掩模层，以暴露该蚀刻停止层，且在该栅极区域中形成栅极。
在另一方面中，一种制造半导体器件的方法包括以下步骤：在半导体衬底上形成掺杂多晶硅层；蚀刻该多晶硅层及该半导体衬底的预定区域以形成用于器件隔离的沟槽；形成填充用于器件隔离的沟槽的氧化物膜；在该氧化物膜及该多晶硅层上形成蚀刻停止层；蚀刻该蚀刻停止层、该多晶硅层及该半导体衬底的预定区域，以形成界定栅极区域的沟槽；在该栅极区域上沉积栅极氧化物膜；形成栅极电极层及填充该沟槽的硬掩模层；及抛光该栅极电极层及该硬掩模层，以暴露该蚀刻停止层，且在该栅极区域中形成栅极。
在另一方面中，一种制造半导体器件的方法包括以下步骤：在半导体衬底上形成掺杂多晶硅层；在该掺杂多晶硅层上形成蚀刻停止层；蚀刻该蚀刻停止层、该掺杂多晶硅层及该半导体衬底的预定区域，以形成界定栅极区域的沟槽；在该栅极区域上沉积栅极氧化物膜；形成栅极电极层及填充该沟槽的硬掩模层；抛光该栅极电极层及该硬掩模层，以暴露该蚀刻停止层且在该栅极区域中形成栅极；在该蚀刻停止层及该栅极上形成第一绝缘膜；及在该第一绝缘膜及该蚀刻停止层的预定区域中形成延伸至该掺杂多晶硅层的接触插塞。
附图说明
图1a至图1d为说明制造半导体器件的相关技术方法的截面图。
图2a至图2i为说明用于根据本发明的优选实施例来制造半导体器件的方法的截面图。
主要组件符号说明
10，110  半导体衬底
20，120  器件隔离膜
30，130  栅极氧化物膜
30a      栅极氧化物膜图案
40       栅极多晶硅层
40a      栅极多晶硅层图案
50       栅极金属层
50a      栅极金属层图案
60，160  硬掩模层
60a      硬掩模层图案
65       栅极结构
70       栅极隔片
80       多晶硅插塞
110      半导体衬底
113      第一光致抗蚀剂膜图案
115      沟槽
117      蚀刻停止层
119      第二光致抗蚀剂膜图案
130      栅极氧化物膜
150      栅极电极层
163      第一绝缘膜
165      栅极
167      位线接触插塞
169      第二绝缘膜
173      存储节点接触插塞
180      未掺杂多晶硅层
183      下部电极层图案
185      介电膜
187      上部电极层
180-1    掺杂多晶硅层
具体实施方式
现将详细说明本发明的示范性实施例。任何可能情况下，在所有附图中相同参考数字指代相同或相似零件。
图2a至图2i为说明用于根据本发明的一实施例来制造半导体器件的方法的截面图。
参看图2a，在一半导体衬底110上形成未掺杂的多晶硅层180。
参看图2b，该未掺杂的多晶硅层180经受离子注入过程以将杂质注入多晶硅层180，以形成掺杂多晶硅层180-1。优选地，诸杂质为P、As或其组合。其后，可在掺杂多晶硅层180-1上执行热处理过程以活化诸杂质，使得掺杂多晶硅层180-1的诸部分可用作源极/漏极区域。或者，可使用Si源气体或杂质源气体形成掺杂多晶硅层180-1，使得在该多晶硅层的形成过程中沉积，意即固有掺杂，多晶硅层。
参看图2c，在该掺杂多晶硅层180-1上沉积光致抗蚀剂膜(未图示)。接着曝光并显影该光致抗蚀剂膜(未图示)，以形成第一光致抗蚀剂图案113，其曝光待形成器件隔离膜的掺杂多晶硅层180-1的预定区域。其后，将该第一光致抗蚀剂膜图案113用作蚀刻掩模蚀刻掺杂多晶硅层180-1及半导体衬底110的预定区域，以形成界定器件隔离区域的沟槽115。
参看图2d，移除第一光致抗蚀剂膜图案113。其后，形成填充沟槽115的氧化物膜(未图示)。然后，该氧化物膜(未图示)经受CMP过程直至暴露掺杂多晶硅层180-1，以形成器件隔离膜120。
参看图2e，在器件隔离膜120及掺杂多晶硅层180-1上形成蚀刻停止层117。其后，在蚀刻停止层117上沉积光致抗蚀剂膜(未图示)。接着曝光且显影该光致抗蚀剂膜(未图示)，以形成暴露蚀刻停止层117的预定栅极区域的第二光致抗蚀剂膜图案119。
参看图2f，蚀刻该蚀刻停止层117、掺杂多晶硅层180-1及半导体衬底110的预定栅极区域，以形成界定栅极区域的沟槽(未图示)。然后，在包括该栅极区域的整个表面上沉积栅极氧化物膜130。接着，依次将栅极电极层150及用于填充界定该栅极区域的沟槽的硬掩模层160沉积于栅极氧化物膜130上。优选地，栅极电极层150包括栅极多晶硅层(未图示)与栅极金属层(未图标)的堆叠结构。该栅极金属层可包括选自由W、Co、Ta、Mo、Hf、Nb、V、Zr、其硅化物及其组合组成的群的金属。
参看图2g，执行CMP过程直至暴露蚀刻停止层117，以在该栅极区域中形成栅极165。在此，掺杂多晶硅层180-1用作源极/漏极区域。因此，该源极/漏极区域与栅极165同时形成。然后，在蚀刻停止层117与栅极165的整个表面上形成第一绝缘膜163。
参看图2h，蚀刻第一绝缘膜163及蚀刻停止层117的预定区域，以形成位线接触孔(未图示)。然后，在绝缘膜163的整个表面上形成填充该位线接触孔(未图示)的多晶硅层。接着，使用位线掩模(未图示)来选择性地蚀刻该多晶硅层，以形成延伸至多晶硅180-1的位线接触插塞167。其后，在第一绝缘膜163及位线接触插塞167上形成第二绝缘膜169。然后，依次蚀刻第二绝缘膜169、第一绝缘膜163及蚀刻停止层117的预定区域，以形成存储节点接触孔(未图示)。
接着，在所得结构的整个表面上形成填充该存储节点接触孔(未图示)的多晶硅层(未图示)。其后，该多晶硅层经受回蚀过程或CMP过程直至暴露第二绝缘膜169，以形成存储节点接触插塞173。
参看图2i，在第二绝缘膜169及存储节点接触插塞173上形成用于电容器的下部电极层(未图示)，且接着将其蚀刻以形成下部电极层图案183。其后，依次将用于电容器的介电膜185及上部电极层187沉积于第二绝缘膜169及下部电极层图案183上，以形成电容器。可藉由已知的半导体制造过程实施后续制造工艺。
如上所述，根据本发明实施例的制造半导体器件的方法在该半导体衬底上形成该掺杂多晶硅层后，形成该器件隔离膜及该栅极线，由此为接触插塞提供了改善的结特性。因此，不需要用于多晶硅插塞接触的掩模过程，从而简化了该制造过程。
提供前述的本发明的各种实施例的描述是出于说明及描述的目的。其并不意欲穷举或将本发明限制至所讨论的细节形式，且根据上述教导可能具有修改及变更或其可自本发明的实施中获得。选择且描述诸实施例以解释本发明的原理，是为了使本领域的技术人员以各种实施例利用本发明，且涵盖适合于特定使用的各种修改。
本发明要求于2005年3月18日在韩国提交的韩国专利申请No.2005-0022618的权益，在此将其全文引入以作参考。

Claims (20)

1.一种制造半导体器件的方法，包括：
在半导体衬底上形成掺杂多晶硅层；
在所述掺杂多晶硅层及半导体衬底的预定区域中形成用于器件隔离的氧化物膜；
在该用于器件隔离的氧化物膜及该掺杂多晶硅层上形成蚀刻停止层；
蚀刻所述蚀刻停止层、所述掺杂多晶硅层及所述半导体衬底的预定区域，以形成界定栅极区域的沟槽；
在所述栅极区域上沉积栅极氧化物膜；
形成栅极电极层及填充所述沟槽的硬掩模层；及
抛光所述栅极电极层及硬掩模层，以暴露该蚀刻停止层，且在所述栅极区域中形成栅极。
2.如权利要求1所述的方法，其中所述抛光为化学机械抛光。
3.如权利要求1所述的方法，其中在半导体衬底上形成掺杂多晶硅层包括：
在所述半导体衬底上形成未掺杂多晶硅层；及
在所述未掺杂多晶硅层上执行离子注入过程。
4.如权利要求1所述的方法，其中在所述半导体衬底上形成掺杂多晶硅层包括：
使用Si源气体及杂质源气体来形成所述掺杂多晶硅层。
5.如权利要求1所述的方法，其中所述栅极电极层包括栅极多晶硅层与栅极金属层的堆叠结构。
6.如权利要求5所述的方法，其中所述栅极金属层包括选自由W、Co、Ta、Mo、Hf、Nb、V、Zr、其硅化物及其组合组成的群的金属。
7.如权利要求1所述的方法，进一步包括：
在所述蚀刻停止层及所述栅极上形成第一绝缘膜；
在所述第一绝缘膜及蚀刻停止层的预定区域中形成延伸至所述掺杂多晶硅层的位线接触插塞；
在包括所述位线接触插塞的第一绝缘膜上形成第二绝缘膜；
在所述第二绝缘膜、所述第一绝缘膜及所述蚀刻停止层的预定区域中形成存储节点接触插塞；
在所述第二绝缘膜及所述存储节点接触插塞上形成下部电极层；及在所述下部电极层上沉积介电层及上部电极层，以形成电容器。
8.一种制造半导体器件的方法，包括：
在半导体衬底上形成多晶硅层；
蚀刻所述多晶硅层及所述半导体衬底的预定区域，以形成用于器件隔离的沟槽；
形成填充该用于器件隔离的沟槽的氧化物膜；
在所述氧化物膜及所述多晶硅层上形成蚀刻停止层；
蚀刻所述蚀刻停止层、所述多晶硅层及所述半导体衬底的预定区域，以形成界定栅极区域的沟槽；
在所述栅极区域上沉积栅极氧化物膜；
形成栅极电极层及填充该沟槽的硬掩模层；及
抛光所述栅极电极层及所述硬掩模层，以暴露所述蚀刻停止层，且在所述栅极区域中形成栅极。
9.如权利要求8所述的方法，其中所述多晶硅为具有选自由P、As及其组合物组成的群的杂质的掺杂多晶硅。
10.如权利要求8所述的方法，其中在半导体衬底上形成多晶硅层包括：在所述半导体衬底上形成未掺杂多晶硅层；及
在所述未掺杂多晶硅层上执行离子注入过程。
11.如权利要求8所述的方法，其中在半导体衬底上形成多晶硅层包括：使用Si源气体及杂质源气体来形成掺杂多晶硅层。
12.如权利要求8所述的方法，其中所述栅极电极层包括栅极多晶硅层与栅极金属层的堆叠结构。
13.如权利要求12所述的方法，其中所述栅极金属层包括选自由W、Co、Ta、Mo、Hf、Nb、V、Zr、其硅化物及其组合物组成的群的金属。
14.如权利要求8所述的方法，其中所述抛光为化学机械抛光。
15.如权利要求8所述的方法，进一步包括：
在所述蚀刻停止层及所述栅极上形成第一绝缘膜；
在所述第一绝缘膜及所述蚀刻停止层的预定区域中形成延伸至所述掺杂多晶硅层的位线接触插塞；
在包括所述位线接触插塞的所述第一绝缘膜上形成第二绝缘膜；
在所述第二绝缘膜、所述第一绝缘膜及所述蚀刻停止层的预定区域中形成存储节点接触插塞；
在所述第二绝缘膜及所述存储节点接触插塞上形成下部电极层；及
在所述下部电极层上沉积介电层及上部电极层，以形成电容器。
16.一种制造半导体器件的方法，包括：
在半导体衬底上形成掺杂多晶硅层；
在所述掺杂多晶硅层上形成蚀刻停止层；
蚀刻所述蚀刻停止层、所述掺杂多晶硅层及所述半导体衬底的预定区域，以形成界定栅极区域的沟槽；
在所述栅极区域上沉积栅极氧化物膜；
形成栅极电极层及填充所述沟槽的硬掩模层；
抛光所述栅极电极层及所述硬掩模层，以暴露所述蚀刻停止层，且在所述栅极区域中形成栅极；
在所述蚀刻停止层及所述栅极上形成第一绝缘膜；及
在所述第一绝缘膜及所述蚀刻停止层的预定区域中形成延伸至所述掺杂多晶硅层的接触插塞。
17.如权利要求16所述的方法，其中所述抛光为化学机械抛光。
18.如权利要求16所述的方法，其中在半导体衬底上形成掺杂多晶硅层包括：
在所述半导体衬底上形成未掺杂多晶硅层；及
在所述未掺杂多晶硅层上执行离子注入过程。
19.如权利要求16所述的方法，其中在半导体衬底上形成掺杂多晶硅层包括：
使用Si源气体及杂质源气体来形成所述多晶硅层。
20.如权利要求16所述的方法，其中所述栅极电极层包括栅极多晶硅层与栅极金属层的堆叠结构。
CN200510079541A 2005-03-18 2005-06-23 制造半导体器件的方法 Expired - Fee Related CN100576505C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050022618A KR100596833B1 (ko) 2005-03-18 2005-03-18 반도체 소자의 제조 방법
KR22618/05 2005-03-18

Publications (2)

Publication Number Publication Date
CN1835208A true CN1835208A (zh) 2006-09-20
CN100576505C CN100576505C (zh) 2009-12-30

Family

ID=36933986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510079541A Expired - Fee Related CN100576505C (zh) 2005-03-18 2005-06-23 制造半导体器件的方法

Country Status (6)

Country Link
US (1) US7332397B2 (zh)
JP (1) JP5047475B2 (zh)
KR (1) KR100596833B1 (zh)
CN (1) CN100576505C (zh)
DE (1) DE102005026315B4 (zh)
TW (1) TWI261295B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024784A (zh) * 2009-09-22 2011-04-20 台湾积体电路制造股份有限公司 用于mos器件的块状接触塞
CN101572224B (zh) * 2008-04-30 2011-05-04 中芯国际集成电路制造(北京)有限公司 多晶硅浮栅的制作方法以及半导体器件的制作方法
CN108257957A (zh) * 2016-12-29 2018-07-06 联华电子股份有限公司 半导体结构及其制作方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101374335B1 (ko) * 2007-09-10 2014-03-17 삼성전자주식회사 국부적으로 두꺼운 유전막을 갖는 리세스 채널트랜지스터의 제조방법 및 관련된 소자
JP2009182114A (ja) 2008-01-30 2009-08-13 Elpida Memory Inc 半導体装置およびその製造方法
KR101051577B1 (ko) 2009-06-30 2011-07-22 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법
KR101095802B1 (ko) * 2010-01-07 2011-12-21 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
KR101164974B1 (ko) * 2010-12-15 2012-07-12 에스케이하이닉스 주식회사 매립게이트를 구비한 반도체 장치 제조방법
KR102188883B1 (ko) * 2013-12-13 2020-12-14 삼성전자주식회사 반도체 소자 및 그 제조 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621451A (ja) * 1992-07-02 1994-01-28 Seiko Epson Corp 半導体装置の製造方法
JPH06318680A (ja) * 1993-05-10 1994-11-15 Nec Corp 半導体記憶装置およびその製造方法
JPH07161977A (ja) * 1993-12-06 1995-06-23 Hitachi Ltd 半導体装置とその製造方法
KR0136995B1 (ko) * 1994-09-08 1998-04-24 김주용 비휘발성메모리셀의제조방법
JP2751909B2 (ja) * 1996-02-26 1998-05-18 日本電気株式会社 半導体装置の製造方法
US5808340A (en) * 1996-09-18 1998-09-15 Advanced Micro Devices, Inc. Short channel self aligned VMOS field effect transistor
US5780340A (en) * 1996-10-30 1998-07-14 Advanced Micro Devices, Inc. Method of forming trench transistor and isolation trench
JP3295393B2 (ja) * 1998-10-26 2002-06-24 松下電器産業株式会社 半導体装置の製造方法
US6204128B1 (en) * 1998-10-26 2001-03-20 Matsushita Electronics Corporation Method for fabricating semiconductor device
US6303448B1 (en) * 1998-11-05 2001-10-16 Taiwan Semiconductor Manufacturing Company Method for fabricating raised source/drain structures
KR100370129B1 (ko) * 2000-08-01 2003-01-30 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
KR100574487B1 (ko) * 2002-07-05 2006-04-27 주식회사 하이닉스반도체 반도체소자의 ｍｏｓ 트랜지스터 제조방법
KR100835505B1 (ko) * 2002-07-18 2008-06-04 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100539276B1 (ko) * 2003-04-02 2005-12-27 삼성전자주식회사 게이트 라인을 포함하는 반도체 장치 및 이의 제조 방법
KR20040102720A (ko) * 2003-05-29 2004-12-08 주식회사 하이닉스반도체 반도체소자의 제조방법
JP2005019584A (ja) 2003-06-25 2005-01-20 Sony Corp 半導体装置および半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101572224B (zh) * 2008-04-30 2011-05-04 中芯国际集成电路制造(北京)有限公司 多晶硅浮栅的制作方法以及半导体器件的制作方法
CN102024784A (zh) * 2009-09-22 2011-04-20 台湾积体电路制造股份有限公司 用于mos器件的块状接触塞
CN102024784B (zh) * 2009-09-22 2013-03-20 台湾积体电路制造股份有限公司 用于mos器件的块状接触塞
CN108257957A (zh) * 2016-12-29 2018-07-06 联华电子股份有限公司 半导体结构及其制作方法

Also Published As

Publication number Publication date
DE102005026315B4 (de) 2010-11-25
JP5047475B2 (ja) 2012-10-10
DE102005026315A1 (de) 2006-09-21
KR100596833B1 (ko) 2006-07-04
JP2006261625A (ja) 2006-09-28
CN100576505C (zh) 2009-12-30
TW200634897A (en) 2006-10-01
US7332397B2 (en) 2008-02-19
TWI261295B (en) 2006-09-01
US20060211229A1 (en) 2006-09-21

Similar Documents

Publication Publication Date Title
CN1278384C (zh) 制造半导体器件的方法
CN1835208A (zh) 制造半导体器件的方法
CN1035141C (zh) 半导体存储器的制造方法
CN1518100A (zh) 半导体器件及其制造方法
CN1474436A (zh) 具有自对准节接触孔的半导体器件及其制造方法
CN1725515A (zh) 具有重叠栅电极的半导体器件及其制造方法
CN1497708A (zh) 半导体器件的制造方法及制成的半导体器件
CN1858900A (zh) 在存储器件中制造三沟道晶体管的方法
CN1812076A (zh) 制造半导体器件的方法
KR20200062353A (ko) 다중레벨 드레인 선택 게이트 격리를 포함하는 3차원 메모리 디바이스 및 그 제조 방법
CN1992201A (zh) 用于形成具有鳍状结构的半导体元件的方法
CN1577823A (zh) 半导体器件及其制造方法
CN1293638C (zh) 半导体存储器件和采用镶嵌位线工艺制造该器件的方法
CN101079393A (zh) 使用改进自动校准接触工艺在半导体中形成电接触的方法
CN1240121C (zh) 半导体器件及使用金属镶嵌工艺制造半导体器件的方法
CN100336170C (zh) 形成半导体器件的电容器的方法
CN1287431C (zh) 用于制造半导体器件的方法
CN1630040A (zh) 制造凹式栅极结构的方法
CN1832131A (zh) 制造半导体器件的方法
CN1260777C (zh) 制造半导体器件的接触垫的方法
CN109524414B (zh) 一种三维存储器及其制作方法
CN1249807C (zh) 掩膜只读存储器的制造方法
CN1469434A (zh) 接触孔的形成方法
CN1236974A (zh) 用两个腐蚀图形制造半导体存储器件的方法
CN1788356A (zh) 沟槽存储电容器及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091230

Termination date: 20130623