CN102024784B - 用于mos器件的块状接触塞 - Google Patents
用于mos器件的块状接触塞 Download PDFInfo
- Publication number
- CN102024784B CN102024784B CN201010265499.0A CN201010265499A CN102024784B CN 102024784 B CN102024784 B CN 102024784B CN 201010265499 A CN201010265499 A CN 201010265499A CN 102024784 B CN102024784 B CN 102024784B
- Authority
- CN
- China
- Prior art keywords
- contact plug
- semiconductor substrate
- inner edge
- overlapping piece
- layer overlapping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000002955 isolation Methods 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 229910021332 silicide Inorganic materials 0.000 claims description 18
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 125000006850 spacer group Chemical group 0.000 abstract 2
- 238000000034 method Methods 0.000 description 26
- 239000010410 layer Substances 0.000 description 24
- 208000036252 interstitial lung disease 1 Diseases 0.000 description 17
- 230000015572 biosynthetic process Effects 0.000 description 14
- 206010010144 Completed suicide Diseases 0.000 description 11
- 239000004020 conductor Substances 0.000 description 10
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 239000005749 Copper compound Substances 0.000 description 1
- 241000027294 Fusi Species 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 208000029523 Interstitial Lung disease Diseases 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 150000001880 copper compounds Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种集成电路结构包括半导体衬底；栅极层叠件，上覆半导体衬底；栅极隔离件，在栅极层叠件的侧壁上；第一接触塞，具有接触栅极隔离件侧壁的内缘和与栅极层叠件的顶面相齐的顶面；以及第二接触塞，在第一接触塞的上方并接触第一接触塞。第二接触塞的截面积比第一接触塞的截面积小。
Description
技术领域
本发明一般涉及集成电路，更特别地，涉及金属氧化物半导体(MOS)器件和用于连接到MOS器件的接触塞。
背景技术
在现代集成电路中，半导体器件形成在半导体衬底上，并且通过金属化层连接。金属化层通过接触塞(contact plug)连接到半导体器件。同样地，外部焊盘也通过接触塞连接到半导体器件。
典型地，接触塞的形成工艺包括在半导体器件的上方形成层间电介质(ILD)，在ILD内形成接触开口，以及用金属材料填充接触开口。但是，随着集成电路尺寸按比例缩小需要的增大，上面讨论的工艺存在很多缺点。当水平尺寸(例如，相邻多晶硅线之间的PO-PO间距)不断收缩时，圆形接触塞的直径以及接触塞和硅化物之间的接触面积的直径也减小。ILD的厚度不是按照与接触塞的宽度减小相同的比例而减小。因此，接触塞的纵横比增大，导致接触形成工艺越来越困难。
集成电路的尺寸按比例缩小导致几个问题。首先，在其中不产生孔隙的情况下填充接触开口变得越来越困难。其次，接触塞经常与源极/漏极硅化物区域物理接触，因此产生接触电阻。然而，由于金属和金属硅化物之间的接触电阻通常很高，所以接触塞和下层硅化物区域之间的接触面面积的减小使得已经很高的接触电阻被进一步恶化。第三，形成接触开口的工艺窗口变得越来越窄。接触开口形成中的失准可引起短路或开路，导致产量损失。因此，接触塞的形成已经成为集成电路尺寸按比例缩小的瓶颈。
发明内容
根据本实施例的一个方面，一种集成电路结构包括半导体衬底；栅极层叠件(gate stack)，上覆半导体衬底；栅极隔离件，在栅极层叠件的侧壁上；第一接触塞，具有接触栅极隔离件侧壁的内缘，其顶面与栅极层叠件的顶面相齐；以及第二接触塞，在第一接触塞的上方并接触第一接触塞。第二接触塞的截面积比第一接触塞的截面积小。
还公开了其他实施例。
附图说明
为了更全面地理解本发明和其优势，将下面结合附图的描述作为参考，其中：
图1A到图6B为根据实施例的在集成电路结构制造中的各个中间阶段的截面图；
图7到图14为根据另一实施例的在集成电路结构制造中的各个中间阶段的截面图。
具体实施方式
下面，将详细描述本发明实施例的实施和使用。然而，应该认识到，本发明提供了很多可以体现为特定内容的多种变体的适用发明理念。所描述的特定实施例仅仅是实施和使用本发明的特定方式的说明，其并不用于限制本发明的范围。
根据实施例，提供了一种包括金属氧化物半导体(MOS)器件的新型集成电路结构及其制造方法。示出了制造实施例的中间阶段。然后讨论实施例的各种变体。贯穿各个视图和说明性实施例，使用相同的参考标号表示相同的元件。
图1A和1B分别示出了实施例的截面图和顶视图。参考图1A，形成MOS器件10。MOS器件10形成在半导体衬底12的表面，半导体衬底12可由众所周知的半导体材料形成，如硅、锗、锗化硅、砷化镓等。半导体衬底12也可以是块状硅衬底或绝缘硅(SOI)衬底。在半导体衬底12中形成浅槽隔离(STI)区域14并分隔用来在其上形成源极、漏极和栅极层叠件的有源区域16。MOS器件10还可包括源极区域和漏极区域(此后称作源极/漏极区域)18、轻掺杂源极/漏极(LDD)区域20和源极/漏极硅化物区域22。在有源区域16的上方形成包括栅极电介质26和栅电极28的栅极层叠件。如本领域技术人员所熟知，栅极电介质26可由氧化硅、氮化硅、氮氧化硅和/或高k介电材料形成。栅电极28可包括含硅部分(如，多晶硅)和在含硅部分顶部上的栅极硅化物(未显示)。栅极隔离件30形成在栅极层叠件的侧壁上。MOS器件10的所述部件的形成工艺是本领域的熟知技术，因此此处不再赘述。图1B示出了图1A中所示结构的顶视图。
图2A示出了层间电介质(ILD)32的形成，ILD32可选地被称作ILD132，这是由于它是合成的ILD的第一层。ILD1 32的形成工艺包括使ILD覆盖形成到比栅电极28的顶面高的水平面，然后执行化学机械研磨(CMP)来使ILD层平坦化以形成ILD1 32。ILD1 32的顶面可比栅极隔离件30和栅电极28稍高。ILD1 32可由氧化物、氮化物、氮氧化物和包括通过等离子增强化学汽相沉积(PECVD)、旋涂玻璃法(SOG)或其它电介质旋涂法(Spin-on-Dielectric，SOD)形成的碳基层、Si基层的低k介电层、或其组合形成。图2B示出了图2A中所示结构的顶视图。
接下来，如图3A(截面图)和图3B(顶视图)所示，施加光刻胶36并通过光刻法对其进行图案化，使得直接位于源极/漏极硅化物区域22上方的ILD1 32部分、和部分的栅电极28以及相应部分的栅极隔离件30都露出。然后，在顺序的介电蚀刻工艺后去除露出的ILD1 32部分。由此产生的面对栅电极28的ILD1 32的边缘38可与STI区域14的内缘垂直对准。贯穿整个描述，面对栅电极28的边缘被称作“内”缘，而面对且远离栅电极28的边缘被称作“外缘”。本领域的技术人员应认识到，“垂直对准”的限制是为了弥补由工艺偏差和工艺优化导致的不对准。可选地，如虚线所示，边缘38可直接放置在源极/漏极硅化物区域22的上方，或直接放置在STI区域14的上方。结果，ILD1 32中的开口可延伸超过有源区域16，与有源区域16共界限(co-terminus)或比有源区域16小。然后，去除光刻胶36。
图4示出了导电材料层40的形成，导电材料层40被覆盖形成到比ILD132的顶面高的水平面。导电材料层40可由低电阻纯金属和扩散势垒的组合形成。例如，导电材料层40可由钨形成。可选地，也可使用铜、银、铝、其混合物等。扩散势垒薄膜可由Ti、TiN、Ta、TaN、Co、Ru等形成。接下来，如图5A所示，执行包括CMP和/或回蚀刻工艺的平坦化方法来去除多余的导电材料层40，从而剩余部分的导电材料层40的顶面与栅电极28的顶面和/或栅极隔离件30的顶面相齐。剩余部分的导电材料层40被称作块状接触塞42。应注意到，块状接触塞42的形成通过它们的内缘接触并被栅极隔离件30的外缘所限制而自对准，它们的顶部边缘与栅电极28的顶部边缘相齐。图5B示出了图5A中所示的结构的顶视图。
参考图6A和图6B，附加ILD44(也称作ILD244)形成在图5A所示的结构上。ILD244是合成的ILD的上部，可由氧化物、氮化物、氮氧化物和包括通过PECVD、SOG或SOD形成的碳基层、硅基层的低k介电层、或其组合形成。ILDs 32和44可由相同的材料或不同的材料形成。然后，在ILD244中形成接触塞46，并电连接到块状接触塞42。此外，接触塞46可以是低电阻纯金属和扩散势垒的组合。导电金属40可由钨形成。可选地，也可使用铜、银、铝、其混合物等。扩散势垒薄膜可由Ti、TiN、Ta、TaN、Co、Ru等形成。图6A也示出了包括在金属间电介质(IMD)48中形成的金属线47的底部金属化层的形成。金属线47可包括铜或铜化合物，可通过单一的镶嵌工艺形成。图6B示出了图6A中所示结构的顶视图。
应认识到，由于接触失准导致更小的接触面积，接触塞和硅化物区域之间的接触电阻通常很高。在上面讨论的实施例中，块状接触塞42具有大的截面积(从顶部观察)，而且自对准工艺增大了块状接触塞42和源极/漏极硅化物区域22之间的接触面。这极大地减小了接触电阻。同时，由于很大的面积，块状接触塞42的电阻也比传统接触塞的电阻低。另外，接触塞的极限纵横比是目前接触塞46的纵横比，其纵横比大大低于从底部金属化层一直延伸至源极/漏极硅化物区域22的传统接触塞的纵横比。
图6B示出了图6A中所示结构的顶视图。如实线和虚线所示，块状接触塞42可延伸至超过STI区域14的内缘(尽管他们也可与STI区域14的内缘垂直重叠，或者甚至在有源区域16的边界内)。因此，增大了用于形成接触塞46的工艺窗口，接触塞46可具有直接位于STI区域14上方的部分，而这些部分也直接位于块状接触塞42上方并接触块状接触塞42。同时，也可增大位于各个接触塞46之间的间距S，因此，放松了用于形成接触塞46(各个接触塞之间足够接近而导致光学邻近效应)的光刻限制。
图7到图14示出了第二实施例。参考图7，MOS器件10形成在有源区域16的表面，有源区域16是半导体衬底12的一部分并且可包括源极/漏极区域18、LDD区域20、栅极电介质26、栅电极28和栅极隔离件30。在实施例中，栅电极28是包括基本纯的金属、金属氮化物等的金属栅极。在可选实施例中，栅电极28由含硅材料形成，并可包括多晶硅。如果在后续的工艺步骤中栅电极被金属栅极取代，那么栅极电介质26也可被省略。接下来，如图8所示，沉积形成ILD1 32，随后进行介电CMP。
在图9A中，去除栅电极28，并用替换栅极28′进行取代。在实施例中，栅极电介质26也被去除(或者根本不形成)，并在替换栅极28′的下面形成替换栅极电介质26′。因此，替换栅极电介质26′将具有直接位于替换栅极28′下面的部分，以及位于替换栅极28′的侧壁和栅极隔离件30的侧壁之间的部分。在可替换的选实施例中，仅用替换栅极28′取代栅电极28，而栅极电介质26不被取代。
可选地，如图9B所示，执行完全硅化来硅化全部的栅电极28从而形成完全硅化(FUSI)的栅电极28″，而不是取代栅电极28。在另一实施例中，如图9C所示，执行部分硅化，仅仅栅电极28的顶部被硅化从而形成硅化物区域28″′，而栅电极28的底部保持不被硅化。如图9A、9B和9C所示的结构都可与图10到图14所示的工艺步骤相结合。
在图10中，ILD1 32被图案化。此外，剩余部分的ILD1 32的边缘38可垂直对准于STI区域14的内缘。可选地，边缘38可直接位于STI区域14的上方，或直接位于有源区域16上，如使用虚线所示。
参考图11，执行源极/漏极硅化来形成源极/漏极硅化物区域22。根据ILD1 32的边缘38的位置，源极/漏极硅化物区域22可一直延伸至接触STI区域14，如使用虚线所示，或者与STI区域14的内缘相分隔。
图12A示出了导电材料层40的形成，导电材料层40可包括与第一实施例基本相同的材料。图12B示出了可选实施例，其中，在导电材料层40形成之前，去除ILD1 32，形成另一ILD1 32′并对其进行图案化，从而形成开口。作为新形成的ILD1 32′的边缘38′不必垂直对准于源极/漏极硅化物区域22的外缘(尽管可以垂直对准)。此外，如使用虚线所示，剩余部分的ILD1 32′的边缘38′的位置可垂直对准于STI区域14的内缘，直接位于STI区域14的上方，或直接位于有源区域16的上方。由于形成硅化物区域22的灵活性和确定剩余部分的ILD1 32′的边缘38′位置的灵活性，源极/漏极硅化物区域22、块状接触塞42、以及由栅极隔离件30的外缘和相应STI区域14的内缘限定的区域中的每一个可以比其他更小，相等或更大。
图13示出了用于去除多余的导电金属40的CMP，使得所产生的块状接触塞42、ILD32/32′、栅极隔离件30和栅电极28/28′的顶面相齐。图14示出了ILD244和接触塞46的形成。ILD244和接触塞46的材料基本与第一实施例中的材料相同，此处不再赘述。然后，形成包括金属线47的底部金属化层。在所产生的结构中，在栅电极28的左侧面上的块状接触塞42和栅电极28之间具有间距S1。在栅电极28的右侧面上的块状接触塞42和栅电极28之间具有间距S2。间距S1与间距S2可相同或不同。
实施例具有一些优势特征。通过使用自对准形成工艺来形成具有大面积的块状接触塞，减小了接触塞和源极/漏极硅化物区域之间的接触电阻。此外，组合接触塞(包括块状OD接触塞和上覆的接触塞)的电阻也由于块状OD接触塞面积的增大而减小。接触塞的纵横比减小。形成接触塞的工艺窗口也增大，导致光刻工艺、空隙填充和蚀刻工艺的工艺复杂度降低。
尽管已经详细地描述了本发明及其优势，但应该理解，可以在不背离所附权利要求限定的本发明主旨和范围的情况下，做各种不同的改变，替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造，材料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的工艺、机器、制造，材料组分、装置、方法或步骤的范围内。此外，每项权利要求构成一个独立的实施例，各个权利要求和实施例的组合包含在本发明的范围内。
Claims (11)
1.一种集成电路结构，包括：
半导体衬底；
栅极层叠件，上覆所述半导体衬底；
栅极隔离件，在所述栅极层叠件的侧壁上；
源极/漏极区域，在所述半导体衬底中邻近所述栅极层叠件的侧壁；
硅化物区域，在所述源极/漏极区域中邻近所述栅极隔离件的侧壁；浅槽隔离STI区域，在所述半导体衬底中并具有与所述源极/漏极区域邻接的内缘；
第一接触塞，包括对准接触所述栅极隔离件的内缘并且所述内缘被所述栅极隔离件的外缘限定，所述第一接触塞还包括与所述栅极层叠件的顶面相齐的顶面和接触所述硅化物区域的底面，其中，所述第一接触塞还包括与所述STI区域的内缘垂直对准的外缘或者比所述STI区域的内缘距离所述栅极层叠件更远的外缘使得所述第一接触塞的部分位于所述STI区域的上方；以及
第二接触塞，在所述第一接触塞上方且接触所述第一接触塞，其中，所述第二接触塞的截面积比所述第一接触塞的截面积小。
2.根据权利要求1所述的集成电路结构，还包括：
浅槽隔离STI区域，在所述半导体衬底中并具有与所述源极/漏极区域邻接的内缘；以及
所述硅化物区域具有与所述STI区域相分隔的外缘。
3.根据权利要求1所述的集成电路结构，其中，所述第一接触塞的顶面与所述栅极隔离件的顶面相齐。
4.一种集成电路结构，包括：
半导体衬底；
栅极层叠件，上覆所述半导体衬底并具有第一侧壁和第二侧壁；
第一栅极隔离件，上覆所述半导体衬底并在所述栅极层叠件的第一侧壁上；
第二栅极隔离件，上覆所述半导体衬底并在所述栅极层叠件的第二侧壁上；
源极/漏极区域，在所述半导体衬底中邻近所述栅极层叠件的侧壁；
硅化物区域，在所述源极/漏极区域中邻近所述第一和第二栅极隔离件的侧壁；
浅槽隔离STI区域，在所述半导体衬底中并具有与所述源极/漏极区域邻接的内缘；
第一接触塞，上覆所述半导体衬底的所述硅化物区域并在所述第一栅极隔离件的侧壁上，所述第一接触塞包括接触所述硅化物区域的底面和对准接触所述第一栅极隔离件的侧壁的内缘并且该内缘被所述第一栅极隔离件的外缘限定，其中，所述第一接触塞还包括与所述STI区域的内缘垂直对准的外缘或者比所述STI区域的内缘距离所述栅极层叠件更远的外缘使得所述第一接触塞的部分位于所述STI区域的上方；以及
第二接触塞，上覆所述半导体衬底的所述硅化物区域并在所述第二栅极隔离件的侧壁上，所述第二接触塞包括接触所述硅化物区域的底面和对准接触所述第二栅极隔离件的侧壁的内缘并且该内缘被所述第二栅极隔离件的外缘限定，其中，所述第二接触塞还包括与所述STI区域的内缘垂直对准的外缘或者比所述STI区域的内缘距离所述栅极层叠件更远的外缘使得所述第二接触塞的部分位于所述STI区域的上方；
所述栅极层叠件和所述第一接触塞之间的间距等于所述栅极层叠件和所述第二接触塞之间的间距。
5.根据权利要求4所述的集成电路结构，其中，所述第一接触塞的顶面与所述栅极层叠件的顶部相齐，并且所述第一接触塞的顶面与所述栅极隔离件的顶部相齐。
6.根据权利要求4所述的集成电路结构，还包括第三接触塞，上覆并接触所述第一接触塞，其中所述第三接触塞的截面积比所述第一接触塞的截面积小。
7.根据权利要求4所述的集成电路结构，其中所述栅极层叠件包括：
栅极电介质，上覆所述半导体衬底；以及
金属栅极，在所述栅极电介质的上方。
8.根据权利要求4所述的集成电路结构，其中所述栅极层叠件包括：
栅极电介质，上覆所述半导体衬底；以及
完全硅化的栅极，在所述栅极电介质的上方。
9.根据权利要求4所述的集成电路结构，其中所述栅极层叠件包括：
栅极电介质，上覆所述半导体衬底；
多晶硅区域，在所述栅极电介质的上方；以及
金属硅化物，在所述多晶硅区域的上方。
10.一种集成电路结构，包括：
半导体衬底，具有有源区域；
浅槽隔离STI区域，在所述半导体衬底中并在所述有源区域外部；
栅极层叠件，上覆所述半导体衬底的有源区域；
栅极隔离件，在所述栅极层叠件的侧壁上并上覆所述半导体衬底的有源区域；
源极/漏极区域，在所述半导体衬底的有源区域中并在所述栅极层叠件和所述STI区域之间；
硅化物区域，在所述源极/漏极区域中并在所述栅极隔离件和所述STI区域之间；
第一介电层，上覆至少一部分的所述STI区域，其中所述第一介电层包括与所述栅极隔离件的顶面相齐的顶面；
第一接触塞，在所述第一介电层中并接触所述硅化物区域，其中所述第一接触塞包括对准接触所述栅极隔离件的侧壁的内缘并且所述内缘被所述栅极隔离件的外缘限定，其中，所述第一接触塞还包括与所述STI区域的内缘垂直对准的外缘或者比所述STI区域的内缘距离所述栅极层叠件更远的外缘使得所述第一接触塞的部分延伸至直接位于所述STI区域的上方；
第二介电层，上覆所述第一介电层和至少一部分的所述第一接触塞；以及
第二接触塞，在所述第二介电层中并接触所述第一接触塞。
11.根据权利要求10所述的集成电路结构，其中，所述第一接触塞具有比所述第二接触塞的第二截面积大的第一截面积，其中所述第一截面积和所述第二截面积是从顶视图的角度观察得到的，所述第二接触塞的整个底面接触所述第一接触塞，其中，所述第一接触塞和所述第二接触塞由不同的材料形成。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US24476609P | 2009-09-22 | 2009-09-22 | |
| US61/244,766 | 2009-09-22 | ||
| US12/789,046 US8507996B2 (en) | 2009-09-22 | 2010-05-27 | Block contact plugs for MOS devices |
| US12/789,046 | 2010-05-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102024784A CN102024784A (zh) | 2011-04-20 |
| CN102024784B true CN102024784B (zh) | 2013-03-20 |
Family
ID=43755885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010265499.0A Active CN102024784B (zh) | 2009-09-22 | 2010-08-25 | 用于mos器件的块状接触塞 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8507996B2 (zh) |
| CN (1) | CN102024784B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102468226B (zh) * | 2010-11-18 | 2014-08-20 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
| CN102789972B (zh) * | 2011-05-20 | 2015-04-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| US8846513B2 (en) | 2011-09-23 | 2014-09-30 | Globalfoundries Inc. | Semiconductor device comprising replacement gate electrode structures and self-aligned contact elements formed by a late contact fill |
| KR20180070718A (ko) | 2011-12-30 | 2018-06-26 | 인텔 코포레이션 | 집적 회로 구조물 및 집적 회로 구조물의 제조 방법 |
| US9159802B2 (en) * | 2012-05-14 | 2015-10-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | MOS devices with mask layers and methods for forming the same |
| CN104124164B (zh) * | 2013-04-27 | 2019-03-15 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN104218081A (zh) * | 2013-05-31 | 2014-12-17 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| US10062762B2 (en) * | 2014-12-23 | 2018-08-28 | Stmicroelectronics, Inc. | Semiconductor devices having low contact resistance and low current leakage |
| CN106910708B (zh) * | 2015-12-22 | 2020-06-19 | 中芯国际集成电路制造(上海)有限公司 | 具有局部互连结构的器件及其制造方法 |
| CN113644025A (zh) * | 2021-07-29 | 2021-11-12 | 上海华力集成电路制造有限公司 | 一种通孔填充方法和通孔 |
| CN115843175A (zh) * | 2021-08-20 | 2023-03-24 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6335249B1 (en) * | 2000-02-07 | 2002-01-01 | Taiwan Semiconductor Manufacturing Company | Salicide field effect transistors with improved borderless contact structures and a method of fabrication |
| US6839274B2 (en) * | 2002-05-20 | 2005-01-04 | Hynix Semiconductor Inc. | Magnetic random access memory |
| CN2731721Y (zh) * | 2003-08-29 | 2005-10-05 | 台湾积体电路制造股份有限公司 | 集成电路元件 |
| CN1835208A (zh) * | 2005-03-18 | 2006-09-20 | 海力士半导体有限公司 | 制造半导体器件的方法 |
| US7365009B2 (en) * | 2006-01-04 | 2008-04-29 | United Microelectronics Corp. | Structure of metal interconnect and fabrication method thereof |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5464782A (en) * | 1994-07-05 | 1995-11-07 | Industrial Technology Research Institute | Method to ensure isolation between source-drain and gate electrode using self aligned silicidation |
| US6066894A (en) * | 1997-02-07 | 2000-05-23 | United Microelectronics Corporation | Semiconductor device and a method of manufacturing the same |
| US5915199A (en) * | 1998-06-04 | 1999-06-22 | Sharp Microelectronics Technology, Inc. | Method for manufacturing a CMOS self-aligned strapped interconnection |
| KR100275739B1 (ko) * | 1998-08-14 | 2000-12-15 | 윤종용 | 역방향 자기정합 구조의 트랜지스터 및 그 제조방법 |
| JP3833903B2 (ja) * | 2000-07-11 | 2006-10-18 | 株式会社東芝 | 半導体装置の製造方法 |
| US7405112B2 (en) * | 2000-08-25 | 2008-07-29 | Advanced Micro Devices, Inc. | Low contact resistance CMOS circuits and methods for their fabrication |
| DE10056871B4 (de) * | 2000-11-16 | 2007-07-12 | Advanced Micro Devices, Inc., Sunnyvale | Feldeffekttransistor mit verbessertem Gatekontakt und Verfahren zur Herstellung desselben |
| WO2004097943A1 (ja) * | 2003-04-28 | 2004-11-11 | Matsushita Electric Industrial Co., Ltd. | 半導体装置とその製造方法 |
| KR100650752B1 (ko) * | 2005-06-10 | 2006-11-27 | 주식회사 하이닉스반도체 | 상변환 기억 소자 및 그의 제조방법 |
| US20070063349A1 (en) * | 2005-09-19 | 2007-03-22 | Tsui-Lien Kao | Interconnect structure and method of manufacturing the same |
| KR100675288B1 (ko) * | 2005-11-04 | 2007-01-29 | 삼성전자주식회사 | 다중 채널 트랜지스터들을 갖는 반도체 소자의 제조방법들및 그에 의해 제조된 반도체 소자들 |
| US7737770B2 (en) * | 2006-03-31 | 2010-06-15 | Intel Corporation | Power switches having positive-channel high dielectric constant insulated gate field effect transistors |
| US7968952B2 (en) * | 2006-12-29 | 2011-06-28 | Intel Corporation | Stressed barrier plug slot contact structure for transistor performance enhancement |
-
2010
- 2010-05-27 US US12/789,046 patent/US8507996B2/en active Active
- 2010-08-25 CN CN201010265499.0A patent/CN102024784B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6335249B1 (en) * | 2000-02-07 | 2002-01-01 | Taiwan Semiconductor Manufacturing Company | Salicide field effect transistors with improved borderless contact structures and a method of fabrication |
| US6839274B2 (en) * | 2002-05-20 | 2005-01-04 | Hynix Semiconductor Inc. | Magnetic random access memory |
| CN2731721Y (zh) * | 2003-08-29 | 2005-10-05 | 台湾积体电路制造股份有限公司 | 集成电路元件 |
| CN1835208A (zh) * | 2005-03-18 | 2006-09-20 | 海力士半导体有限公司 | 制造半导体器件的方法 |
| US7365009B2 (en) * | 2006-01-04 | 2008-04-29 | United Microelectronics Corp. | Structure of metal interconnect and fabrication method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110068411A1 (en) | 2011-03-24 |
| CN102024784A (zh) | 2011-04-20 |
| US8507996B2 (en) | 2013-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102024784B (zh) | 用于mos器件的块状接触塞 | |
| US7898037B2 (en) | Contact scheme for MOSFETs | |
| CN102640291B (zh) | 自对准接触部 | |
| US11127630B2 (en) | Contact plug without seam hole and methods of forming the same | |
| KR101187309B1 (ko) | 콘택 플러그 형성을 위한 레이아웃 및 공정 | |
| US11239120B2 (en) | Semiconductor device | |
| CN113658868B (zh) | 半导体元件及其制作方法 | |
| CN100533739C (zh) | 半导体器件及其制造方法 | |
| KR20120041642A (ko) | 반도체 소자 | |
| US20180145082A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN111463215B (zh) | 存储器结构及其制造方法 | |
| US10515876B1 (en) | Method for forming semiconductor device and semiconductor device fabricated by the same | |
| US20070145491A1 (en) | Semiconductor device and method of manufacture | |
| CN107706233B (zh) | 半导体元件及其制作方法 | |
| US7649218B2 (en) | Lateral MOS transistor and method for manufacturing thereof | |
| CN102789972B (zh) | 半导体器件的制造方法 | |
| US10170573B1 (en) | Semiconductor device and fabrication method thereof | |
| US10008385B1 (en) | Enlarged sacrificial gate caps for forming self-aligned contacts | |
| KR102495516B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US10181522B2 (en) | Simplified gate to source/drain region connections | |
| CN106611712A (zh) | 半导体结构及其形成方法 | |
| US20230077888A1 (en) | Semiconductor device and method for manufacturing the same | |
| US9070564B2 (en) | Semiconductor device having mixedly mounted components with common film layers and method of manufacturing the same | |
| US8772119B2 (en) | Fabricating method of transistor | |
| CN202839549U (zh) | 一种半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |