CN102789972B - 半导体器件的制造方法 - Google Patents
半导体器件的制造方法 Download PDFInfo
- Publication number
- CN102789972B CN102789972B CN201110131055.2A CN201110131055A CN102789972B CN 102789972 B CN102789972 B CN 102789972B CN 201110131055 A CN201110131055 A CN 201110131055A CN 102789972 B CN102789972 B CN 102789972B
- Authority
- CN
- China
- Prior art keywords
- grid
- dielectric layer
- opening
- interlevel dielectric
- electric conducting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000004020 conductor Substances 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000010931 gold Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 239000010948 rhodium Substances 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 239000004332 silver Substances 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 229910052741 iridium Inorganic materials 0.000 claims description 4
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 4
- 230000000717 retained effect Effects 0.000 claims description 4
- 229910052703 rhodium Inorganic materials 0.000 claims description 4
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 claims description 4
- 239000010410 layer Substances 0.000 abstract description 74
- 239000011229 interlayer Substances 0.000 abstract description 7
- 238000011010 flushing procedure Methods 0.000 description 8
- 238000000059 patterning Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及半导体器件的制造方法。本发明提供了一种半导体器件的制造方法，包括：提供半导体器件的衬底，衬底包括有源区以及在有源区上的栅极结构，其中栅极结构包括栅极，在衬底上方形成有第一层间电介质层，所述第一层间电介质层具有穿过所述第一层间电介质层的第一开口，以使所述有源区的部分表面露出，并且所述第一层间电介质层的上表面与所述栅极的上表面基本上齐平；以第一导电材料填充第一开口，从而形成第一部分接触件；在第一层间电介质层上方形成第二层间电介质层，第二层间电介质层具有穿过第二层间电介质的第二开口，以基本露出第一开口中的第一接触部分的上端部分；以及以第二导电材料填充第二开口以形成第二部分接触件。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及半导体器件的制造方法。
背景技术
随着半导体技术的发展，接触件的关键尺寸(CD)极大缩小，对于现今的逻辑器件技术更是如此。
如本领域技术人员所知的，对于场效应晶体管制造工艺，存在后形成栅极(gate-last)和先形成栅极(gate-first)方法。
在后形成栅极的方法中，在衬底709上形成电介质层707和伪栅(dummy gate)，优选在此进行轻掺杂区(LDD)注入，然后形成间隔件(spacer)703；在如此的伪栅的栅极结构的形成后，进行源区和漏区注入；然后形成第一层间电介质层705，并进行CMP，从而基本露出伪栅的上表面；去除伪栅；然后形成栅极电介质层和金属栅极，例如通过沉积栅极电介质(在某些实施例中，其可以是高K电介质)和金属栅极材料，之后进行CMP从而形成栅极701；对栅极进行层间电介质的重覆盖；之后形成接触孔，如图7所示。
类似地，先形成栅极的方法与常规的多晶硅栅极器件的方法类似。在衬底709上形成电介质层707和栅极701，优选在此进行LDD注入，形成间隔件703；在如此的栅极结构的形成之后，进行源区和漏区注入；形成第一层间电介质层705覆盖栅极；之后形成接触孔，也如图7所示。
通常，第一层间电介质层把栅极覆盖住主要是为了便于形成到栅极和/或有源区的接触孔721、723(其用于形成接触件或布线)。
然而，随着接触件关键尺寸的缩减，对其制造工艺带来了挑战，并且接触件开路的风险也随之增加。例如，由于接触件关键尺寸的缩减，相对厚的抗蚀剂可能导致接触孔(或，开口)蚀刻停止。并且难以将接触件的CD缩减到期望的目标值。
此外，对于由到有源区的接触件和到栅极的接触件共享的接触孔，可能导致开路。由于厚的抗蚀剂或重叠覆盖的变化，可能导致有源区和栅极之间的连接变差。并且，间隔件可能被蚀刻，从而导致栅极顶部的泄漏增加。
此外，对于接触件的金属CVD工艺，纵横比(aspect ratio，也称作孔径比)高。因而，难以良好地控制接触件的电阻以与设计的或所期望的电阻相符。并且，层间电介质层的沉积工艺窗口较小，可能会导致空隙(void)。
因此，存在对减轻或解决上述问题的需求。针对此，发明人提出了新颖的富有创造性的半导体器件的制造方法，以减轻或消除现有技术中的一个或更多个问题。
发明内容
本发明的目的之一在于至少减轻或解决上述的一个或更多个问题。
本发明一个实施例的目的在于，提供一种半导体器件的制造方法，包括：提供半导体器件的衬底，所述衬底包括有源区以及在所述有源区上的栅极结构，其中所述栅极结构包括栅极，在衬底上方形成有第一层间电介质层，所述第一层间电介质层具有穿过所述第一层间电介质层的第一开口，以使所述有源区的部分表面露出，并且所述第一层间电介质层的上表面与所述栅极的上表面基本上齐平；以第一导电材料填充所述第一开口，从而形成第一部分接触件；在第一层间电介质层上方形成第二层间电介质层，所述第二层间电介质层具有穿过所述第二层间电介质的第二开口，以基本露出所述第一开口中的所述第一接触部分的上端部分；以及以第二导电材料填充第二开口以形成第二部分接触件。
优选地，所述有源区的露出的表面位于半导体器件中的源区和/或漏区上。
优选地，所述栅极结构还包括栅极下的电介质层、以及用于所述栅极的间隔件。
优选地，所述栅极为伪栅，所述栅极结构还包括栅极下的电介质层、以及用于所述栅极的间隔件，所述方法进一步包括：在形成伪栅的栅极结构之后，进行注入以在所述有源区中形成源区和漏区；在衬底上形成第一层间电介质层，并进行化学机械抛光，以露出多晶硅伪栅的顶表面；去除所述伪栅；以及形成栅极电介质层和金属栅极，使得所述金属栅极的上表面与所述第一层间电介质层的上表面基本上齐平。
优选地，所述栅极为金属栅极或多晶硅栅极，所述栅极结构还包括栅极下的电介质层、以及用于所述栅极的间隔件，并且所述方法进一步包括：在栅极结构的形成后，进行注入以在所述有源区中形成源区和漏区；在衬底上形成第一层间电介质层，并进行化学机械抛光，以使得栅极的上表面与所述第一层间电介质层的上表面基本上齐平。
优选地，所述以导电材料填充所述第一开口的步骤包括：在所述衬底上沉积所述第一导电材料，以使所述第一开口中填充有所述第一导电材料；对所述第一导电材料进行去除，以使得所述第一开口中的所述第一导电材料得以保留。
优选地，所述第二开口横向尺寸大于或等于对应的所述第一开口的横向尺寸。
优选地，至少一个所述第二开口被形成为使得基本露出所述第一接触部分的上端部分和至少一个栅极的至少部分上表面。
优选地，所述第二导电材料与所述第一导电材料相同或不同。
优选地，所述第一和第二导电材料可以选自：钨(W)、金(Au)、银(Au)、铑(Rh)、铱(Ir)、铜(W)。
根据本发明的技术方案，可以至少部分实现下面的技术效果：可以容易地将接触件CD缩减到期望的目标值；可以良好地控制接触件电阻，使之较好地符合设计或计算结果；可以得到良好的层间电介质层的沉积工艺窗口；可以减轻或解决空隙的问题；可以降低纵横比，使得对于接触件金属沉积工艺简单；间隔件基本不被蚀刻或损伤，从而降低了从栅极顶部的泄漏。
尽管本发明在先进的半导体制造技术(例如，逻辑器件或为逻辑器件优化的制造工艺)中是特别有用的，然而本发明并不限于此。实际上，本发明具有广泛的应用范围。
从下面结合附图的具体描述，本发明的其他的优点、目的、方面将变得更加明了。
附图说明
本申请包含附图。附图与说明书一起用于说明本发明的原理。通过参考附图阅读下面的详细描述，将更好地理解本发明，在附图中：
图1-6是是根据本发明实施例的半导体器件的制造方法的示意图；
图7示出了现有技术的半导体器件的示意图。
应当理解，这些附图仅仅是示例性的，而不是限制本发明的范围。在附图中，各组成部分并未严格按比例或严格按实际形状示出，其中的某些组成部分(例如，层或部件)可以被相对于其他的一些放大，以便更加清楚地说明本发明的原理。并且，那些可能导致使得本发明的要点模糊的细节并未在附图中示出。
具体实施方式
下面将结合附图说明本发明的实施例。
下面将参考图1-6说明本发明的实施例。尽管该实施例的技术将优选用于先进的半导体制造技术，然而，本领域技术人员清楚地知道，该实施例的应用并不限于此。显然，本发明的各种构思也可以适应性地应用于各种半导体制造工艺。
图1示出了根据本发明实施例提供的衬底109。衬底109包括有源区(未明确示出)，例如被浅沟槽隔离(STI)间隔开。衬底109还包括在有源区之上的包括栅极101的栅极结构。优选的，所述栅极结构还包括栅极下的电介质层107、以及用于所述栅极的间隔件103。
在本实施例的一些具体实施方案中，所述栅极101可以是金属栅极或多晶硅栅极，所述电介质层107可以单独作为栅极电介质层。然而，在另一些实施方案中，栅极101可以是伪栅(例如，由多晶硅形成，然而并不限于此)，其在后来将被去除。在这种情况下，电介质层107可能被去除，或者可以作为最终形成的器件中的栅极电介质层的一部分。
在衬底上方形成有第一层间电介质层105。在本实施例的一个优选实施方案中，所述栅极101的上表面与所述第一层间电介质层105的上表面基本齐平，如图1中所示。所述第一层间电介质层105可以形成在所述栅极结构的与源区和漏区相邻的两侧，然而本发明并不限于此。
在一个更具体的示例中，所述栅极的上表面与所述第一层间电介质层的上表面的基本齐平是通过对上述的包括栅极结构和第一层间电介质层的衬底进行化学机械抛光而实现的。
例如，对于先形成栅极(例如，金属栅极或多晶硅栅极)的方法，在形成第一层间电介质层之后，对其进行CMP，以使得露出栅极的上表面。如此，使得栅极的上表面与第一层间电介质层的上表面基本齐平。例如，露出栅极的上表面的CMP可以触发停止，也可以通过计时来停止。
而对于后形成栅极的方法，可以在形成金属栅极的CMP之后，不进行层间电介质层的重新覆盖，从而使得栅极的上表面与第一层间电介质层的上表面基本齐平。
如此，可以使得栅极的上表面与第一层间电介质层的上表面基本上齐平。如本领域技术人员将理解的，工艺误差或偏移是难以避免的甚至是不可避免的，因此这里所述的“齐平”包含“基本上齐平”。在本申请文件中这两种表述可以互换地使用，二者都涵盖了带有工艺误差或偏移的齐平。因此，从某种意义上而言，如本申请文件中所使用的，“齐平”或者“基本上齐平”表示了一种‘不是“有意不齐平”’的意义。
形成穿过所述第一层间电介质层105的第一开口201，以使有源区的部分表面被露出，如图2所示。优选地，在有源区的要在其上形成接触件的表面上形成有硅化物层111，以降低接触电阻。这里，在某些实施例方案中，形成开口201的步骤(例如，蚀刻)可能导致硅化物层的一些损失，如图2中所示。
在某些实施方案中，所述有源区的露出的表面可以位于半导体器件中的(例如，与该栅极结构对应的)源区和/或漏区上；然而本发明并不限于此。
然而，正如本领域技术人员所理解的，形成具有第一开口的第一层间电介质层的方法并不限于此。例如，取决于不同的应用，可以在衬底上通过其他方法，例如液滴排放法或印刷法(例如，丝网印刷法等)等，来形成图案化(例如，具有第一开口)的第一层间电介质层。在这种情况下，可以通过例如控制层的厚度来使栅极的上表面与第一层间电介质层的上表面的基本齐平。
接着，以第一导电材料填充所述第一开口201，以形成第一部分接触件301，如图3所示。
在一个更具体的示例中，如本领域技术人员将明白的，所述以第一导电材料填充所述第一开口可以包括：在衬底上沉积所述第一导电材料；以及对所述第一导电材料进行去除，以使得所述第一开口中的所述第一导电材料得以保留。例如，可以对所述第一导电材料进行化学机械抛光(CMP)，以使得在所得到的结构中，接触件301的上端表面基本上与第一层间电介质层105的上端表面齐平。
需要注意的是，如本领域技术人员将理解的，尽管优选地接触件301的上端表面基本上与第一层间电介质层105的上端表面齐平，然而，对于第一部分接触件301的上端表面没有特别的限制。例如，第一部分接触件301可以仅部分填充第一开口201；或者，第一部分接触件301的上表面可以与第一层间电介质层105的上表面齐平、或者略高于或略低于其，或者，也可以突出于第一层间电介质层105的上表面。另外，尽管对导电材料进行CMP是优选的，然而本发明并不限于此。例如也可以通过其他的方法(例如光刻和蚀刻)来去除不需要的导电材料。
在形成第一部分接触件301之后，形成具有第二开口(501和/或503)的第二层间电介质层401。在本发明的一个更具体的实施方案中，形成具有第二开口的第二层间电介质层401的步骤包括：沉积层间电介质材料以形成覆盖所述第一层间电介质层105以及所述第一开口中的所述导电材料(第一部分接触件301)的第二层间电介质层401，如图4所示；以及将所述第二层间电介质层401图案化，以形成穿过所述第二层间电介质的第二开口，所述第二开口使得基本露出所述第一开口201中的导电材料(第一部分接触件301)的上端部分，如图5所示。优选地，可以在沉积第二层间电介质层401之前形成蚀刻停止层(未示出)。在该实施方案的一个示例中，所述图案化可以包括：在第二层间电介质层401上形成掩模(例如，硬掩模或抗蚀剂)，利用所述掩模对第二层间电介质层401进行蚀刻以形成第二开口。
类似的，形成具有第二开口的第二层间电介质层的方法并不限于此。例如，取决于不同的应用，可以在衬底上(包括第一层间电介质层105和填充件301)通过例如液滴排放法或印刷法(例如，丝网印刷法等)等形成图案化(例如，具有第二开口)的第二层间电介质层401。这里，所述第二层间电介质层401的材料可以与所述第一层间电介质层105的材料相同或不同。
所述第二开口501可以使得基本露出所述第一开口201中的导电材料(第一部分接触件301)的上端部分。所述第二开口503可以使得基本露出所述第一开口201中的导电材料(第一部分接触件301)的上端部分和至少一个栅极的至少部分上表面。另外，优选地，所述第二开口501、503的横向尺寸可以大于等于对应的所述第一开口的横向尺寸。
之后，以第二导电材料填充所述第二开口，从而形成第二部分接触件601和/或603，如图5所示。在一个具体示例中，如本领域技术人员将明白的，所述以第二导电材料填充所述第二开口可以包括：在衬底上沉积第二导电材料，以使所述第二开口中填充有所述第二导电材料；以及对所述第二导电材料进行去除，以使得所述第二开口中的所述第二导电材料得以保留。典型地，可以进行化学机械抛光来进行去除，例如，以使得在所得到的结构中，接触件的上端表面基本上与第二层间电介质层401的上端表面齐平。
对于所述第一和第二导电材料没有特别的限制，例如可以选自钨(W)、金(Au)、银(Au)、铑(Rh)、铱(Ir)、铜(W)，或者这些元素和/或其他元素的合金或叠层。根据本发明的不同实施方案，所述第二导电材料可以与所述第一导电材料相同，例如钨(W)、金(Au)、银(Ag)、铑(Rh)、铱(Ir)、或铜(Cu)；或者也可以不同，例如，所述第一和第二导电材料之一可以是上述元素中的一种(例如，钨(W))，而另一可以是上述元素中的另一种(例如，铜(Cu)、金(Au)、或银(Ag))。
在该实施例的一个具体示例中，所述第二层间电介质层401还可以具有仅到栅极的开口505，从而通过该开口505形成到栅极的接触件605。
以上参考附图描述了本发明的实施例。然而，应当理解，这些实施例仅是示例性，而不是对本申请权利要求的限制。这些实施例可以自由地进行组合，而不超出本发明的范围。另外，本领域技术人员根据本发明的教导可以对本发明的实施例和细节等进行多种修改，而不偏离本发明的范围。因此，所有的这些修改都被包括在下面的权利要求所限定的本发明的精神和范围内。
Claims (9)
1.一种半导体器件的制造方法，其特征在于，所述方法包括以下步骤：
提供半导体器件的衬底，所述衬底包括有源区以及在所述有源区上的栅极结构，其中所述栅极结构包括栅极，在衬底上方形成有第一层间电介质层，所述第一层间电介质层具有穿过所述第一层间电介质层的第一开口，以使所述有源区的部分表面露出，并且所述第一层间电介质层的上表面与所述栅极的上表面基本上齐平；
以第一导电材料填充所述第一开口，从而形成第一部分接触件；
在第一层间电介质层上方形成第二层间电介质层，所述第二层间电介质层具有穿过所述第二层间电介质的第二开口，以基本露出所述第一开口中的所述第一接触部分的上端部分；以及
以第二导电材料填充第二开口以形成第二部分接触件，
其中，至少一个所述第二开口被形成为使得基本露出所述第一接触部分的上端部分和至少一个栅极的至少部分上表面。
2.如权利要求1所述的方法，其特征在于，所述有源区的露出的表面位于半导体器件中的源区和/或漏区上。
3.如权利要求2所述的方法，其特征在于，所述栅极结构还包括栅极下的电介质层、以及用于所述栅极的间隔件。
4.如权利要求1所述的方法，其特征在于，所述栅极为伪栅，所述栅极结构还包括栅极下的电介质层、以及用于所述栅极的间隔件，所述方法进一步包括：
在形成伪栅的栅极结构之后，进行注入以在所述有源区中形成源区和漏区；
在衬底上形成第一层间电介质层，并进行化学机械抛光，以露出伪栅的顶表面；
去除所述伪栅；以及
形成栅极电介质层和金属栅极，使得所述金属栅极的上表面与所述第一层间电介质层的上表面基本上齐平。
5.如权利要求1所述的方法，其特征在于，所述栅极为金属栅极或多晶硅栅极，所述栅极结构还包括栅极下的电介质层、以及用于所述栅极的间隔件，并且
所述方法进一步包括：
在栅极结构的形成后，进行注入以在所述有源区中形成源区和漏区；
在衬底上形成第一层间电介质层，并进行化学机械抛光，以使得栅极的上表面与所述第一层间电介质层的上表面基本上齐平。
6.如权利要求1所述的方法，其特征在于，所述以导电材料填充所述第一开口的步骤包括：
在所述衬底上沉积所述第一导电材料，以使所述第一开口中填充有所述第一导电材料；
对所述第一导电材料进行去除，以使得所述第一开口中的所述第一导电材料得以保留。
7.如权利要求1所述的方法，其特征在于，所述第二开口横向尺寸大于或等于对应的所述第一开口的横向尺寸。
8.如权利要求1所述的方法，其特征在于，所述第二导电材料与所述第一导电材料相同或不同。
9.如权利要求1所述的方法，其特征在于，所述第一和第二导电材料可以选自：钨(W)、金(Au)、银(Au)、铑(Rh)、铱(Ir)、铜(W)。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110131055.2A CN102789972B (zh) | 2011-05-20 | 2011-05-20 | 半导体器件的制造方法 |
| US13/305,417 US8673776B2 (en) | 2011-05-20 | 2011-11-28 | Method for manufacturing semiconductor device having interlayer dielectric layers and a gate contact |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110131055.2A CN102789972B (zh) | 2011-05-20 | 2011-05-20 | 半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102789972A CN102789972A (zh) | 2012-11-21 |
| CN102789972B true CN102789972B (zh) | 2015-04-22 |
Family
ID=47155345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110131055.2A Active CN102789972B (zh) | 2011-05-20 | 2011-05-20 | 半导体器件的制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8673776B2 (zh) |
| CN (1) | CN102789972B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9153483B2 (en) * | 2013-10-30 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of semiconductor integrated circuit fabrication |
| US9991158B2 (en) * | 2014-09-12 | 2018-06-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device, layout of semiconductor device, and method of manufacturing semiconductor device |
| KR102575420B1 (ko) | 2016-10-05 | 2023-09-06 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| CN113644025A (zh) * | 2021-07-29 | 2021-11-12 | 上海华力集成电路制造有限公司 | 一种通孔填充方法和通孔 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101252138A (zh) * | 2007-02-23 | 2008-08-27 | 佳能株式会社 | 光电转换装置和使用光电转换装置的图像拾取系统 |
| CN102024744A (zh) * | 2009-09-16 | 2011-04-20 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN102024784A (zh) * | 2009-09-22 | 2011-04-20 | 台湾积体电路制造股份有限公司 | 用于mos器件的块状接触塞 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100791339B1 (ko) * | 2006-08-25 | 2008-01-03 | 삼성전자주식회사 | 평탄화 저항 패턴을 포함하는 복합칩 반도체 소자 및 그제조 방법 |
-
2011
- 2011-05-20 CN CN201110131055.2A patent/CN102789972B/zh active Active
- 2011-11-28 US US13/305,417 patent/US8673776B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101252138A (zh) * | 2007-02-23 | 2008-08-27 | 佳能株式会社 | 光电转换装置和使用光电转换装置的图像拾取系统 |
| CN102024744A (zh) * | 2009-09-16 | 2011-04-20 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN102024784A (zh) * | 2009-09-22 | 2011-04-20 | 台湾积体电路制造股份有限公司 | 用于mos器件的块状接触塞 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102789972A (zh) | 2012-11-21 |
| US8673776B2 (en) | 2014-03-18 |
| US20120295412A1 (en) | 2012-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6746664B2 (ja) | トランジスタ及びその製造方法 | |
| US8759208B2 (en) | Method for manufacturing contact holes in CMOS device using gate-last process | |
| CN102024784B (zh) | 用于mos器件的块状接触塞 | |
| CN105575885A (zh) | 半导体元件及其制作方法 | |
| CN104701150A (zh) | 晶体管的形成方法 | |
| CN102956459B (zh) | 半导体器件及其制造方法 | |
| CN102487048A (zh) | 半导体器件的形成方法 | |
| CN111863711B (zh) | 半导体结构及其形成方法 | |
| CN106611711A (zh) | 半导体器件的形成方法 | |
| CN102789972B (zh) | 半导体器件的制造方法 | |
| CN106610562A (zh) | 掩膜版版图以及形成半导体结构的方法 | |
| CN105990116A (zh) | 一种制作半导体元件的方法 | |
| CN102789985B (zh) | 半导体器件及其制造方法 | |
| US10170573B1 (en) | Semiconductor device and fabrication method thereof | |
| CN106611712B (zh) | 半导体结构及其形成方法 | |
| CN102856206B (zh) | 一种半导体结构及其制造方法 | |
| KR100766211B1 (ko) | 플래시 메모리 소자의 콘택 형성방법 | |
| TWI552212B (zh) | 半導體元件及其製造方法 | |
| KR100953334B1 (ko) | 반도체 소자의 제조 방법 | |
| CN103779321A (zh) | 具有接触插栓的半导体结构与其形成方法 | |
| CN111863816A (zh) | 半导体结构及其形成方法 | |
| KR20080029605A (ko) | 반도체 소자 제조방법 | |
| CN106653679A (zh) | 半导体器件及其形成方法 | |
| KR20080029604A (ko) | 플래시 메모리 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |