CN113644025A - 一种通孔填充方法和通孔 - Google Patents

一种通孔填充方法和通孔 Download PDF

Info

Publication number
CN113644025A
CN113644025A CN202110862309.1A CN202110862309A CN113644025A CN 113644025 A CN113644025 A CN 113644025A CN 202110862309 A CN202110862309 A CN 202110862309A CN 113644025 A CN113644025 A CN 113644025A
Authority
CN
China
Prior art keywords
hole
dielectric layer
interlayer dielectric
active region
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110862309.1A
Other languages
English (en)
Inventor
顾海芳
林宗谟
陈明志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202110862309.1A priority Critical patent/CN113644025A/zh
Publication of CN113644025A publication Critical patent/CN113644025A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明实施例提出了一种通孔填充方法和通孔，通过提供半导体衬底，所述半导体衬底上设有有源区，所述有源区上设有栅极，在有源区上形成第一通孔，第一通孔的高度与栅极的高度相同，在第一通孔中填充金属并进行平坦化工艺，形成覆盖填充后的所述第一通孔和所述栅极的层间介电层，在层间介电层对应第一通孔的位置上形成第二通孔，在第二通孔中填充金属并进行平坦化工艺，有效解决了高深宽比填充中容易出现孔洞的问题，而且该方法简单、易实现，对其他工艺流程不会造成影响，有很高的工艺价值。

Description

一种通孔填充方法和通孔
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种通孔填充方法和通孔。
背景技术
随着半导体技术的飞速发展，集成电路的集成度不断提高，而集成度的提高主要是靠减小CD(Critical Dimension，特征尺寸)，这导致集成电路的线宽越来越小，半导体器件的体积也越来越小。但也由于CD的缩小，产生很多问题，其中一个问题便是通孔的填充，由于CD的缩小导致通孔填充成为一种高深宽比填充，在填充工艺过程当中容易出现孔洞(void)，造成高阻，严重时甚至会出现断路。
如图1所示，在半导体衬底的有源区11上形成有通孔12，通孔12内部具有孔洞13。孔洞13会导致通孔电阻增大，导电性能下降，电连接性能不良，甚至出现电迁移和应力迁移，进而导致通孔可靠性下降。
虽然业内已提出通过在通孔形成过程中，增大通孔开口的方法，以利于铜或钨的填充，但是其效果差强人意，并且增大所述通孔开口还会导致芯片的表面面积减小。
为此，需要一种新的通孔填充方法，以避免通孔内部出现孔洞的问题。
发明内容
有鉴于此,本发明提出了一种通孔填充方法和通孔，以解决高深宽比通孔填充中容易出现孔洞的问题，该方法简单、易实现，并且对其他工艺流程不会造成影响。
本发明提出一种填充方法，所述方法至少包括：
步骤一、提供半导体衬底，所述半导体衬底上设有有源区，所述有源区上设有栅极；
步骤二、在所述有源区上形成第一通孔，所述第一通孔的高度与所述栅极的高度相同；
步骤三、在所述第一通孔中填充金属并进行平坦化工艺；
步骤四、形成覆盖填充后的所述第一通孔和所述栅极的层间介电层，在所述层间介电层对应所述第一通孔的位置上形成第二通孔；
步骤五、在所述第二通孔中填充金属并进行平坦化工艺。
优选地，步骤四中所述第二通孔形成在所述第一通孔的正上方，与所述第一通孔贯通。
优选地，所述第一通孔和第二通孔采用深反应性离子刻蚀工艺形成。
优选地，步骤三和步骤五中的所述金属采用钨或者铜。
优选地，所述平坦化工艺为化学机械抛光工艺。
优选地，步骤四还包括：层间介电层形成后，在所述层间介电层对应所述栅极的位置上形成第三通孔，在所述层间介电层对应高阻元件的位置上形成第四通孔。
本发明提出一种通孔，所述通孔至少包括：
半导体衬底，位于所述半导体衬底上的有源区，位于所述有源区的栅极；
形成于所述有源区上形成的第一通孔；
层间介电层；
在所述层间介电层上对应所述第一通孔位置形成的第二通孔；
在所述层间介电层对应所述栅极位置形成的第三通孔；
位于所述层间介电层上的高阻元件；
在所述层间介电层对应高阻元件位置上形成的第四通孔；
其中，所述第二通孔与所述第一通孔相连贯通，形成高深宽比通孔。
本发明的通孔填充方法和通孔，应用于半导体器件制备过程中，将有源区上通孔的形成分为两段进行，一段在栅极形成后，一段在层间介电层形成后，通过这两次通孔工艺，有效解决了高深宽比填充中容易出现孔洞的问题，而且该方法简单、易实现，对其他工艺流程不会造成影响，有很高的工艺价值。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：
图1是现有技术形成的通孔示意图；
图2是本发明实施例的通孔填充方法的流程图；
图3至图8是本发明实施例的通孔填充方法的示意图。
具体实施方式
以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
除非上下文明确要求，否则整个说明书和权利要求书中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。
在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在集成电路中，高深宽比的通孔通常形成在有源区(AA)上，因此，如何使得有源区上形成的高深宽比通孔不再出现有孔洞是一个亟待解决的问题。针对有源区上的通孔，本发明实施例提出一种通孔填充方法，应用于半导体器件的制备过程中，下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
请参阅图2，图2是本发明实施例的通孔填充方法的流程图。
如图2所示，包括以下步骤：
步骤一，提供半导体衬底，所述半导体衬底上设有有源区，所述有源区上设有栅极。
请参阅图3，本发明实施例中，所述半导体衬底1可以是体硅、锗化硅或绝缘体上硅(Silicon On Insulator，SOI)，并且可以掺杂有其它元素。如图3所示，在半导体衬底1的有源区3上形成有栅极2。
步骤二，在所述有源区上形成第一通孔，所述第一通孔的高度与所述栅极的高度相同。
请参阅图4，本发明实施例中，在有源区3上形成第一通孔4的工艺为深反应性离子刻蚀工艺，所述深反应性离子刻蚀工艺可以是Bosch深反应性离子刻蚀(Bosch DeepReactive Ion Etching，Bosch DRIE)工艺或低温型深反应性离子蚀刻(Cryogenic DeepReactive Ion Etching，DRIE)。其中，采用Bosch深反应性离子刻蚀工艺形成通孔的方法具体包括：在半导体衬底上1形成图案化的光刻胶层(未示出)；以光刻胶层为掩膜，交替地引入刻蚀性气体和保护性气体，从而交替地对半导体衬底进行蚀刻，以及对蚀刻后形成的侧壁进行保护，直至形成预定尺寸的第一通孔4；去除所述光刻胶层。
步骤三，在所述第一通孔中填充金属并进行平坦化工艺。
请参阅图5，在本发明实施例中，采用铜或者钨进行填充。采用铜填充时，采取电镀铜的方式。采用钨填充时，采取金属有机化合物化学气相沉积的方式，这里不再赘述。
在本发明实施例中，所述平坦化工艺为化学机械抛光工艺，采用化学机械平坦化可以使表面平坦度达到较高水平，进一步提高通孔的可靠性。
步骤四，形成覆盖填充后的所述第一通孔和所述栅极的层间介电层，在所述层间介电层对应所述第一通孔的位置上形成第二通孔。
请参阅图6和图7，经过步骤三，继续工艺流程，如图6所示，包括高阻元件5及层间介电层6的形成。
具体地，如图7所示，所述第二通孔7形成在所述第一通孔4的正上方，所述第二通孔7与所述第一通孔4贯通，形成高深宽比通孔8，在本发明实施例中，通过步骤二和步骤四形成高深宽比通孔8。这里，所述第二通孔形成的方法与上述步骤二中第一通孔形成的方法相同，故在此不再赘述。
步骤五，在所述第二通孔中填充金属并进行平坦化工艺。
请参阅图8，步骤五与上述步骤三一样，这里不再重复。
在本发明实施例中，除了在有源区上需要形成通孔外，半导体器件其他位置、元件上也需要通过形成通孔连出，比如，栅极、高阻器件。因而，本发明实施例的通孔填充方法还包括：层间介电层形成后，在所述层间介电层对应所述栅极的位置上形成第三通孔，在所述层间介电层对应高阻元件的位置上形成第四通孔。具体地，如图7所示，在栅极上形成通孔9和在高阻元件上形成通孔10。
本发明实施例提出一种通孔，如图8所示，所述通孔包括具有半导体衬底1，位于所述半导体衬底上的有源区2、位于所述有源区的栅极3、形成于有源区上形成的第一通孔4、层间介电层6、在所述层间介电层上对应所述第一通孔位置形成的第二通孔7、在所述层间介电层对应所述栅极位置形成的第三通孔9、位于所述层间介电层上的高阻元件5和在所述层间介电层对应高阻元件位置上形成的第四通孔10。其中，所述第二通孔与所述第一通孔相连，形成高深宽比通孔8。
本发明实施例鉴于高深宽比的通孔主要是针对有源区上的通孔，将形成在有源区上的通孔进行分段形成、分段填充的工艺流程，具体地，在栅极形成后，进行有源区上通孔的第一次成型，高度与栅极同高，此时的深宽比非常易于填充，然后在层间介电层形成后，进行所有通孔的成型，此时由于有源区通孔下部分已经成型，只需填充上部即可，此时的深宽比也易于填充，通过这两次通孔工艺，有效地克服了高深宽比问题，填充效果较好，避免了空洞的出现，并且该方法简单、易实现、对其他工艺流程不会造成影响，有很高的工艺价值。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种通孔填充方法，其特征在于，所述方法至少包括：
步骤一、提供半导体衬底，所述半导体衬底上设有有源区，所述有源区上设有栅极；
步骤二、在所述有源区上形成第一通孔，所述第一通孔的高度与所述栅极的高度相同；
步骤三、在所述第一通孔中填充金属并进行平坦化工艺；
步骤四、形成覆盖填充后的所述第一通孔和所述栅极的层间介电层，在所述层间介电层对应所述第一通孔的位置上形成第二通孔；
步骤五、在所述第二通孔中填充金属并进行平坦化工艺。
2.根据权利要求1所述的方法，其特征在于，步骤四中所述第二通孔形成在所述第一通孔的正上方，与所述第一通孔贯通。
3.根据权利要求1所述的方法，其特征在于，所述第一通孔和第二通孔采用深反应性离子刻蚀工艺形成。
4.根据权利要求1所述的方法，其特征在于，步骤三和步骤五中的所述金属采用钨或者铜。
5.根据权利要求1所述的方法，其特征在于，所述平坦化工艺为化学机械抛光工艺。
6.根据权利要求1所述的方法，其特征在于，步骤四还包括：层间介电层形成后，在所述层间介电层对应所述栅极的位置上形成第三通孔，在所述层间介电层对应高阻元件的位置上形成第四通孔。
7.一种采用权利要求1至6中任一项通孔填充方法形成的通孔，其特征在于，至少包括：
半导体衬底，位于所述半导体衬底上的有源区，位于所述有源区的栅极；
形成于所述有源区上形成的第一通孔；
层间介电层；
在所述层间介电层上对应所述第一通孔位置形成的第二通孔；
在所述层间介电层对应所述栅极位置形成的第三通孔；
位于所述层间介电层上的高阻元件；
在所述层间介电层对应高阻元件位置上形成的第四通孔；
其中，所述第二通孔与所述第一通孔相连贯通，形成高深宽比通孔。
CN202110862309.1A 2021-07-29 2021-07-29 一种通孔填充方法和通孔 Pending CN113644025A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110862309.1A CN113644025A (zh) 2021-07-29 2021-07-29 一种通孔填充方法和通孔

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110862309.1A CN113644025A (zh) 2021-07-29 2021-07-29 一种通孔填充方法和通孔

Publications (1)

Publication Number Publication Date
CN113644025A true CN113644025A (zh) 2021-11-12

Family

ID=78418843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110862309.1A Pending CN113644025A (zh) 2021-07-29 2021-07-29 一种通孔填充方法和通孔

Country Status (1)

Country Link
CN (1) CN113644025A (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024784A (zh) * 2009-09-22 2011-04-20 台湾积体电路制造股份有限公司 用于mos器件的块状接触塞
CN102789972A (zh) * 2011-05-20 2012-11-21 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024784A (zh) * 2009-09-22 2011-04-20 台湾积体电路制造股份有限公司 用于mos器件的块状接触塞
CN102789972A (zh) * 2011-05-20 2012-11-21 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法

Similar Documents

Publication Publication Date Title
US11854962B2 (en) Via structure and methods thereof
US6910907B2 (en) Contact for use in an integrated circuit and a method of manufacture therefor
US8629560B2 (en) Self aligned air-gap in interconnect structures
JP6072265B2 (ja) 犠牲プラグを用いた基板貫通ビアの形成に係るデバイス、システム、および方法
US20150171008A1 (en) Integrated circuits with dummy contacts and methods for producing such integrated circuits
TWI557809B (zh) 包含接觸結構與形成於接觸蝕刻停止層之側壁上之保護層的半導體設備以及製造半導體裝置的方法
US20100001409A1 (en) Semiconductor device and method of manufacturing thereof
US20040232552A1 (en) Air gap dual damascene process and structure
US9214429B2 (en) Trench interconnect having reduced fringe capacitance
US10636698B2 (en) Skip via structures
JP2009528690A (ja) 誘電材料における金属配線
US11594419B2 (en) Reduction of line wiggling
US7781892B2 (en) Interconnect structure and method of fabricating same
TWI588901B (zh) 自對準通孔流程
US7781335B2 (en) Method for fabricating semiconductor device
CN108831859A (zh) 通孔的制造方法
TW201732930A (zh) 半導體裝置之形成方法
US20120199980A1 (en) Integrated circuits having interconnect structures and methods for fabricating integrated circuits having interconnect structures
US20080122104A1 (en) Damascene interconnect structure having air gaps between metal lines and method for fabricating the same
US10833149B2 (en) Capacitors
CN113644025A (zh) 一种通孔填充方法和通孔
CN111696914B (zh) 互连线结构的制备方法
US20210366822A1 (en) Hybrid via interconnect structure
CN112071803A (zh) 一种半导体结构及其制造方法
US9852950B2 (en) Superimposed transistors with auto-aligned active zone of the upper transistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20211112