CN111696914B - 互连线结构的制备方法 - Google Patents

Abstract

本公开提供一种互连线结构的制备方法。该互连线结构的制备方法在第一介电层位于各第一沟槽内的区域形成空腔，且向空腔内填充预设介质，通过第二导电层的第二沟槽去除各空腔内的预设介质，并形成覆盖第二导电层的第二介电层，该第二介电层填充各第二沟槽，并覆盖各空腔的开口，以使各空腔与外界隔绝。本公开能够在任意相邻的两个第一互连线之间形成空腔，降低了互连线之间的寄生电容，有利于提升信号传输的性能。

Description

互连线结构的制备方法

技术领域

本公开涉及半导体制造技术领域，尤其涉及一种互连线结构的制备方法。

背景技术

由于集成电路工艺尺寸不断变小，从而使相邻的互连线之间的距离不断变小，导致相邻的互连线之间的寄生电容不断变大，影响了集成电路中信号传输的性能。

现有技术中，通过在互连线之间形成空腔，从而降低上述的寄生电容。然而，由于空腔的形成受到互连线之间的距离、介电层沉积速率等众多因素的影响，常常导致有的互连线之间难以形成空腔或者很难控制空腔的大小。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种互连线结构的制备方法，能够在相邻的两个第一互连线之间形成空腔，降低了寄生电容，有利于提升信号传输的性能。

根据本公开的一个方面，提供一种互连线结构的制备方法，包括：提供衬底；在所述衬底上形成第一导电层，所述第一导电层具有多个间隔分布的第一沟槽，以将所述第一导电层分隔为多个第一互连线；形成覆盖所述第一导电层的第一介电层，且所述第一介电层填充各所述第一沟槽；在所述第一介电层位于各所述第一沟槽内的区域形成空腔，所述空腔远离所述衬底的一端具有开口；向所述空腔内填充预设介质；在所述第一介电层上形成第二导电层，所述第二导电层具有多个间隔分布的第二沟槽，以将所述第二导电层分隔为多个第二互连线，多个所述第二沟槽与多个所述空腔一一对应；经由各所述第二沟槽去除各所述空腔内的预设介质；形成覆盖所述第二导电层的第二介电层，所述第二介电层填充各所述第二沟槽，并覆盖各所述空腔的所述开口，以使各所述空腔与外界隔绝。

在本公开的一种示例性实施例中，所述向所述空腔内填充预设介质包括：形成覆盖所述第一介电层的填充层，所述填充层填充各空腔，且所述填充层与所述预设介质的材料相同；去除所述填充层位于各所述空腔以外的区域。

在本公开的一种示例性实施例中，所述在所述第一介电层上形成第二导电层包括：形成覆盖所述第一介电层与所述预设介质的第三介电层；在所述第三介电层上形成第二导电层，所述第二导电层具有多个间隔分布的第二沟槽，以将所述第二导电层分隔为多个第二互连线，多个所述第二沟槽与多个所述空腔一一对应。

在本公开的一种示例性实施例中，所述预设介质的材料与所述第一介电层的材料不同。

在本公开的一种示例性实施例中，所述预设介质的材料为氮化硅，所述第一介电层的材料为氧化硅。

在本公开的一种示例性实施例中，所述经由各所述第二沟槽去除各所述空腔内的预设介质包括：通过湿法刻蚀经由各所述第二沟槽去除各所述空腔内的预设介质。

在本公开的一种示例性实施例中，在所述第一介电层位于各所述第一沟槽内的区域形成空腔包括：

采用高密度等离子体轰击所述第一介电层位于各所述第一沟槽内的区域以形成空腔，所述空腔远离所述衬底的一端具有开口。

在本公开的一种示例性实施例中，所述第二介电层包括第一区域，所述第一区域位于各所述第二沟槽，且所述第一区域靠近所述空腔的一侧与所述空腔的开口平齐。

在本公开的一种示例性实施例中，所述在所述第一介电层位于所述第一沟槽内的区域形成空腔包括：通过刻蚀在所述第一介电层位于所述第一沟槽内的区域形成空腔，所述空腔远离所述衬底的一端具有开口。

在本公开的一种示例性实施例中，任意两个所述空腔的形状和尺寸均相同。

本公开的互连线结构的制备方法，在第一介电层位于沟槽内的区域形成空腔，且使空腔内填充预设介质，并经由第二导电层的第二沟槽去除空腔内的预设介质，从而使任意相邻的两个第一互连线之间均可以形成空腔，降低了第一互连线之间的寄生电容，有利于提升信号传输的性能。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

通过参照附图来详细描述其示例性实施例，本公开的上述和其它特征及优点将变得更加明显。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本公开实施方式的互连线结构的制备方法的流程图；

图2为本公开实施方式的互连线结构的制备方法的步骤S150的流程图；

图3为本公开实施方式的衬底与第一导电层的示意图；

图4为本公开实施方式的互连线结构的制备方法的步骤S120完成后的示意图；

图5为本公开实施方式的互连线结构的制备方法的步骤S130完成后的示意图；

图6为本公开实施方式的互连线结构的制备方法中图5的结构经过研磨后的示意图；

图7为本公开实施方式的互连线结构的制备方法的步骤S140完成后的示意图；

图8为本公开实施方式的互连线结构的制备方法的步骤S150完成后的示意图；

图9为本公开实施方式在图8的结构上形成第二导电层的示意图；

图10为本公开实施方式的互连线结构的制备方法的步骤S170完成后的示意图；

图11为本公开实施方式的互连线结构的制备方法的步骤S180完成后的示意图。

图中：1、衬底；2、第一导电层；21、第一互连线；3、第一介电层；4、预设介质；5、第二导电层；51、第二互连线；6、第二介电层；7、第二沟槽；8、扩散阻挡层；9、导电插塞；10、空腔；11、第一沟槽；12、第三介电层。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、材料、装置等。在其它情况下，不详细示出或描述公知技术方案以避免模糊本公开的各方面。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。

此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。用语“一”和“该”用以表示存在一个或多个要素/组成部分/等；用语“包括”、“具有”以及“设有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。

本公开实施方式提供一种互连线结构的制备方法。如图1所示，该互连线结构的制备方法包括：

步骤S110、提供衬底。

步骤S120、在衬底上形成第一导电层，第一导电层具有多个间隔分布的第一沟槽，以将第一导电层分隔为多个第一互连线。

步骤S130、形成覆盖第一导电层的第一介电层，且第一介电层填充各第一沟槽。

步骤S140、在第一介电层位于各第一沟槽内的区域形成空腔，空腔远离衬底的一端具有开口。

步骤S150、向各空腔内填充预设介质。

步骤S160、在第一介电层上形成第二导电层，第二导电层具有多个间隔分布的第二沟槽，以将第二导电层分隔为多个第二互连线，多个第二沟槽与多个空腔一一对应。

步骤S170、经由各第二沟槽去除各空腔内的预设介质。

步骤S180、形成覆盖第二导电层的第二介电层，第二介电层填充各第二沟槽，并覆盖各空腔的开口，以使各空腔与外界隔绝。

本公开实施方式的互连线结构的制备方法，通过在第一介电层位于沟槽内的区域形成空腔，且使空腔内填充预设介质，并经由第二导电层的第二沟槽去除空腔内的预设介质，从而使任意相邻的两个第一互连线之间均可以形成空腔，降低了第一互连线之间的寄生电容，有利于提升信号传输的性能。

下面对本公开实施方式的互连线结构的制备方法的各步骤进行详细说明：

在步骤S110中，提供衬底。

如图3所示，衬底1的材料可以为硅或锗硅，当然，也可以为二氧化硅或氮化硅，但不以此为限，还可以为碳化硅等。本公开实施方式对衬底1的尺寸和形状不做特殊限定。

在步骤S120中，在衬底上形成第一导电层，第一导电层具有多个间隔分布的第一沟槽，以将第一导电层分隔为多个第一互连线。

如图3和图4所示，该第一导电层2的材料可以为导电金属，例如铜、钨、铝等。当然，该第一导电层2的材料也可以为导电合金，例如铜合金、铝合金等。举例而言，该第一导电层2的材料为铝。铝具有较低的电阻率和优良的抗电迁移能力，可以降低第一导电层2形成的第一互连线21的电阻。该第一导电层2可以通过化学气相沉积形成。在本公开其它实施方式中，该第一导电层2还可以通过物理气相沉积形成，在此不再详述。此外，在形成第一导电层2前，可以在衬底1上形成一介电层，以使第一导电层2与衬底1隔离。

如图4所示，该第一沟槽11可以通过刻蚀形成。举例而言，在第一导电层2上形成图形化的光刻胶层，该图形化的光刻胶层定义第一沟槽11的位置；以图形化的光刻胶层为掩模刻蚀第一导电层2，并去除图形化的光刻胶层，以形成第一沟槽11。其中，刻蚀第一导电层2的方法可以为干法刻蚀或湿法刻蚀。该干法刻蚀可以为等离子体刻蚀工艺。

需要说明的是，在相邻的两个第一互连线之间的距离过大时，可以在两个第一互连线之间形成虚拟的线路层，以避免空腔上部的材料发生塌陷。

在步骤S130中，形成覆盖第一导电层的第一介电层，且第一介电层填充各第一沟槽。

如图5所示，该第一介电层3用于降低相邻的第一互连线21之间的寄生电容。该第一介电层3的材料可以为氧化硅，当然，也可以为其它具有较低介电常数的材料，例如碳掺杂有机硅玻璃、碳掺杂二氧化硅、氟硅玻璃、碳氧化硅等。该第一介电层3可以通过化学气相沉积形成，但不以此为限，还可以通过物理气相沉积形成。此外，在形成第一介电层3前，本公开可以在第一导电层2的顶部可以形成有扩散阻挡层8。该扩散阻挡层8的材料可以为钽、氮化钽、氮化钛等。该扩散阻挡层8可以阻止第一导电层2中的金属原子扩散入第一介电层3，避免漏电的发生。

在步骤S140中，在第一介电层位于各第一沟槽内的区域形成空腔，空腔远离衬底的一端具有开口。

如图7所示，由于第一沟槽11位于相邻的两个第一互连线21之间，从而使相邻的第一互连线21之间形成有空腔10。本公开实施方式还可以通过控制空腔10形成的工艺，以使所形成的空腔10可以具有预设尺寸或使空腔10形成于预设位置。此外，该空腔10可以呈漏斗状或圆台状，当然，该空腔10也可以呈其它形状，在此不做特殊限定。进一步地，任意两个空腔10的形状和尺寸均可以相同，。一实施方式中，本公开利用高密度等离子体轰击第一介电层3位于各第一沟槽11内的区域以形成空腔10，该空腔10远离衬底1的一端具有开口。此外，如图6所示，在对第一介电层3进行刻蚀前，可以对第一介电层3进行研磨，使第一介电层3减薄，为空腔10的形成提供了方便。

在步骤S150中，向各空腔内填充预设介质。

如图8所示，该预设介质4的材料与第一介电层3的材料不同。其中，该预设介质4的材料可以为氮化硅，但不以此为限。此外，位于空腔10内的填充介质可以密封空腔10的开口。举例而言，如图2所示，步骤S150可以包括步骤S1501和步骤S1502，其中：

步骤S1501、形成覆盖第一介电层的填充层，填充层填充各空腔，且填充层与预设介质的材料相同。

该填充层可以通过化学气相沉积或物理气相沉积形成。

步骤S1502、去除填充层位于各空腔以外的区域。

通过去除填充层位于各空腔以外的区域，从而暴露出位于空腔内的预设介质。其中，可以采用研磨的方法去除填充层位于各空腔以外的区域，当然，也还可以采用其它方式。

在步骤S160中，在第一介电层上形成第二导电层，第二导电层具有多个间隔分布的第二沟槽，以将第二导电层分隔为多个第二互连线，多个第二沟槽与多个空腔一一对应。

如图9和图10所示，该第二导电层5的材料可以和第一导电层2相同，当然，也可以不同。该第二导电层5也可以通过化学气相沉积或物理气相沉积形成。该第二沟槽7可以通过刻蚀等方法形成。此外，该第二互连线51与第一互连线21之间可以通过导电插塞9连接。

举例而言，如图9所示，步骤S160可以包括：形成覆盖第一介电层3与预设介质4的第三介电层12，并在第三介电层12上形成第二导电层5。其中，该第三介电层12用于降低第一导电层2和第二导电层5之间的寄生电容。该第三介电层12的材料可以为氧化硅，但不以此为限，也可以为其它具有较低介电常数的材料，例如碳掺杂有机硅玻璃、碳掺杂二氧化硅、氟硅玻璃、碳氧化硅等。该第三介电层12可以通过化学气相沉积形成，但不以此为限，还可以通过物理气相沉积形成。此外，该第三介电层12与第二导电层5之间可以有扩散阻挡层8。

在步骤S170中，经由各第二沟槽去除各空腔内的预设介质。

如图10所示，可以通过湿法刻蚀经由各第二沟槽7去除各空腔10内的预设介质4。以预设介质4的材料为氮化硅以及第一介电层3的材料为氧化硅为例，该湿法刻蚀可以采用酸性刻蚀液进行刻蚀。该酸性刻蚀液可以为氢氟酸溶液，当然，也可以为磷酸溶液。此外，在第二导电层5形成于第三介电层12上时，需要在第三介电层12上形成贯穿孔，该贯穿孔使第一沟槽11和第二沟槽7连通。

在步骤S180中，形成覆盖第二导电层的第二介电层，第二介电层填充各第二沟槽，并覆盖各空腔的开口，以使各空腔与外界隔绝。

如图11所示，该第二介电层6的材料可以为氧化硅，当然，也可以为其它具有较低介电常数的材料，例如碳掺杂有机硅玻璃、碳掺杂二氧化硅、氟硅玻璃、碳氧化硅等。该第二介电层6可以通过化学气相沉积形成，但不以此为限，还可以通过物理气相沉积形成。该第二介电层6包括第一区域，该第一区域位于各第二沟槽。通过控制第二介电层6的沉积速率，可以使第一区域靠近空腔10的一侧与空腔10的开口平齐。此外，为了降低第二互连线51之间的寄生电容，也可以采用高密度等离子体轰击第二介电层6位于第二沟槽的区域以形成新的空腔，并可以采用上述实施方式所述的方法进行预设介质的填充、去除等操作。

此外，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。

本领域技术人员在考虑说明书及实践后，将容易想到本公开的其它实施方案。本申请旨在涵盖体本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (10)

1.一种互连线结构的制备方法，其特征在于，包括：

提供衬底；

在所述衬底上形成第一导电层，所述第一导电层具有多个间隔分布的第一沟槽，以将所述第一导电层分隔为多个第一互连线；

形成覆盖所述第一导电层的第一介电层，且所述第一介电层填充各所述第一沟槽；

在所述第一介电层位于各所述第一沟槽内的区域形成空腔，所述空腔远离所述衬底的一端具有开口；

向各所述空腔内填充预设介质；

形成导电插塞；

在所述第一介电层上形成第二导电层，所述第二导电层具有多个间隔分布的第二沟槽，以将所述第二导电层分隔为多个第二互连线，多个所述第二沟槽与多个所述空腔一一对应，所述第二互连线与所述第一互连线通过所述导电插塞连接；

经由各所述第二沟槽去除各所述空腔内的预设介质；

形成覆盖所述第二导电层的第二介电层，所述第二介电层填充各所述第二沟槽，并覆盖各所述空腔的所述开口，以使各所述空腔与外界隔绝。

2.根据权利要求1所述的互连线结构的制备方法，其特征在于，向各所述空腔内填充预设介质包括：

形成覆盖所述第一介电层的填充层，所述填充层填充各所述空腔，且所述填充层与所述预设介质的材料相同；

去除所述填充层位于各所述空腔以外的区域。

3.根据权利要求2所述的互连线结构的制备方法，其特征在于，在所述第一介电层上形成第二导电层包括：

形成覆盖所述第一介电层与所述预设介质的第三介电层；

在所述第三介电层上形成第二导电层，所述第二导电层具有多个间隔分布的第二沟槽，以将所述第二导电层分隔为多个第二互连线，多个所述第二沟槽与多个所述空腔一一对应。

4.根据权利要求1所述的互连线结构的制备方法，其特征在于，所述预设介质与所述第一介电层的材料不同。

5.根据权利要求4所述的互连线结构的制备方法，其特征在于，所述预设介质的材料为氮化硅，所述第一介电层的材料为氧化硅。

6.根据权利要求5所述的互连线结构的制备方法，其特征在于，经由各所述第二沟槽去除各所述空腔内的预设介质包括：

通过湿法刻蚀经由各所述第二沟槽去除各所述空腔内的预设介质。

7.根据权利要求1所述的互连线结构的制备方法，其特征在于，在所述第一介电层位于各所述第一沟槽内的区域形成空腔包括：

采用高密度等离子体轰击所述第一介电层位于各所述第一沟槽内的区域以形成空腔，所述空腔远离所述衬底的一端具有开口。

8.根据权利要求1所述的互连线结构的制备方法，其特征在于，所述第二介电层包括第一区域，所述第一区域位于各所述第二沟槽，且所述第一区域靠近所述空腔的一侧与所述空腔的开口平齐。

9.根据权利要求1所述的互连线结构的制备方法，其特征在于，在所述第一介电层位于各所述第一沟槽内的区域形成空腔包括：

通过刻蚀在所述第一介电层位于各所述第一沟槽内的区域形成空腔，所述空腔远离所述衬底的一端具有开口。

10.根据权利要求1所述的互连线结构的制备方法，其特征在于，任意两个所述空腔的形状和尺寸均相同。

Images