CN110707066A - 一种内连线结构及其制备方法 - Google Patents

一种内连线结构及其制备方法 Download PDF

Info

Publication number
CN110707066A
CN110707066A CN201910983581.8A CN201910983581A CN110707066A CN 110707066 A CN110707066 A CN 110707066A CN 201910983581 A CN201910983581 A CN 201910983581A CN 110707066 A CN110707066 A CN 110707066A
Authority
CN
China
Prior art keywords
insulating layer
conductive material
trenches
shielding layer
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910983581.8A
Other languages
English (en)
Inventor
边在龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN110707066A publication Critical patent/CN110707066A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的内连线结构的一实施例，包含一基板；一第一绝缘层，设置于该基板之上，其中该第一绝缘层具有复数个介层洞，且一第一导电材料填满该复数个介层洞；一第二绝缘层，设置于该第一绝缘层之上，其中该第二绝缘层具有复数个沟槽，且一第二导电材料填满该复数个沟槽；以及一屏蔽层，设置于该第一绝缘层及该第二绝缘层之间，其中屏蔽层具有复数个开孔，连接该复数个介层洞及该复数个沟槽；其中该复数个介层洞自对准(self‑align)该复数个沟槽。本发明的技术的优点之一在于减少制备工艺流程。

Description

一种内连线结构及其制备方法
本申请是发明名称为“一种内连线结构及其制备方法”、申请日为2014年7月18日、申请号为201410344842.9的发明专利申请的分案申请。
技术领域
本发明涉及一种内连线结构及其制备方法，尤指一种内连线结构及其制备方法，其具有高制程裕度(process margin)。
背景技术
半导体制造工艺通常需要铜后段制程(Backt-End-of Line)电气连接前段制程(Front-End-of Line)的高深宽比的钨接触。在制备半导体组件之后，内连线即将半导体组件与导线予以电性连接，其中内连线包含导线部分及中介窗部分。中介窗部分一般由钨构成，而钨的沉积技术已经高度发展。导线部分一般由铜构成，铜具有高导电性、低电阻，且可避免电子迁移现象。由于蚀刻较难控制，蚀刻不足现象经常发生，而随着电子组件持续缩小尺寸，高深宽比的钨接触的制备越来越困难。此外，间距很小的铜导线与钨介层窗的对位裕度持续缩小，导致发生短路的风险增加。
上文的说明仅是为提供背景技术，并未承认上文的说明揭示本发明，不构成本发明的现有技术，且上文的任何说明均不应作为本发明的任一部分。
发明内容
本发明提供一种内连线结构及其制备方法，其具有高制程裕度(processmargin)，对铜后段制程(Backt-End-of Line)电气连接前段制程(Front-End-of Line)的高深宽比的钨接触相当重要。本发明的技术对内连线结构的导线部分及中介窗部分提供较高对位裕度，降低发生短路的风险。
本发明的内连线结构的一实施例，包含一基板；一第一绝缘层，设置于该基板之上，其中该第一绝缘层具有复数个介层洞，且一第一导电材料填满该复数个介层洞；一第二绝缘层，设置于该第一绝缘层之上，其中该第二绝缘层具有复数个沟槽，且一第二导电材料填满该复数个沟槽；以及一屏蔽层，设置于该第一绝缘层及该第二绝缘层之间，其中屏蔽层具有复数个开孔，连接该复数个介层洞及该复数个沟槽；其中该复数个介层洞自对准(self-aligned)该复数个沟槽。
本发明的内连线结构之制备方法的一实施例，包含形成一第一绝缘层于一基板之上；形成一第一屏蔽层于该第一绝缘层之上，其中该第一屏蔽层具有复数个第一开孔；形成一第二绝缘层于该第一屏蔽层之上；形成一第二屏蔽层于该第二绝缘层之上，其中该第二屏蔽层具有复数个第二开孔；进行一蚀刻制程，其使用该第二屏蔽层作为一蚀刻屏蔽以形成复数个凹部，其中该复数个凹部贯穿该第二绝缘层、该第一屏蔽层及该第一绝缘层；以及填入至少一导电材料至该复数个凹部。
相较于熟知的双镶嵌技术需要两次对位程序，本发明的技术由于该复数个介层洞自对准(self-align)该复数个沟槽，因此本发明的技术的优点之一在于减少一次对位程序；其中本发明技术的该复数个沟槽在后续制程中形成导线，有效地降低发生短路的风险，并提升制程裕度。
此外，本发明的技术亦可降低成本，例如，相较于熟知的双镶嵌技术需要两次介电材料的蚀刻制程以分别形成介层洞与沟槽，本发明的技术由于仅需要一次蚀刻制程即可形成该复数个介层洞及该复数个沟槽；另外，相较于熟知的双镶嵌技术需要对介层洞及沟槽进行共两次化学机械研磨，本发明的技术无需钨化学机械研磨(WCMP)。
此外，本发明的技术使用该第一屏蔽层且使用钨填满该复数个介层洞，以减少需要填入铜的深宽比结构，如此本发明的技术无需在高深宽比的介层洞之中沉积铜阻障层及铜种晶层。再次，由于该复数个介层洞已填入该第一导电材料，可避免铜孔洞形成于内连线结构之中，因而本发明的技术具有较可靠的电气效能。
上文已相当广泛地概述本发明的技术特征及优点，以使下文的本发明详细描述得以获得较佳了解。构成本发明的权利要求所保护的其它技术特征及优点将在下文描述。本发明所属技术领域中具有通常知识人员应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本发明相同的目的。本发明所属技术领域中具有通常知识人员也应了解，这类等效建构无法脱离后附的权利要求所界定的本发明的精神和范围。
附图说明
通过参照前述说明及下列附图，本发明的技术特征及优点得以获得完全了解。
图1为一剖视示意图，例示本发明一实施例的一基板，其具有复数个接触部；
图2为一剖视示意图，例示本发明一实施例的一第一绝缘层及一第一屏蔽层的沉积；
图3为一剖视示意图，例示本发明一实施例的一第二绝缘层及一第二屏蔽层的沉积；
图4为一剖视示意图，例示本发明一实施例的一蚀刻制程，其使用该第二屏蔽层作为一蚀刻屏蔽以形成复数个凹部，其贯穿该第二绝缘层、该第一屏蔽层及该第一绝缘层；
图5为一剖视示意图，例示一第一导电材料填满该复数个凹部并覆盖该第二绝缘层的一上表面；
图6为一剖视示意图，例示一蚀刻制程，其去除该第二绝缘层的上表面的该第一导电材料，并去除该复数个凹部内的该第一导电材料的一部分；以及
图7为一剖视示意图，例示一第二导电材料填满该复数个沟槽，完成高可靠度的内连线结构的制备。
其中，附图标记说明如下：
10：内连线结构
11：基板
20：第一绝缘层
21：第二绝缘层
23：第一屏蔽层
24：第二屏蔽层
30：介层洞
31：沟槽
32：第一开孔
33：凹部
34：第二开孔
40第一导电材料
41：第二导电材料
101：接触部
具体实施方式
为了使本领域技术人员能彻底地了解本发明，将在下列的描述中提出详尽的步骤及结构。显然地，本发明的实现并未限定于相关领域的技术人员所熟悉的特殊细节。另一方面，众所周知的结构或步骤并未描述于细节中，以避免造成本发明不必要的限制。本发明的较佳实施例会详细描述如下，然而除了这些详细描述之外，本发明还可以广泛地施行在其他实施例中，且本发明的范围不受限定，其以后附的权利要求为准。
在下文中本发明的实施例配合所附附图以阐述细节。说明书所提及的“实施例”、“此实施例”、“其他实施例”等等，意指包含在本发明的该实施例所述有关的特殊特性、构造、或特征。说明书中各处出现的“在此实施例中”的词组，并不必然全部指相同的实施例。
本发明关于一种内连线结构及其制备方法。下列记载详细说明本发明的实施步骤及结构以使本发明得以被完整地了解。本发明的实现并不限于具有特定知识的本领域技术人员。此外，熟知的结构及步骤并未在下文记载，以免本发明受到不必要的限制。本发明的较佳实施例将于下文中描述，然而本发明除了下文之外，亦可广泛地实现于其它实施例中。本发明的范围不应限制于下文的记载，而应由权利要求的保护范围予以定义。
图1为一剖视示意图，例示本发明一实施例的一基板11，其具有复数个接触部101。在本发明的一实施例中，该复数个接触部101下方可包含复数个组件或MOSFET，其电性连接于该复数个接触部101。在本发明的一实施例中，该复数个接触部101包含金属，例如钨。在本发明的一实施例中，由钨构成的该复数个接触部101通过前段制程(Front-End-of Line)予以制备，而该基板11的上端再进行一化学机械研磨(CMP)制程。
图2为一剖视示意图，例示本发明一实施例的一第一绝缘层20及一第一屏蔽层23的沉积。在本发明的一实施例中，该第一绝缘层20通过一化学沉积(CVD)制程或一物理沉积(PVD)制程予以制备。在本发明的一实施例中，该第一绝缘层20包含氧化硅或二氧化硅。在本发明的一实施例中，在沉积该第一绝缘层20之后，进行一化学沉积(CVD)制程或一物理沉积(PVD)制程以形成该第一屏蔽层23于该第一绝缘层20之上。在本发明的一实施例中，该第一屏蔽层23包氮化硅或其它适当的材料。之后，在本发明的一实施例中，进行一图案化制程以形成复数个第一开孔32于该第一屏蔽层23之内。在本发明的一实施例中，该复数个第一开孔32作为后续制程的对位标记。
图3为一剖视示意图，例示本发明一实施例的一第二绝缘层21及一第二屏蔽层24的沉积。在本发明的一实施例中，该第二绝缘层21包含氧化硅或二氧化硅，该第二屏蔽层24包含光阻材料；该第二绝缘层21及该第二屏蔽层24通过一化学沉积(CVD)制程或一物理沉积(PVD)制程予以制备。在本发明的一实施例中，在沉积该第二屏蔽层24于该第二绝缘层21上之后，进行一图案化制程以形成复数个第二开孔34于该第二屏蔽层24之内，其中该复数个第二开孔34对准该复数个第一开孔32。在本发明的一实施例中，该复数个第二开孔34大于该复数个第一开孔32；此外，该复数个第二开孔34涵盖该复数个第一开孔32，而无需完美地中心对准。
图4为一剖视示意图，例示本发明一实施例的一蚀刻制程，其使用该第二屏蔽层24作为一蚀刻屏蔽以形成复数个凹部33，其贯穿该第二绝缘层21、该第一屏蔽层23及该第一绝缘层20。在本发明的一实施例中，该蚀刻制程连续地贯穿该第二绝缘层21及该第一绝缘层20，直到该基板11的上端；一旦完成该蚀刻制程，即形成该复数个凹部33。在本发明的一实施例中，该复数个凹部33各包含一介层洞30(位于该第一绝缘层20之内)、一第一开孔32(位于该第一屏蔽层23之内)以及一沟槽31(位于该第二绝缘层21之内)。在本发明的一实施例中，该复数个第一开孔32经配置以使得该复数个介层洞30对准该复数个沟槽31，亦即该复数个介层洞30自对准(self-aligned)该复数个沟槽31，而该介层洞30的宽度实质上等于该第一开孔32的宽度。在本发明的一实施例中，该第一屏蔽层23避免该蚀刻制程的误差，并提供较大的对位裕度。在本发明的一实施例中，该复数个介层洞30的高度是由该基板11的一上端至该第一屏蔽层23的一下端予以定义。在本发明的一实施例中，在完成该蚀刻制程之后，去除该第二屏蔽层24。
图5为一剖视示意图，例示一第一导电材料40填满该复数个凹部33并覆盖该第二绝缘层21的一上表面。在本发明的一实施例中，该第一导电材料40包含钨。在本发明的一实施例中，图5的制程是进行一化学沉积(CVD)制程；例如，氮化钛或钨的化学沉积(CVD)制程。
图6为一剖视示意图，例示一蚀刻制程，其去除该第二绝缘层21的上表面的该第一导电材料40，并去除该复数个凹部33内的该第一导电材料40的一部分。在本发明的一实施例中，图6所示的蚀刻制程是一回蚀制程，其局部或完全去除该复数个沟槽31内的该第一导电材料40。在本发明的一实施例中，该第一导电材料40包含钨，该回蚀制程是一干蚀刻制程，使用的蚀刻气体包含NF3和Ar，其对氮化硅与氧化硅具有优异的蚀刻选择比。在本发明的一实施例中，该回蚀制程的制程条件为25℃，0.5torr，50sccm的三氟化氮(NF3)，800sccm的氩气(Ar)，900W的射频功率(频率13.56MHz)。在本发明的一实施例中，在该回蚀制程之后，去除该复数个沟槽31内的该第一导电材料40，而该复数个介层洞30则填满该第一导电材料40。
图7为一剖视示意图，例示一第二导电材料41填满该复数个沟槽31，完成高可靠度的内连线结构10的制备，其以较高的制程裕度制备复合结构的内连线。在本发明的一实施例中，该第二导电材料41包含铜，而该复数个沟槽31内的铜是作为导线。在本发明的一实施例中(参考图6)，该第一导电材料40可予以蚀刻至该第一屏蔽层23的下方，而该第二导电材料41可填入该复数个沟槽31及该复数个介层洞30的上部。
相较于熟知的双镶嵌技术(dual damascene)，本发明的技术具有下列数项优点。熟知的双镶嵌技术通常需要两次介电材料的蚀刻制程，其中一次蚀刻制程形成介层洞，另一次蚀刻制程形成沟槽。此外，熟知的双镶嵌技术还需要两次图案化制程及两次对位程序。由于熟知的双镶嵌技术需要上述结构及程序，随着组件尺寸持续缩小，内连线的导线部分及中介窗部分的对位变得相当困难。相较于熟知的双镶嵌技术需要两次对位程序，本发明的技术由于该复数个介层洞是自对准(self-align)该复数个沟槽，因此本发明的技术的优点之一在于减少一次对位程序；其中本发明技术的该复数个沟槽在后续制程中形成导线，有效地降低发生短路的风险，并提升制程裕度(如前文图4所述)。此外，相较于熟知的双镶嵌技术需要两次介电材料的蚀刻制程以分别形成介层洞与沟槽，本发明的技术仅需要一次蚀刻制程即可形成该复数个介层洞及该复数个沟槽。再次，相较于熟知的双镶嵌技术需要对介层洞及沟槽进行共两次化学机械研磨，本发明的技术无需钨化学机械研磨(WCMP)。参考图5及图6，本发明的技术是通过该回蚀制程以去除该第二绝缘层21的上表面的该第一导电材料40，而非通过钨化学机械研磨(WCMP)，其制程成本较高且产生凹陷(Dishing)及侵蚀(Erosion)现象。此外，熟知的双镶嵌技术难以在两次介电材料蚀刻制程中控制导线高度；相对地，本发明的技术通过一蚀刻停止层而控制导线高度(该复数个介层洞的高度是由该基板的一上端至该屏蔽层的一下端予以定义)，因而降低此一高度控制难度。
熟知的全铜化双镶嵌技术包含导线部分及中介窗部分，二者均由铜构成。由于熟知的全铜化双镶嵌技术一般需要物理沉积(PVD)的铜阻障层及铜种晶层，其难以在高深宽比的介层窗中提供足够的阶梯覆盖特性，且在沟槽的开口附近易于发生面包条(bread-loafing)现象，导致铜空洞问题，因而熟知的全铜化双镶嵌技术相当难以实施。相对地，本发明的技术使用该第一屏蔽层且使用钨填满该复数个介层洞，以此减少需要填入铜的深宽比结构，解决了此一铜沉积问题。此外，由于高深宽比的孔洞，在铜内连线下方的接触结构易于形成锁眼(keyhole)，其常发生于深接触结构。当铜内连接直接形成于具有锁眼的深结触结构，铜原子可穿透该深接触，降低组件的效能或可靠度。本发明的技术由于使用具有较佳可靠度的钨介层窗以分隔铜导线与基板内的深接触，因而有效地解决此问题。
本发明的技术内容及技术特点已在如上公开，然而本发明所属技术领域中具有通常知识的人员应了解，在不背离后附权利要求范围所界定的本发明精神和范围内，本发明的教示及揭示可作种种的替换及修饰。例如，上文揭示的许多制程可以通过不同的方法实施或以其它制程予以取代，或者采用上述二种方式的组合。
此外，本发明的权利要求保护范围并不局限于上文揭示的特定实施例的制程、机台、制造、物质的成份、装置、方法或步骤。本发明所属技术领域中具有通常知识的人员应了解，基于本发明教示及揭示制程、机台、制造、物质的成份、装置、方法或步骤，无论现在已存在或日后开发，其与本发明实施例揭示的以实质相同的方式执行实质相同的功能，而达到实质相同的结果，亦可使用于本发明。因此，以下的权利要求保护范围是用于涵盖用以此类制程、机台、制造、物质的成份、装置、方法或步骤。

Claims (11)

1.一种内连线结构，包含：
一基板；
一第一绝缘层，设置于该基板之上，其中该第一绝缘层具有复数个介层洞，且一第一导电材料填满该复数个介层洞；
一第二绝缘层，设置于该第一绝缘层之上，其中该第二绝缘层具有复数个沟槽，且一第二导电材料填满该复数个沟槽，而该复数个沟槽内的该第一导电材料被完全去除；以及
一屏蔽层，设置于该第一绝缘层及该第二绝缘层之间，其中屏蔽层具有复数个开孔，连接该复数个介层洞及该复数个沟槽；
其中该复数个介层洞自对准该复数个沟槽，
其中该复数个介层洞及该复数个沟槽是通过一次蚀刻制程形成的，而且
其中该第一导电材料的高度由该第一绝缘层及该屏蔽层予以定义，该第二导电材料的高度由该第二绝缘层予以定义。
2.如权利要求1所述的内连线结构，其中该基板包含复数个接触部，并且该复数个接触部耦接于该复数个介层洞内的该第一导电材料。
3.如权利要求1所述的内连线结构，其中该第一导电材料包含钨。
4.如权利要求1所述的内连线结构，其中该第二导电材料包含铜。
5.如权利要求1所述的内连线结构，其中该第一绝缘层包含二氧化硅或氧化硅。
6.如权利要求1所述的内连线结构，其中该第二绝缘层包含二氧化硅或氧化硅。
7.如权利要求1所述的内连线结构，其中该复数个介层洞的高度由该基板的一上端至该屏蔽层的一下端予以定义。
8.如权利要求1所述的内连线结构，其中该屏蔽层包含氮化硅。
9.一种内连线结构的制备方法，包含：
形成一第一绝缘层于一基板之上；
形成一第一屏蔽层于该第一绝缘层之上，其中该第一屏蔽层具有复数个第一开孔；
形成一第二绝缘层于该第一屏蔽层之上；
形成一第二屏蔽层于该第二绝缘层之上，其中该第二屏蔽层具有复数个第二开孔；
进行一蚀刻制程，其使用该第二屏蔽层作为一蚀刻屏蔽以形成复数个凹部，其中该复数个凹部贯穿该第二绝缘层、该第一屏蔽层及该第一绝缘层，其中该复数个凹部各包含位于该第一绝缘层之内的一介层洞、位于该第一屏蔽层之内的一第一开孔、以及位于该第二绝缘层之内的一沟槽；
使用一第一导电材料填满该复数个凹部；
进行一回蚀制程，完全去除该复数个沟槽内的该第一导电材料；以及
使用一第二导电材料填满该复数个沟槽，
其中该第一导电材料的高度由该第一绝缘层及该第一屏蔽层予以定义，该第二导电材料的高度由该第二绝缘层予以定义。
10.如权利要求9所述的内连线结构的制备方法，其中使用一第一导电材料填满该复数个凹部还包含使用一第一导电材料覆盖该第二绝缘层的一上表面。
11.如权利要求9所述的内连线结构的制备方法，其中该回蚀制程为一干蚀刻制程，其使用的蚀刻气体包含NF3和Ar。
CN201910983581.8A 2014-01-22 2014-07-18 一种内连线结构及其制备方法 Pending CN110707066A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/161,500 2014-01-22
US14/161,500 US9111931B2 (en) 2014-01-22 2014-01-22 Method of forming an interconnect structure with high process margins
CN201410344842.9A CN104795381A (zh) 2014-01-22 2014-07-18 一种内连线结构及其制备方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201410344842.9A Division CN104795381A (zh) 2014-01-22 2014-07-18 一种内连线结构及其制备方法

Publications (1)

Publication Number Publication Date
CN110707066A true CN110707066A (zh) 2020-01-17

Family

ID=53545472

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910983581.8A Pending CN110707066A (zh) 2014-01-22 2014-07-18 一种内连线结构及其制备方法
CN201410344842.9A Pending CN104795381A (zh) 2014-01-22 2014-07-18 一种内连线结构及其制备方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201410344842.9A Pending CN104795381A (zh) 2014-01-22 2014-07-18 一种内连线结构及其制备方法

Country Status (3)

Country Link
US (1) US9111931B2 (zh)
CN (2) CN110707066A (zh)
TW (1) TWI543318B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170040257A1 (en) * 2015-08-04 2017-02-09 International Business Machines Corporation Hybrid subtractive etch/metal fill process for fabricating interconnects
CN107924900B (zh) * 2015-09-25 2023-06-20 英特尔公司 用于有机封装衬底缩放的光刻限定的过孔
US9905456B1 (en) 2016-09-26 2018-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10121679B1 (en) 2017-09-29 2018-11-06 Intel Corporation Package substrate first-level-interconnect architecture
CN107946332B (zh) * 2017-11-22 2021-07-23 德淮半导体有限公司 半导体结构、cmos图像传感器及其制备方法
JP7348441B2 (ja) * 2018-04-03 2023-09-21 東京エレクトロン株式会社 完全自己整合方式を使用するサブトラクティブ相互接続形成
US11309192B2 (en) 2018-06-05 2022-04-19 Intel Corporation Integrated circuit package supports

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW415032B (en) * 1999-08-19 2000-12-11 Taiwan Semiconductor Mfg Dual damascene process
US20030211727A1 (en) * 2002-05-13 2003-11-13 Nanya Technology Corporation Dual damascene process
CN1754251A (zh) * 2003-03-07 2006-03-29 应用材料有限公司 改善层间附着的方法
US20080237869A1 (en) * 2007-03-29 2008-10-02 International Business Machines Corporation Structure and method for low resistance interconnections
CN101996874A (zh) * 2009-08-20 2011-03-30 索尼公司 半导体器件及半导体器件制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6664182B2 (en) * 2001-04-25 2003-12-16 Macronix International Co. Ltd. Method of improving the interlayer adhesion property of low-k layers in a dual damascene process
JP2003273212A (ja) * 2002-03-14 2003-09-26 Fujitsu Ltd 積層構造体およびその製造方法
JP4340040B2 (ja) * 2002-03-28 2009-10-07 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP3657921B2 (ja) * 2002-04-26 2005-06-08 株式会社東芝 半導体装置とその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW415032B (en) * 1999-08-19 2000-12-11 Taiwan Semiconductor Mfg Dual damascene process
US20030211727A1 (en) * 2002-05-13 2003-11-13 Nanya Technology Corporation Dual damascene process
CN1754251A (zh) * 2003-03-07 2006-03-29 应用材料有限公司 改善层间附着的方法
US20080237869A1 (en) * 2007-03-29 2008-10-02 International Business Machines Corporation Structure and method for low resistance interconnections
CN101996874A (zh) * 2009-08-20 2011-03-30 索尼公司 半导体器件及半导体器件制造方法

Also Published As

Publication number Publication date
US20150206836A1 (en) 2015-07-23
US9111931B2 (en) 2015-08-18
CN104795381A (zh) 2015-07-22
TWI543318B (zh) 2016-07-21
TW201530719A (zh) 2015-08-01

Similar Documents

Publication Publication Date Title
CN1913128B (zh) 双金属镶嵌金属布线图案的形成方法和形成的布线图案
US6910907B2 (en) Contact for use in an integrated circuit and a method of manufacture therefor
JP4832807B2 (ja) 半導体装置
US9305878B2 (en) Integrated circuits and methods for fabricating integrated circuits with capping layers between metal contacts and interconnects
TWI559447B (zh) 半導體裝置與其形成方法
KR100389174B1 (ko) 금속 캐패시터 및 이의 형성 방법
US8765604B2 (en) Interconnection structure for an integrated circuit
CN110707066A (zh) 一种内连线结构及其制备方法
US20180211871A1 (en) Self-aligned via forming to conductive line and related wiring structure
KR20100122701A (ko) 반도체 소자의 제조방법
US9466563B2 (en) Interconnect structure for an integrated circuit and method of fabricating an interconnect structure
KR100660915B1 (ko) 반도체 소자의 배선 형성 방법
US7572728B2 (en) Semiconductor device and method for manufacturing the same
CN113421850A (zh) 电路
CN113035772A (zh) 半导体结构及其制备方法
KR101168507B1 (ko) 반도체 소자 및 그 형성 방법
KR20080061146A (ko) 반도체 소자의 금속 배선 형성방법
CN210984722U (zh) 半导体结构
KR100720402B1 (ko) 듀얼 다마센 공정을 이용한 금속 배선 형성 방법
JP4786680B2 (ja) 半導体装置の製造方法
CN107492506B (zh) 半导体结构及形成方法
US20090184422A1 (en) Method for forming metal line of semiconductor device without production of sidewall oxide in metal line forming region
KR100642908B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20100028957A (ko) 반도체 소자의 제조방법
KR20050118465A (ko) 반도체 소자의 금속배선 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination