JP4786680B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4786680B2 JP4786680B2 JP2008125029A JP2008125029A JP4786680B2 JP 4786680 B2 JP4786680 B2 JP 4786680B2 JP 2008125029 A JP2008125029 A JP 2008125029A JP 2008125029 A JP2008125029 A JP 2008125029A JP 4786680 B2 JP4786680 B2 JP 4786680B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- insulating film
- interlayer insulating
- barrier metal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
(実施の形態1)
図1は、本発明の実施の形態1における半導体装置の構造を示す断面図である。
部分7の底部7aは、たとえば円錐や半球の形状となっている。
図2〜図10は、本発明の実施の形態1における半導体装置の製造方法を工程順に示す断面図である。
を覆うように、導電膜13aを形成する。孔6の底部に存在する導電膜13aを物理的にエッチングすることにより、下部孔8の内壁面に導電膜15を形成する。上部孔10内および下部孔8内を埋めるようにCu膜19を形成する。
図11は、本発明の実施の形態2における半導体装置の構造を示す断面図である。
本実施の形態の半導体装置の製造方法において、導電膜15aを形成する際に、下部配線5を貫通するまで物理的にエッチングする。
図12は、本発明の実施の形態3における半導体装置の構造を示す断面図である。
図14は、本発明の実施の形態4における半導体装置の構造を示す断面図である。図14を参照して、本実施の形態の半導体装置は、以下の点において実施の形態1の半導体装置と異なっている。すなわち、Cu膜19を覆うように層間絶縁膜12上にライナー膜111が形成されており、ライナー膜111上に層間絶縁膜112が形成されている。層間絶縁膜112の上部にはトレンチ114が形成されており、トレンチ114内およびライナー膜111には、配線5aの上面29に達する孔110が開口されている。トレンチ114の内壁面および底部と、孔110の内壁面および底部とに沿って、バリアメタル113が形成されている。トレンチ114および孔110内を埋めるようにCu膜119が形成されている。
図15は、本発明の実施の形態5における半導体装置の断面を簡略化して示す図である。図15を参照して、本実施の形態の半導体装置は、多数の配線35a〜35fの各々と、配線35a〜35fの各々の間を電気的に接続するためのコンタクト39a〜39eの各々とを備えている。配線35a〜35fの各々は、絶縁層を介してこの順序で積層して形成されている。また、配線35aおよび配線35bはコンタクト39aによって電気的に接続されており、配線35bおよび配線35cはコンタクト39bによって電気的に接続されている。また、配線35cおよび配線35dはコンタクト39cによって電気的に接続されており、配線35dおよび配線35eはコンタクト39dによって電気的に接続されている。さらに、配線35eおよび配線35fはコンタクト39eによって電気的に接続されている。
図17は、本発明の実施の形態6における半導体装置の断面を簡略化して示す図である。図17を参照して、コンタクト39a〜39eは口径Aまたは口径Cを有している。コンタクト39a〜39cの各々は口径Aを有しており、コンタクト39dおよび39eの各々は口径Cを有している。口径Cは口径Aよりも大きい。
本実施例では、従来の半導体装置と本発明の半導体装置との信頼性を比較した。具体的には、下部配線をエッチングせずにビアホールを形成した従来の半導体装置と、図1に示す本発明の半導体装置との寿命を調べた。図18にその結果を示す。なお、従来の半導体装置については、図18中の黒丸と白丸との2つの集団についての寿命を調べた。四角は本発明の半導体装置を示している。
ライナー膜、13,17,113 バリアメタル、14,114 トレンチ、13a,15,15a,17a 導電膜、19,19a,119 Cu膜、20 反射防止膜、25a,25b レジスト、29 上面。
Claims (12)
- 第一層間絶縁膜内に第一銅配線を備えた第一層を準備する工程と、
上記第一層上に、上記第一銅配線の上面に接するように形成される第一絶縁膜を設ける工程と、
第二層間絶縁膜を上記第一絶縁膜上に設ける工程と、
上記第二層間絶縁膜及び上記第一絶縁膜を貫通して上記第一銅配線に達する第一ホールを形成する工程と、
上記第一ホール内部をウエットエッチング処理することにより、上記第一ホールの下部の上記第一銅配線内に上記第一ホールの口径よりも大きな口径を有する第二ホールを形成する工程と、
上記第一ホールの側壁に沿った上記第二層間絶縁膜上及び上記第一絶縁膜上と、上記第二ホールの底部とに第一バリアメタルを形成する工程と、
上記第二ホール底部を物理エッチングすることにより、上記第二ホール底部の上記第一バリアメタルと上記第一銅配線とを削り、円錐形状又は半球形状の第三ホールを上記第二ホールの下側に設け、上記第二ホールの内壁面に所定の導電膜を形成する工程と、
上記第一ホールの側壁上の上記第一バリアメタル上、上記第二ホール内の上記所定の導電膜上及び上記第三ホールの内壁面に第二バリアメタルを形成する工程と、
上記第一、第二及び第三ホール内に第一銅金属を埋め込む工程と、
を有することを特徴とする半導体装置の製造方法。 - 第一層間絶縁膜内に第一銅配線を備えた第一層を準備する工程と、
上記第一層上に、上記第一銅配線の上面に接するように形成される第一絶縁膜を設ける工程と、
第二層間絶縁膜を上記第一絶縁膜上に設ける工程と、
上記第二層間絶縁膜及び上記第一絶縁膜を貫通して上記第一銅配線に達する第一ホールを形成する工程と、
上記第一ホール内部をウエットエッチング処理することにより、上記第一ホールの下部の上記第一銅配線内に上記第一ホールの口径よりも大きな口径を有する第二ホールを形成する工程と、
上記第一ホールの側壁に沿った上記第二層間絶縁膜上及び上記第一絶縁膜上と、上記第二ホールの底部とに第一バリアメタルを形成する工程と、
上記第二ホール底部を物理エッチングすることにより、上記第二ホール底部の上記第一バリアメタルと30nm以上の上記第一銅配線とを削り、第三ホールを上記第二ホールの下側に設け、上記第二ホールの内壁面に所定の導電膜を形成する工程と、
上記第一ホールの側壁上の上記第一バリアメタル上、上記第二ホール内の上記所定の導電膜上及び上記第三ホールの内壁面に第二バリアメタルを形成する工程と、
上記第一、第二及び第三ホール内に第一銅金属を埋め込む工程と、
を有することを特徴とする半導体装置の製造方法。 - 第一層間絶縁膜内に第一銅配線を備えた第一層を準備する工程と、
上記第一層上に、上記第一銅配線の上面に接するように形成される第一絶縁膜を設ける工程と、
第二層間絶縁膜を上記第一絶縁膜上に設ける工程と、
上記第二層間絶縁膜及び上記第一絶縁膜を貫通して上記第一銅配線に達する第一ホールを形成する工程と、
上記第一ホール内部をウエットエッチング処理することにより、上記第一ホールの下部の上記第一銅配線内に上記第一ホールの口径よりも大きな口径を有する第二ホールを形成する工程と、
上記第一ホールの側壁に沿った上記第二層間絶縁膜上及び上記第一絶縁膜上と、上記第二ホールの底部とに第一バリアメタルを形成する工程と、
上記第二ホール底部を物理エッチングすることにより、上記第二ホール底部の上記第一バリアメタルと上記第一銅配線とを削り、上記第一ホールの口径よりも小さな口径を有し上記第二ホールの下側に形成される第三ホールを設け、上記第二ホールの内壁面に所定の導電膜を形成する工程と、
上記第一ホールの側壁上の上記第一バリアメタル上、上記第二ホール内の上記所定の導電膜上及び上記第三ホールの内壁面に第二バリアメタルを形成する工程と、
上記第一、第二及び第三ホール内に第一銅金属を埋め込む工程と、
を有することを特徴とする半導体装置の製造方法。 - 上記第一ホールを設ける工程は、上記第二層間絶縁膜を貫通して上記第一絶縁膜を露出するような穴を設ける第一工程と、露出した上記第一絶縁膜をエッチングして上記第一銅配線に達するように穴を設けて上記第一ホールを形成する第二工程とで構成され、
上記第一工程と上記第二工程との間に、上記第二層間絶縁膜内に第一溝を形成する工程をさらに有し、
上記第一バリアメタルを形成する工程において、上記第一バリアメタルは上記第一溝底面および側面の上記第二層間絶縁膜上に形成され、
上記第二バリアメタルを形成する工程において、上記第二バリアメタルは上記第一溝底面および側面の上記第二層間絶縁膜上に形成され、
上記第一銅金属を埋め込む工程において、上記第一銅金属は上記第一溝内に埋め込まれることを特徴とする請求項1〜3のいずれか一項に記載の半導体装置の製造方法。 - 上記所定の導電膜は上記第一銅配線と上記第一バリアメタルとの合金で構成されるメタル膜であることを特徴とする請求項4に記載の半導体装置の製造方法。
- 上記第一層間絶縁膜及び上記第二層間絶縁膜は、TEOS、SiO2、SiOCから選
択された一つの材料を含有し、
上記第一バリアメタル及び上記第二バリアメタルは、タンタル、タンタル窒化物、タンタル珪化物、タンタル炭化物、チタン窒化物、チタン珪化物、チタン炭化物、タングステン窒化物、タングステン珪化物、タングステン炭化物、ルテニウム、およびルテニウム酸化物よりなる群から選ばれる1種以上の膜より形成されていることを特徴とする請求項4に記載の半導体装置の製造方法。 - 上記第一層間絶縁膜、上記第二層間絶縁膜および上記第一絶縁膜はCVD法により形成され、
上記第一バリアメタルおよび上記第二バリアメタルはCVD法又はスパッタ法により形成され、
上記第一銅金属を埋め込む工程は、上記第二バリアメタル上にシード層を形成する工程と、めっき法にて上記シード層上に銅金属を埋め込むことにより上記第一銅金属を形成する工程とにより構成されることを特徴とする請求項6に記載の半導体装置の製造方法。 - 上記第一銅金属を埋め込む工程の後、CMP法により研磨して上記第二層間絶縁膜上の上記第一銅金属及び上記第二バリアメタルを取り除いて、上記第二ホール内に上記第一銅金属と上記第二バリアメタルとを残し、上記第一溝内及び上記第一ホール内に上記第一銅金属、上記第一バリアメタルおよび上記第二バリアメタルを残し、
上記CMP法により上記第一溝内に第二銅配線が形成されることを特徴とする請求項4に記載の半導体装置の製造方法。 - 上記物理エッチングはArを用いてスパッタエッチングを行うか、又はバイアススパッタによるスパッタ粒子を用いたリスパッタを行うかにより実行されることを特徴とする請求項4に記載の半導体装置の製造方法。
- 上記第二銅配線上及び上記第二層間絶縁膜上に第二層を形成する工程をさらに有し、
上記第二層は、
上記第二銅配線上及び上記第二層間絶縁膜上に形成された第二絶縁膜と、
上記第二絶縁膜上に形成された第三層間絶縁膜と、
上記第二絶縁膜と上記第三層間絶縁膜を貫通するように設けられ、上記第二銅配線を露出するように設けられた第四ホールと、
上記第三層間絶縁膜内に形成され、上記第四ホールと連通する第二溝と、
上記第二溝の側面、上記第二溝の底面、上記第四ホールの側面及び上記第四ホールの底面に形成された第三バリアメタルと、
上記第三バリアメタル上に形成された第二銅金属とを有し、
上記第四ホール内の上記第三バリアメタルと上記第二銅金属部によりビアが形成され、上記第二溝内の上記第三バリアメタルと上記第二銅金属部により第三銅配線が形成され、
上記第四ホールの底面の上記第三バリアメタルは露出した上記第二銅配線と接触しており、
上記第四ホールの底面の上記第三バリアメタルは、上記第二絶縁膜と第二銅配線との接触面よりも高い位置に存在することを特徴とする請求項8に記載の半導体装置の製造方法。 - 上記第四ホールの径よりも上記第一ホールの径の方が小さいことを特徴とする請求項10記載の半導体装置の製造方法。
- 上記第一絶縁膜はSiCN、SiC又はSiCOのうちのいずれかを材料とすることを特徴とする請求項4記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008125029A JP4786680B2 (ja) | 2004-06-10 | 2008-05-12 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004172500 | 2004-06-10 | ||
JP2004172500 | 2004-06-10 | ||
JP2008125029A JP4786680B2 (ja) | 2004-06-10 | 2008-05-12 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005165252A Division JP4832807B2 (ja) | 2004-06-10 | 2005-06-06 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008205505A JP2008205505A (ja) | 2008-09-04 |
JP4786680B2 true JP4786680B2 (ja) | 2011-10-05 |
Family
ID=39782590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008125029A Active JP4786680B2 (ja) | 2004-06-10 | 2008-05-12 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4786680B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5754209B2 (ja) * | 2011-03-31 | 2015-07-29 | 大日本印刷株式会社 | 半導体装置の製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000012684A (ja) * | 1998-06-18 | 2000-01-14 | Sony Corp | 金属層の形成方法 |
US6287977B1 (en) * | 1998-07-31 | 2001-09-11 | Applied Materials, Inc. | Method and apparatus for forming improved metal interconnects |
JP2002064139A (ja) * | 2000-08-18 | 2002-02-28 | Hitachi Ltd | 半導体装置の製造方法 |
US6613664B2 (en) * | 2000-12-28 | 2003-09-02 | Infineon Technologies Ag | Barbed vias for electrical and mechanical connection between conductive layers in semiconductor devices |
KR100385227B1 (ko) * | 2001-02-12 | 2003-05-27 | 삼성전자주식회사 | 구리 다층 배선을 가지는 반도체 장치 및 그 형성방법 |
US6607977B1 (en) * | 2001-03-13 | 2003-08-19 | Novellus Systems, Inc. | Method of depositing a diffusion barrier for copper interconnect applications |
JP2002299436A (ja) * | 2001-03-29 | 2002-10-11 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2003249547A (ja) * | 2002-02-22 | 2003-09-05 | Mitsubishi Electric Corp | 配線間の接続構造及びその製造方法 |
US6949461B2 (en) * | 2002-12-11 | 2005-09-27 | International Business Machines Corporation | Method for depositing a metal layer on a semiconductor interconnect structure |
JP4278481B2 (ja) * | 2003-10-23 | 2009-06-17 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JP4832807B2 (ja) * | 2004-06-10 | 2011-12-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2008
- 2008-05-12 JP JP2008125029A patent/JP4786680B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008205505A (ja) | 2008-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4832807B2 (ja) | 半導体装置 | |
JP4918778B2 (ja) | 半導体集積回路装置の製造方法 | |
US7514354B2 (en) | Methods for forming damascene wiring structures having line and plug conductors formed from different materials | |
JP5089575B2 (ja) | 相互接続構造体及びその製造方法 | |
TWI402936B (zh) | 用於金屬集成之新穎結構及其製造方法 | |
US8749064B2 (en) | Semiconductor device with a line and method of fabrication thereof | |
TWI518843B (zh) | 內連線結構及形成內連線結構的方法 | |
US20060163746A1 (en) | Barrier structure for semiconductor devices | |
JP4764606B2 (ja) | 半導体装置およびその製造方法 | |
JP2009026989A (ja) | 半導体装置及び半導体装置の製造方法 | |
KR100660915B1 (ko) | 반도체 소자의 배선 형성 방법 | |
CN110707066A (zh) | 一种内连线结构及其制备方法 | |
JP2007115980A (ja) | 半導体装置及びその製造方法 | |
JP4130621B2 (ja) | 半導体装置およびその製造方法 | |
JP2007294625A (ja) | 半導体装置の製造方法 | |
JP2007042662A (ja) | 半導体装置 | |
US7790599B2 (en) | Metal cap for interconnect structures | |
KR101141214B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
JP4786680B2 (ja) | 半導体装置の製造方法 | |
JP2007335578A (ja) | 半導体装置及びその製造方法 | |
JP2005038999A (ja) | 半導体装置の製造方法 | |
JP5310721B2 (ja) | 半導体装置とその製造方法 | |
US7682967B2 (en) | Method of forming metal wire in semiconductor device | |
JP2007194566A (ja) | 半導体装置およびその製造方法 | |
KR100720402B1 (ko) | 듀얼 다마센 공정을 이용한 금속 배선 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100518 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110705 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110713 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4786680 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |