JP2000012684A - 金属層の形成方法 - Google Patents
金属層の形成方法Info
- Publication number
- JP2000012684A JP2000012684A JP10170785A JP17078598A JP2000012684A JP 2000012684 A JP2000012684 A JP 2000012684A JP 10170785 A JP10170785 A JP 10170785A JP 17078598 A JP17078598 A JP 17078598A JP 2000012684 A JP2000012684 A JP 2000012684A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- metal
- groove
- concave portion
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 溝や接続孔内部に銅めっきのシード層をコン
フォーマルに形成することが難しいため、電解めっき時
に銅が安定的に成長せず、ボイドが発生したり密着性が
不十分になって、銅めっき層が剥がれるという問題を起
こしていた。 【解決手段】 金属層の形成方法は、絶縁膜１に形成し
た凹部２の底部に露出させた金属部３の一部を、スパッ
タリングにより凹部３の側壁に付着させてカバリッジ層
４を形成する工程と、凹部３の内壁にカバリッジ層４を
覆う状態に金属めっきのシード層５を形成する工程とを
備えていることに特徴がある。
フォーマルに形成することが難しいため、電解めっき時
に銅が安定的に成長せず、ボイドが発生したり密着性が
不十分になって、銅めっき層が剥がれるという問題を起
こしていた。 【解決手段】 金属層の形成方法は、絶縁膜１に形成し
た凹部２の底部に露出させた金属部３の一部を、スパッ
タリングにより凹部３の側壁に付着させてカバリッジ層
４を形成する工程と、凹部３の内壁にカバリッジ層４を
覆う状態に金属めっきのシード層５を形成する工程とを
備えていることに特徴がある。
Description
【０００１】
【発明の属する技術分野】本発明は、金属層の形成方法
に関し、詳しくは凹部に電解めっきで金属を埋め込む際
のシード層となる金属層の形成方法に関する。
に関し、詳しくは凹部に電解めっきで金属を埋め込む際
のシード層となる金属層の形成方法に関する。
【０００２】
【従来の技術】ＬＳＩデバイスの微細化、高速化の要求
が高まるにつれて、配線抵抗の低下、信頼性の向上が望
まれている。そのため、従来のアルミニウム合金配線に
比べて抵抗が低く、エレクトロマイグレーション耐性に
優る銅配線が注目され、実用化に向けて開発が進められ
ている。銅配線を形成する技術としては、ドライエッチ
ングにより銅を加工して配線を形成する方法の他に、一
般に銅のドライエッチングが容易でないこと等の理由か
ら、いわゆる溝配線による配線形成方法が検討されてい
る。
が高まるにつれて、配線抵抗の低下、信頼性の向上が望
まれている。そのため、従来のアルミニウム合金配線に
比べて抵抗が低く、エレクトロマイグレーション耐性に
優る銅配線が注目され、実用化に向けて開発が進められ
ている。銅配線を形成する技術としては、ドライエッチ
ングにより銅を加工して配線を形成する方法の他に、一
般に銅のドライエッチングが容易でないこと等の理由か
ら、いわゆる溝配線による配線形成方法が検討されてい
る。
【０００３】上記溝配線とは、酸化シリコン等の層間絶
縁膜に予め所定の溝を形成しておき、その溝に配線材料
を埋め込み、その後に溝外の余剰な配線材料を化学的機
械研磨（以下ＣＭＰという、ＣＭＰはChemical Mechani
cal Polishing の略）等によって除去することにより形
成する配線をいう。配線材料を埋め込む方法としては、
電解めっき法、化学的気相成長（以下ＣＶＤという、Ｃ
ＶＤはChemical VaporDeposition の略）、スパッタ成
膜した後にリフローする方法等が検討されている。
縁膜に予め所定の溝を形成しておき、その溝に配線材料
を埋め込み、その後に溝外の余剰な配線材料を化学的機
械研磨（以下ＣＭＰという、ＣＭＰはChemical Mechani
cal Polishing の略）等によって除去することにより形
成する配線をいう。配線材料を埋め込む方法としては、
電解めっき法、化学的気相成長（以下ＣＶＤという、Ｃ
ＶＤはChemical VaporDeposition の略）、スパッタ成
膜した後にリフローする方法等が検討されている。
【０００４】ドライエッチングを用いる銅配線の形成技
術、溝配線による銅配線の形成技術のいずれにおいて
も、微細な接続孔や溝に銅を埋め込む技術が必要とな
る。この技術としては、電解めっき法、ＣＶＤ法、スパ
ッタリングとリフローとを組み合わせた埋め込み方法、
スパッタリングと高圧リフロー法を組み合わせた埋め込
み方法等が知られている。
術、溝配線による銅配線の形成技術のいずれにおいて
も、微細な接続孔や溝に銅を埋め込む技術が必要とな
る。この技術としては、電解めっき法、ＣＶＤ法、スパ
ッタリングとリフローとを組み合わせた埋め込み方法、
スパッタリングと高圧リフロー法を組み合わせた埋め込
み方法等が知られている。
【０００５】それらの埋め込み技術のなかで電解めっき
法は、比較的埋め込み能力が高く、室温（例えば２０℃
程度）の低温プロセスであるため、耐熱性の低い低誘電
率材料との整合性が良い点で有望である。電解めっき法
により、銅を溝、接続孔等に埋め込むプロセスの一例
を、図６によって説明する。図６の（１）に示すよう
に、スパッタリングにより、層間絶縁膜１１１に形成さ
れた凹部１１２の内壁に窒化チタン膜１１３を例えば１
００ｎｍ程度の厚さに形成する。これは、銅がシリコン
酸化膜等の層間絶縁膜１１１に拡散することを防止する
バリア層として機能する。次いで図６の（２）に示すよ
うに、スパッタリングにより、上記窒化チタン膜１１３
の表面に銅膜１１４を例えば１００ｎｍ程度の厚さに形
成する。この銅膜１１４は、後の電解めっきによる銅の
成長のためのシード層として機能する。次いで図６の
（３）に示すように、電解めっき法により凹部１１２に
銅を成長させ、溝または接続孔からなる凹部１１２を銅
めっき膜１１５で埋め込む。
法は、比較的埋め込み能力が高く、室温（例えば２０℃
程度）の低温プロセスであるため、耐熱性の低い低誘電
率材料との整合性が良い点で有望である。電解めっき法
により、銅を溝、接続孔等に埋め込むプロセスの一例
を、図６によって説明する。図６の（１）に示すよう
に、スパッタリングにより、層間絶縁膜１１１に形成さ
れた凹部１１２の内壁に窒化チタン膜１１３を例えば１
００ｎｍ程度の厚さに形成する。これは、銅がシリコン
酸化膜等の層間絶縁膜１１１に拡散することを防止する
バリア層として機能する。次いで図６の（２）に示すよ
うに、スパッタリングにより、上記窒化チタン膜１１３
の表面に銅膜１１４を例えば１００ｎｍ程度の厚さに形
成する。この銅膜１１４は、後の電解めっきによる銅の
成長のためのシード層として機能する。次いで図６の
（３）に示すように、電解めっき法により凹部１１２に
銅を成長させ、溝または接続孔からなる凹部１１２を銅
めっき膜１１５で埋め込む。
【０００６】
【発明が解決しようとする課題】上記プロセスにおいて
良好なる銅の埋め込みを実現するには、シード層となる
銅膜を凹部の内部にコンフォーマルに形成することが重
要である。ここでシード層となる銅膜の表面に荒れがあ
ったり、非常に薄い部分があると、電解めっき時に銅が
安定的に成長せず、ボイドを生じたり、密着性が不十分
であるため銅めっき膜が剥がれる等の問題を生じる。
良好なる銅の埋め込みを実現するには、シード層となる
銅膜を凹部の内部にコンフォーマルに形成することが重
要である。ここでシード層となる銅膜の表面に荒れがあ
ったり、非常に薄い部分があると、電解めっき時に銅が
安定的に成長せず、ボイドを生じたり、密着性が不十分
であるため銅めっき膜が剥がれる等の問題を生じる。
【０００７】さらに溝、接続孔からなる凹部のアスペク
ト比が増大するにつれて、スパッタリングでは十分な銅
膜のステップカバリッジを得ることが困難となってきて
いる。特に溝と接続孔の両者を同時に埋め込むプロセス
においては、接続孔の底部に近い側壁部分に形成される
銅膜の膜厚が非常に薄くなるため、ボイド等の問題を生
じ易い。
ト比が増大するにつれて、スパッタリングでは十分な銅
膜のステップカバリッジを得ることが困難となってきて
いる。特に溝と接続孔の両者を同時に埋め込むプロセス
においては、接続孔の底部に近い側壁部分に形成される
銅膜の膜厚が非常に薄くなるため、ボイド等の問題を生
じ易い。
【０００８】上記対策として、スパッタリング装置の改
良により銅膜のステップカバリッジを改善する方法が各
種検討されている。例えば、スパッタリング装置のター
ゲットと基板との距離を離す遠距離ストッパ法、被スパ
ッタ原子をイオン化して垂直進行成分を増加させるイオ
ン化スパッタ法等がある。しかしなから、チタンや窒化
チタン等の高融点金属材料に比べて銅、アルミニウム等
の低融点金属材料は、本質的にステップカバリッジが悪
い特性を持ち、上記方法による改善は必ずしも容易では
ない。一方、シード層となる銅膜を、ＣＶＤ法により形
成することも試みられているが、技術的完成度は不十分
である。
良により銅膜のステップカバリッジを改善する方法が各
種検討されている。例えば、スパッタリング装置のター
ゲットと基板との距離を離す遠距離ストッパ法、被スパ
ッタ原子をイオン化して垂直進行成分を増加させるイオ
ン化スパッタ法等がある。しかしなから、チタンや窒化
チタン等の高融点金属材料に比べて銅、アルミニウム等
の低融点金属材料は、本質的にステップカバリッジが悪
い特性を持ち、上記方法による改善は必ずしも容易では
ない。一方、シード層となる銅膜を、ＣＶＤ法により形
成することも試みられているが、技術的完成度は不十分
である。
【０００９】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた金属層の形成方法であり、絶縁膜
に形成した凹部の底部に露出させた金属部の一部を、ス
パッタリングにより該凹部の側壁に付着させてカバリッ
ジ層を形成する工程と、凹部の内壁に金属めっきのシー
ド層を形成する工程とを備えたことを特徴としている。
決するためになされた金属層の形成方法であり、絶縁膜
に形成した凹部の底部に露出させた金属部の一部を、ス
パッタリングにより該凹部の側壁に付着させてカバリッ
ジ層を形成する工程と、凹部の内壁に金属めっきのシー
ド層を形成する工程とを備えたことを特徴としている。
【００１０】上記金属層の形成方法では、シード層を形
成する前に、凹部の底部に露出させた金属部の一部をス
パッタリングにより凹部の側壁に付着させてカバリッジ
層を形成することから、スパッタリングの成膜では成膜
されにくい凹部の底側の側壁にもカバリッジ層が形成さ
れる。そのため、その後にスパッタリングによって形成
されるシード層の凹部に対するカバリッジが不十分であ
っても、カバリッジ層がシード層の機能を果たすことに
なる。よって、その後に電解めっきにより金属めっき層
を生成した場合、ボイド等を発生することなく凹部内は
金属めっき層によって良好に埋め込まれる。
成する前に、凹部の底部に露出させた金属部の一部をス
パッタリングにより凹部の側壁に付着させてカバリッジ
層を形成することから、スパッタリングの成膜では成膜
されにくい凹部の底側の側壁にもカバリッジ層が形成さ
れる。そのため、その後にスパッタリングによって形成
されるシード層の凹部に対するカバリッジが不十分であ
っても、カバリッジ層がシード層の機能を果たすことに
なる。よって、その後に電解めっきにより金属めっき層
を生成した場合、ボイド等を発生することなく凹部内は
金属めっき層によって良好に埋め込まれる。
【００１１】
【発明の実施の形態】本発明の金属層の形成方法に係わ
る実施の形態の一例を、図１の製造工程図によって説明
する。
る実施の形態の一例を、図１の製造工程図によって説明
する。
【００１２】図１の（１）に示すように、基板（図示省
略）上に形成されている絶縁膜１には凹部２が形成され
ていて、この凹部２の底部には金属部３が露出されてい
る。すなわち、金属部３は、予め絶縁膜１に覆われた状
態になっている。この絶縁膜１は例えば半導体装置にお
いては層間絶縁膜であり、上記凹部２は例えば半導体装
置においては溝、接続孔、もしくは溝およびその溝の底
部に形成されている接続孔であり、金属部３は例えば下
層配線である。このように、凹部２の底部に露出されて
いる金属部３に対して、スパッタリングによりその金属
部３の一部をスパッタエッチングして、スパッタされた
金属部３の金属を凹部２の側壁に付着させてカバリッジ
層４を形成する。
略）上に形成されている絶縁膜１には凹部２が形成され
ていて、この凹部２の底部には金属部３が露出されてい
る。すなわち、金属部３は、予め絶縁膜１に覆われた状
態になっている。この絶縁膜１は例えば半導体装置にお
いては層間絶縁膜であり、上記凹部２は例えば半導体装
置においては溝、接続孔、もしくは溝およびその溝の底
部に形成されている接続孔であり、金属部３は例えば下
層配線である。このように、凹部２の底部に露出されて
いる金属部３に対して、スパッタリングによりその金属
部３の一部をスパッタエッチングして、スパッタされた
金属部３の金属を凹部２の側壁に付着させてカバリッジ
層４を形成する。
【００１３】次いで図１の（２）に示すように、例えば
スパッタリングによって、上記凹部２の内壁に金属めっ
きのシード層５を形成する。上記凹部２の底部側の側壁
に上記カバリッジ層４が形成されていることから、凹部
２の内壁に対するシード層５のカバリッジはカバリッジ
層４によって良好なものとなる。ここで、金属部３はシ
ード層５と同様なる材質で形成されていることが望まし
い。
スパッタリングによって、上記凹部２の内壁に金属めっ
きのシード層５を形成する。上記凹部２の底部側の側壁
に上記カバリッジ層４が形成されていることから、凹部
２の内壁に対するシード層５のカバリッジはカバリッジ
層４によって良好なものとなる。ここで、金属部３はシ
ード層５と同様なる材質で形成されていることが望まし
い。
【００１４】その後、図１の（３）に示すように、電解
めっき法によって、上記シード層５より銅を成長させ
て、上記凹部２を埋め込むとともに絶縁膜１上に銅を堆
積して金属めっき層６を形成する。
めっき法によって、上記シード層５より銅を成長させ
て、上記凹部２を埋め込むとともに絶縁膜１上に銅を堆
積して金属めっき層６を形成する。
【００１５】上記金属層の形成方法では、シード層５を
形成する前に、凹部２の底部に露出させた金属部３の一
部をスパッタリングにより凹部２の側壁に付着させてカ
バリッジ層４を形成することから、スパッタリングの成
膜では成膜されにくい凹部２の底側の側壁にもカバリッ
ジ層４が形成される。そのため、その後にスパッタリン
グによって形成されるシード層５の凹部２に対するカバ
リッジが不十分であっても、カバリッジ層４がシード層
５の機能を果たすことになる。よって、その後に電解め
っきにより金属めっき層６を生成した場合、ボイド等を
発生することなく凹部２内は金属めっき層６によって良
好に埋め込まれる。
形成する前に、凹部２の底部に露出させた金属部３の一
部をスパッタリングにより凹部２の側壁に付着させてカ
バリッジ層４を形成することから、スパッタリングの成
膜では成膜されにくい凹部２の底側の側壁にもカバリッ
ジ層４が形成される。そのため、その後にスパッタリン
グによって形成されるシード層５の凹部２に対するカバ
リッジが不十分であっても、カバリッジ層４がシード層
５の機能を果たすことになる。よって、その後に電解め
っきにより金属めっき層６を生成した場合、ボイド等を
発生することなく凹部２内は金属めっき層６によって良
好に埋め込まれる。
【００１６】次に前記実施の形態で説明した製造方法の
詳細な一例を、第１の実施の形態として、凹部が溝およ
びその溝の底部に形成した接続孔からなる場合を、図２
および図３の製造工程図によって説明する。この図２お
よび図３では、凹部が溝および接続孔からなるものを示
す。
詳細な一例を、第１の実施の形態として、凹部が溝およ
びその溝の底部に形成した接続孔からなる場合を、図２
および図３の製造工程図によって説明する。この図２お
よび図３では、凹部が溝および接続孔からなるものを示
す。
【００１７】図２の（１）に示すように、基板（図示省
略）上に素子（図示省略）を形成した後、絶縁膜１１を
形成する。そしてこの絶縁膜１１に溝配線を形成するた
めの溝１２を形成した後、溝１２の内壁にバリア層１３
となる窒化チタン膜を形成し、さらに溝１２に配線材料
となる銅を埋め込む。その後、溝１２外の余剰な配線材
料の銅を例えばＣＭＰにより除去することで、溝１２内
に残した銅で下層配線（前記図１の金属部３に相当）１
４を形成する。そして例えばプラズマＣＶＤ法により上
記絶縁膜１１上に層間絶縁膜として酸化シリコン（以下
ＰＥ−ＳｉＯ2と記す）膜１５を例えば８００ｎｍの厚
さに形成する。さらに窒化シリコン（以下ＰＥ−ＳｉＮ
と記す）膜１６を例えば５０ｎｍの厚さに形成する。
略）上に素子（図示省略）を形成した後、絶縁膜１１を
形成する。そしてこの絶縁膜１１に溝配線を形成するた
めの溝１２を形成した後、溝１２の内壁にバリア層１３
となる窒化チタン膜を形成し、さらに溝１２に配線材料
となる銅を埋め込む。その後、溝１２外の余剰な配線材
料の銅を例えばＣＭＰにより除去することで、溝１２内
に残した銅で下層配線（前記図１の金属部３に相当）１
４を形成する。そして例えばプラズマＣＶＤ法により上
記絶縁膜１１上に層間絶縁膜として酸化シリコン（以下
ＰＥ−ＳｉＯ2と記す）膜１５を例えば８００ｎｍの厚
さに形成する。さらに窒化シリコン（以下ＰＥ−ＳｉＮ
と記す）膜１６を例えば５０ｎｍの厚さに形成する。
【００１８】次に、通常のリソグラフィー技術および反
応性イオンエッチング（以下ＲＩＥという、ＲＩＥはRe
active Ion Etchingの略）技術により、ＰＥ−ＳｉＮ膜
１６に、例えば下層配線１４に通じる接続孔の一部とな
る開口部１７を形成する。上記開口部１７の口径は、例
えば０．３μｍとした。
応性イオンエッチング（以下ＲＩＥという、ＲＩＥはRe
active Ion Etchingの略）技術により、ＰＥ−ＳｉＮ膜
１６に、例えば下層配線１４に通じる接続孔の一部とな
る開口部１７を形成する。上記開口部１７の口径は、例
えば０．３μｍとした。
【００１９】さらに図２の（２）に示すように、プラズ
マＣＶＤ法によって、上記ＰＥ−ＳｉＮ膜１６上かつ上
記開口部１７上に絶縁膜としてＰＥ−ＳｉＯ2 膜１８を
例えば５００ｎｍの厚さに形成する。次いでリソグラフ
ィー技術とエッチングとにより、このＰＥ−ＳｉＯ2 膜
１８に溝１９を、この溝１９の底部に上記開口部１７が
存在するように形成する。したがって、この溝１９の幅
は例えば０．５μｍとした。さらに上記エッチングによ
り、上記ＰＥ−ＳｉＮ膜１６をマスクにして、上記ＰＥ
−ＳｉＯ2 膜１５に下層配線１４に通じる接続孔２０を
形成する。したがって、接続孔２０の底部に下層配線１
４が露出される。このため、接続孔２０の上記開口部１
７の口径とほぼ同等の０．３μｍとなる。
マＣＶＤ法によって、上記ＰＥ−ＳｉＮ膜１６上かつ上
記開口部１７上に絶縁膜としてＰＥ−ＳｉＯ2 膜１８を
例えば５００ｎｍの厚さに形成する。次いでリソグラフ
ィー技術とエッチングとにより、このＰＥ−ＳｉＯ2 膜
１８に溝１９を、この溝１９の底部に上記開口部１７が
存在するように形成する。したがって、この溝１９の幅
は例えば０．５μｍとした。さらに上記エッチングによ
り、上記ＰＥ−ＳｉＮ膜１６をマスクにして、上記ＰＥ
−ＳｉＯ2 膜１５に下層配線１４に通じる接続孔２０を
形成する。したがって、接続孔２０の底部に下層配線１
４が露出される。このため、接続孔２０の上記開口部１
７の口径とほぼ同等の０．３μｍとなる。
【００２０】次いで図２の（３）に示すように、ＤＣマ
グネトロンスパッタ法により、上記溝１９および接続孔
２０の各内壁に、高融点金属系の導電膜２１を例えば１
００ｎｍの厚さの窒化チタン膜で形成する。この窒化チ
タン膜の成膜条件の一例としては、プロセスガスに、ア
ルゴン（例えば供給流量を２０ｓｃｃｍとする）と窒素
（例えば供給流量を７０ｓｃｃｍとする）とを用い、ス
パッタリング装置のＤＣパワーを１２ｋＷ、スパッタリ
ング雰囲気の圧力を０．３Ｐａ、成膜温度を２００℃に
設定する。
グネトロンスパッタ法により、上記溝１９および接続孔
２０の各内壁に、高融点金属系の導電膜２１を例えば１
００ｎｍの厚さの窒化チタン膜で形成する。この窒化チ
タン膜の成膜条件の一例としては、プロセスガスに、ア
ルゴン（例えば供給流量を２０ｓｃｃｍとする）と窒素
（例えば供給流量を７０ｓｃｃｍとする）とを用い、ス
パッタリング装置のＤＣパワーを１２ｋＷ、スパッタリ
ング雰囲気の圧力を０．３Ｐａ、成膜温度を２００℃に
設定する。
【００２１】次いで上記導電膜２１をエッチバックし
て、図２の（４）に示すように、上記溝１９および接続
孔２０の各側壁に、導電膜２１からなるサイドウォール
２２を形成する。その際、接続孔２０の底部に、下層配
線１４が露出される。このエッチバックでは、一例とし
て、エッチングガスに三塩化ホウ素（例えば供給流量を
２０ｓｃｃｍとする）と塩素（例えば供給流量を１２０
ｓｃｃｍとする）とアルゴン（例えば供給流量を６０ｓ
ｃｃｍとする）とヘリウム（例えば供給流量を２０ｓｃ
ｃｍとする）とを用い、エッチング装置のパワーを１１
０Ｗ、エッチング雰囲気の圧力を０．７Ｐａ、エッチン
グ時間を３分に設定する。
て、図２の（４）に示すように、上記溝１９および接続
孔２０の各側壁に、導電膜２１からなるサイドウォール
２２を形成する。その際、接続孔２０の底部に、下層配
線１４が露出される。このエッチバックでは、一例とし
て、エッチングガスに三塩化ホウ素（例えば供給流量を
２０ｓｃｃｍとする）と塩素（例えば供給流量を１２０
ｓｃｃｍとする）とアルゴン（例えば供給流量を６０ｓ
ｃｃｍとする）とヘリウム（例えば供給流量を２０ｓｃ
ｃｍとする）とを用い、エッチング装置のパワーを１１
０Ｗ、エッチング雰囲気の圧力を０．７Ｐａ、エッチン
グ時間を３分に設定する。
【００２２】次いで図３の（１）に示すように、スパッ
タリングにより、接続孔２０の底部に露出している下層
配線１４の一部（上部）の銅をスパッタエッチングし
て、これにより叩きだされた銅を接続孔２０の側壁下部
に付着させてカバリッジ層２３（前記図１のカバリッジ
層４に相当）を形成する。このスパッタリングでは、一
例として、プロセスガスにアルゴン（例えば供給流量を
５０ｓｃｃｍとする）を用い、スパッタリング装置のＤ
Ｃパワーを１ｋＷ、スパッタリング雰囲気の圧力を０．
２Ｐａ、基板温度を１００℃、スパッタリング時間を２
分に設定する。
タリングにより、接続孔２０の底部に露出している下層
配線１４の一部（上部）の銅をスパッタエッチングし
て、これにより叩きだされた銅を接続孔２０の側壁下部
に付着させてカバリッジ層２３（前記図１のカバリッジ
層４に相当）を形成する。このスパッタリングでは、一
例として、プロセスガスにアルゴン（例えば供給流量を
５０ｓｃｃｍとする）を用い、スパッタリング装置のＤ
Ｃパワーを１ｋＷ、スパッタリング雰囲気の圧力を０．
２Ｐａ、基板温度を１００℃、スパッタリング時間を２
分に設定する。
【００２３】次いで図３の（２）に示すように、ＤＣマ
グネトロンスパッタ法により、上記溝１９および接続孔
２０の各内壁に上記サイドウォール２２、カバリッジ層
２３を介して銅を堆積して、後の電解めっき工程におけ
る銅成長のシードとなるシード層２４を例えば１００ｎ
ｍの厚さに形成する。上記シード層２４の成膜条件の一
例としては、プロセスガスに、アルゴン（例えば供給流
量を５０ｓｃｃｍとする）を用い、スパッタリング装置
のＤＣパワーを１２ｋＷ、スパッタリング雰囲気の圧力
を０．２Ｐａ、成膜温度を２００℃に設定する。
グネトロンスパッタ法により、上記溝１９および接続孔
２０の各内壁に上記サイドウォール２２、カバリッジ層
２３を介して銅を堆積して、後の電解めっき工程におけ
る銅成長のシードとなるシード層２４を例えば１００ｎ
ｍの厚さに形成する。上記シード層２４の成膜条件の一
例としては、プロセスガスに、アルゴン（例えば供給流
量を５０ｓｃｃｍとする）を用い、スパッタリング装置
のＤＣパワーを１２ｋＷ、スパッタリング雰囲気の圧力
を０．２Ｐａ、成膜温度を２００℃に設定する。
【００２４】次いで図３の（３）に示すように、電解め
っき法により、上記接続孔２０および溝１９を埋め込む
とともに上記シード層２４の表面に銅を成長させて銅膜
２５を形成する。この電解めっきによる銅の成膜条件の
一例としては、めっき液に、硫酸銅（例えば６７ｇ／ｄ
ｍ3 とする）と硫酸（例えば１７０ｇ／ｄｍ3 とする）
と塩酸（例えば７０ｐｐｍとする）と添加剤（界面活性
剤）とからなるものを用い、印加電流を＋９Ａ、めっき
液温度を２０℃に設定して、銅を堆積し、上記銅膜２５
を形成した。
っき法により、上記接続孔２０および溝１９を埋め込む
とともに上記シード層２４の表面に銅を成長させて銅膜
２５を形成する。この電解めっきによる銅の成膜条件の
一例としては、めっき液に、硫酸銅（例えば６７ｇ／ｄ
ｍ3 とする）と硫酸（例えば１７０ｇ／ｄｍ3 とする）
と塩酸（例えば７０ｐｐｍとする）と添加剤（界面活性
剤）とからなるものを用い、印加電流を＋９Ａ、めっき
液温度を２０℃に設定して、銅を堆積し、上記銅膜２５
を形成した。
【００２５】その後、化学的機械研磨により、接続孔２
０および溝１９の外にある余分な銅膜２５およびシード
層２４を除去する。その結果、図３の（４）に示すよう
に、接続孔２０および溝１９の各内部に銅膜２５（カバ
リッジ層２３およびシード層２４も含む）および窒化チ
タン膜からなるサイドウォール２２が残されて、その銅
膜２５等により、上記溝１９に配線２６が形成され、上
記接続孔２０に接続プラグ２７が形成される。
０および溝１９の外にある余分な銅膜２５およびシード
層２４を除去する。その結果、図３の（４）に示すよう
に、接続孔２０および溝１９の各内部に銅膜２５（カバ
リッジ層２３およびシード層２４も含む）および窒化チ
タン膜からなるサイドウォール２２が残されて、その銅
膜２５等により、上記溝１９に配線２６が形成され、上
記接続孔２０に接続プラグ２７が形成される。
【００２６】上記第１の実施の形態では、シード層２４
を形成する前に、凹部となる接続孔１９の底部に露出さ
せた金属部となる下層配線１４の一部をスパッタリング
により接続孔２０および溝１９の各側壁に付着させてカ
バリッジ層２３を形成することから、スパッタリングの
成膜では成膜されにくい接続孔２０の底側の側壁にもカ
バリッジ層２３が形成される。そのため、その後にスパ
ッタリングによって形成されるシード層２４の接続孔２
０に対するカバリッジが不十分であっても、カバリッジ
層２３がシード層２４の機能を果たすことになる。よっ
て、その後に電解めっきにより金属めっき層となる銅膜
を生成した場合、ボイド等を発生することなく接続孔２
０および溝１９の各内部は銅膜によって良好に埋め込ま
れる。
を形成する前に、凹部となる接続孔１９の底部に露出さ
せた金属部となる下層配線１４の一部をスパッタリング
により接続孔２０および溝１９の各側壁に付着させてカ
バリッジ層２３を形成することから、スパッタリングの
成膜では成膜されにくい接続孔２０の底側の側壁にもカ
バリッジ層２３が形成される。そのため、その後にスパ
ッタリングによって形成されるシード層２４の接続孔２
０に対するカバリッジが不十分であっても、カバリッジ
層２３がシード層２４の機能を果たすことになる。よっ
て、その後に電解めっきにより金属めっき層となる銅膜
を生成した場合、ボイド等を発生することなく接続孔２
０および溝１９の各内部は銅膜によって良好に埋め込ま
れる。
【００２７】次に前記実施の形態で説明した製造方法の
詳細な一例を、第２の実施の形態として、凹部が溝およ
びその溝の底部に形成した接続孔からなる場合を、図４
および図５の製造工程図によって説明する。なお、図４
および図５では、前記図２および図３によって説明した
構成部品と同様なるものには同一符号を付与して示す。
詳細な一例を、第２の実施の形態として、凹部が溝およ
びその溝の底部に形成した接続孔からなる場合を、図４
および図５の製造工程図によって説明する。なお、図４
および図５では、前記図２および図３によって説明した
構成部品と同様なるものには同一符号を付与して示す。
【００２８】図４の（１）に示すように、基板（図示省
略）上に素子（図示省略）を形成した後、絶縁膜１１を
形成する。そしてこの絶縁膜１１に溝配線を形成するた
めの溝１２を形成した後、溝１２の内壁にバリア層１３
となる窒化チタン膜を形成し、さらに溝１３に配線材料
となる銅を埋め込む。その後、溝１３外の余剰な配線材
料の銅を例えばＣＭＰにより除去することで、溝１３内
に残した銅で下層配線１４を形成する。そして例えばプ
ラズマＣＶＤ法により上記絶縁膜１１上に層間絶縁膜と
して酸化シリコン（以下ＰＥ−ＳｉＯ2 と記す）膜１５
を例えば８００ｎｍの厚さに形成する。さらに窒化シリ
コン（以下ＰＥ−ＳｉＮと記す）膜１６を例えば５０ｎ
ｍの厚さに形成する。
略）上に素子（図示省略）を形成した後、絶縁膜１１を
形成する。そしてこの絶縁膜１１に溝配線を形成するた
めの溝１２を形成した後、溝１２の内壁にバリア層１３
となる窒化チタン膜を形成し、さらに溝１３に配線材料
となる銅を埋め込む。その後、溝１３外の余剰な配線材
料の銅を例えばＣＭＰにより除去することで、溝１３内
に残した銅で下層配線１４を形成する。そして例えばプ
ラズマＣＶＤ法により上記絶縁膜１１上に層間絶縁膜と
して酸化シリコン（以下ＰＥ−ＳｉＯ2 と記す）膜１５
を例えば８００ｎｍの厚さに形成する。さらに窒化シリ
コン（以下ＰＥ−ＳｉＮと記す）膜１６を例えば５０ｎ
ｍの厚さに形成する。
【００２９】次に、通常のリソグラフィー技術および反
応性イオンエッチング（以下ＲＩＥという、ＲＩＥはRe
active Ion Etchingの略）技術により、ＰＥ−ＳｉＮ膜
１６に、例えば下層配線１４に通じる接続孔の一部とな
る開口部１７を形成する。上記開口部１７の口径は、例
えば０．３μｍとした。
応性イオンエッチング（以下ＲＩＥという、ＲＩＥはRe
active Ion Etchingの略）技術により、ＰＥ−ＳｉＮ膜
１６に、例えば下層配線１４に通じる接続孔の一部とな
る開口部１７を形成する。上記開口部１７の口径は、例
えば０．３μｍとした。
【００３０】さらにプラズマＣＶＤ法によって、上記Ｐ
Ｅ−ＳｉＮ膜１６上かつ上記開口部１７上に絶縁膜とし
てＰＥ−ＳｉＯ2 膜１８を例えば５００ｎｍの厚さに形
成する。さらに密着層３１を例えば２００ｎｍの厚さの
窒化チタン膜で形成する。
Ｅ−ＳｉＮ膜１６上かつ上記開口部１７上に絶縁膜とし
てＰＥ−ＳｉＯ2 膜１８を例えば５００ｎｍの厚さに形
成する。さらに密着層３１を例えば２００ｎｍの厚さの
窒化チタン膜で形成する。
【００３１】次いで図４の（２）に示すように、リソグ
ラフィー技術とエッチングとにより、溝を形成する領域
上の上記密着層３１に開口部３２を形成する。
ラフィー技術とエッチングとにより、溝を形成する領域
上の上記密着層３１に開口部３２を形成する。
【００３２】その後上記リソグラフィー技術で形成した
エッチングマスクを除去する。さらに図４の（３）に示
すように、上記密着層３１をエッチングマスクにして、
ＰＥ−ＳｉＯ2 膜１８に溝１９を、この溝１９の底部に
上記開口部１７が存在するように形成する。したがっ
て、この溝１９の幅は例えば０．５μｍとした。さらに
上記エッチングにより、上記ＰＥ−ＳｉＮ膜１６をマス
クにして、上記ＰＥ−ＳｉＯ2 膜１５に下層配線１４に
通じる接続孔２０を形成する。このため、接続孔２０の
上記開口部１７の口径とほぼ同等の０．３μｍとなる。
その結果、接続孔２０の底部に下層配線１４が露出す
る。
エッチングマスクを除去する。さらに図４の（３）に示
すように、上記密着層３１をエッチングマスクにして、
ＰＥ−ＳｉＯ2 膜１８に溝１９を、この溝１９の底部に
上記開口部１７が存在するように形成する。したがっ
て、この溝１９の幅は例えば０．５μｍとした。さらに
上記エッチングにより、上記ＰＥ−ＳｉＮ膜１６をマス
クにして、上記ＰＥ−ＳｉＯ2 膜１５に下層配線１４に
通じる接続孔２０を形成する。このため、接続孔２０の
上記開口部１７の口径とほぼ同等の０．３μｍとなる。
その結果、接続孔２０の底部に下層配線１４が露出す
る。
【００３３】次いで図４の（４）に示すように、ＤＣマ
グネトロンスパッタ法により、上記溝１９および接続孔
２０の各内壁に、高融点金属系の導電膜を例えば１００
ｎｍの厚さの窒化チタン膜で形成する。この窒化チタン
膜の成膜条件は、前記第１の実施の形態で説明したのと
同様である。
グネトロンスパッタ法により、上記溝１９および接続孔
２０の各内壁に、高融点金属系の導電膜を例えば１００
ｎｍの厚さの窒化チタン膜で形成する。この窒化チタン
膜の成膜条件は、前記第１の実施の形態で説明したのと
同様である。
【００３４】次いで上記導電膜をエッチバックして、上
記溝１９および接続孔２０の各側壁に、導電膜からなる
サイドウォール２２を形成する。その際、接続孔２０の
底部に下層配線１４が露出されるとともに、上記導電膜
の上層部分が除去されるが、密着層３１が５０ｎｍ程度
の厚さに残るようにする。このエッチバック条件は、前
記第１の実施の形態で説明したのと同様である。
記溝１９および接続孔２０の各側壁に、導電膜からなる
サイドウォール２２を形成する。その際、接続孔２０の
底部に下層配線１４が露出されるとともに、上記導電膜
の上層部分が除去されるが、密着層３１が５０ｎｍ程度
の厚さに残るようにする。このエッチバック条件は、前
記第１の実施の形態で説明したのと同様である。
【００３５】次いで図５（１）に示すように、スパッタ
リングにより、接続孔２０の底部に露出している下層配
線１４の銅をスパッタエッチングして、これにより叩き
だされた銅を接続孔２０の側壁下部に付着させてカバリ
ッジ層２３を形成する。このスパッタリング条件は、前
記第１の実施の形態で説明したのと同様である。
リングにより、接続孔２０の底部に露出している下層配
線１４の銅をスパッタエッチングして、これにより叩き
だされた銅を接続孔２０の側壁下部に付着させてカバリ
ッジ層２３を形成する。このスパッタリング条件は、前
記第１の実施の形態で説明したのと同様である。
【００３６】次いで図５の（２）に示すように、ＤＣマ
グネトロンスパッタ法により、上記溝１９および接続孔
２０の各内壁に上記サイドウォール２２、カバリッジ層
２３を介して銅を堆積し、後の電解めっき工程における
銅成長のシードとなるシード層２４を例えば１００ｎｍ
の厚さに形成する。上記シード層２４の成膜条件は、前
記第１の実施の形態で説明したのと同様である。
グネトロンスパッタ法により、上記溝１９および接続孔
２０の各内壁に上記サイドウォール２２、カバリッジ層
２３を介して銅を堆積し、後の電解めっき工程における
銅成長のシードとなるシード層２４を例えば１００ｎｍ
の厚さに形成する。上記シード層２４の成膜条件は、前
記第１の実施の形態で説明したのと同様である。
【００３７】次いで電解めっき法により、上記接続孔２
０および溝１９を埋め込むとともに上記シード層２４上
に銅を堆積して銅膜２５を形成する。この電解めっきに
よる銅の成膜条件は、前記第１の実施の形態で説明した
のと同様である。
０および溝１９を埋め込むとともに上記シード層２４上
に銅を堆積して銅膜２５を形成する。この電解めっきに
よる銅の成膜条件は、前記第１の実施の形態で説明した
のと同様である。
【００３８】その後、化学的機械研磨により、接続孔２
０および溝１９の外にある余分な銅膜２５（シード層２
４も含む）および密着層３１を除去する。その結果、図
５の（３）に示すように、接続孔２０および溝１９の各
内部に銅膜２５（シード層２４、カバリッジ層２３も含
む）およびサイドウォール２２が残されて、その銅膜２
５等により上記溝１９に配線２６が形成され、上記接続
孔２０に接続プラグ２７が形成される。
０および溝１９の外にある余分な銅膜２５（シード層２
４も含む）および密着層３１を除去する。その結果、図
５の（３）に示すように、接続孔２０および溝１９の各
内部に銅膜２５（シード層２４、カバリッジ層２３も含
む）およびサイドウォール２２が残されて、その銅膜２
５等により上記溝１９に配線２６が形成され、上記接続
孔２０に接続プラグ２７が形成される。
【００３９】上記第２の実施の形態では、上記第１の実
施野形態と同様なる作用および効果が得られるととも
に、溝１９外の平坦部における銅のシード層２４は、密
着層３１上にも形成されるため、銅の密着性が向上し、
後のプロセスにおける銅の剥がれの問題を解決すること
ができる。
施野形態と同様なる作用および効果が得られるととも
に、溝１９外の平坦部における銅のシード層２４は、密
着層３１上にも形成されるため、銅の密着性が向上し、
後のプロセスにおける銅の剥がれの問題を解決すること
ができる。
【００４０】上記各実施の形態では、銅のバリア層とな
るサイドウォール２２および密着層３１を窒化チタン膜
で形成したが、窒化チタン膜のかわりに、チタンタング
ステン、タンタル、窒化タンタル、タングステン、窒化
タングステンおよび窒化ケイ化タングステンのうちの１
層、またはそれらのうちの複数層で構成することも可能
である。また、これらの膜の成膜方法は、スパッタリン
グ、ＣＶＤ法いずれの方法であってもよい。また前記シ
ード層２４は、スパッタリング以外にＣＶＤ法により成
膜することも可能である。
るサイドウォール２２および密着層３１を窒化チタン膜
で形成したが、窒化チタン膜のかわりに、チタンタング
ステン、タンタル、窒化タンタル、タングステン、窒化
タングステンおよび窒化ケイ化タングステンのうちの１
層、またはそれらのうちの複数層で構成することも可能
である。また、これらの膜の成膜方法は、スパッタリン
グ、ＣＶＤ法いずれの方法であってもよい。また前記シ
ード層２４は、スパッタリング以外にＣＶＤ法により成
膜することも可能である。
【００４１】上記カバリッジ層２３の形成方法は、スパ
ッタリングにより行われるので、従来装置の組み合わせ
により実現することが可能である。そのため、新たな設
備投資を必要としない。
ッタリングにより行われるので、従来装置の組み合わせ
により実現することが可能である。そのため、新たな設
備投資を必要としない。
【００４２】上記各実施の形態では、凹部は溝１９およ
びその溝１９の底部に形成された接続孔２０とからなる
ものであったが、この凹部は、溝のみ、または接続孔の
みで形成されているものについても、本発明を適用する
ことができる。
びその溝１９の底部に形成された接続孔２０とからなる
ものであったが、この凹部は、溝のみ、または接続孔の
みで形成されているものについても、本発明を適用する
ことができる。
【００４３】
【発明の効果】以上、説明したように本発明の金属層の
形成方法によれば、シード層を形成する前に、凹部の底
部に露出させた金属部の一部をスパッタリングにより凹
部の側壁に付着させてカバリッジ層を形成するので、ス
パッタリングの成膜では成膜されにくい凹部の底側の側
壁にもカバリッジ層が形成される。そのため、その後に
スパッタリングによって形成されるシード層の凹部に対
するカバリッジが不十分であっても、カバリッジ層がシ
ード層の機能を果たすことができるので、電解めっきに
より金属めっき層を生成した場合、ボイド等を発生する
ことなく凹部内は金属めっき層によって良好に埋め込む
ことができる。よって、電解めっき法により接続孔や溝
等の凹部に金属を埋め込むプロセスにおいて、シード層
のステップカバリッジが改善され、良好な金属の埋め込
みが可能になる。
形成方法によれば、シード層を形成する前に、凹部の底
部に露出させた金属部の一部をスパッタリングにより凹
部の側壁に付着させてカバリッジ層を形成するので、ス
パッタリングの成膜では成膜されにくい凹部の底側の側
壁にもカバリッジ層が形成される。そのため、その後に
スパッタリングによって形成されるシード層の凹部に対
するカバリッジが不十分であっても、カバリッジ層がシ
ード層の機能を果たすことができるので、電解めっきに
より金属めっき層を生成した場合、ボイド等を発生する
ことなく凹部内は金属めっき層によって良好に埋め込む
ことができる。よって、電解めっき法により接続孔や溝
等の凹部に金属を埋め込むプロセスにおいて、シード層
のステップカバリッジが改善され、良好な金属の埋め込
みが可能になる。
【図１】本発明の金属層の形成方法に係わる実施の形態
を説明する製造工程図である。
を説明する製造工程図である。
【図２】実施の形態で説明した製造方法の詳細な一例を
説明する第１の実施の形態を示す製造工程図である。
説明する第１の実施の形態を示す製造工程図である。
【図３】第１の実施の形態を示す製造工程図（続き）で
ある。
ある。
【図４】実施の形態で説明した製造方法の詳細な一例を
説明する第２の実施の形態を示す製造工程図である。
説明する第２の実施の形態を示す製造工程図である。
【図５】第２の実施の形態を示す製造工程図（続き）で
ある。
ある。
【図６】従来の銅めっきシード層の形成方法を説明する
製造工程図である。
製造工程図である。
１…絶縁膜、２…凹部、３…金属部、４…カバリッジ
層、５…シード層
層、５…シード層
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 BB04 BB30 DD04 DD08 DD16 DD17 DD28 DD37 DD52 DD75 FF13 HH01 HH08 HH13 HH16 5F033 AA04 AA05 AA09 AA15 AA29 AA54 AA64 AA72 BA15 BA17 BA25 BA35 BA37 BA43 BA46 DA12 DA28 EA03 EA19 EA25 EA28 EA33
Claims (16)
- 【請求項１】 絶縁膜に形成した凹部の底部に露出させ
た金属部の一部を、スパッタリングにより該凹部の側壁
に付着させてカバリッジ層を形成する工程と、 前記凹部の内壁にシード層を形成する工程と を備えたことを特徴とする金属層の形成方法。 - 【請求項２】 請求項１記載の金属層の形成方法におい
て、 前記シード層を形成する工程を行った後に、 電解めっきにより前記凹部に金属を埋め込む工程を備え
たことを特徴とする金属層の形成方法。 - 【請求項３】 請求項１記載の金属層の形成方法におい
て、 前記スパッタリングを行う前に、 前記凹部の内壁に高融点金属系の導電膜を形成する工程
と、 前記導電膜をエッチバックして、前記凹部の側壁にのみ
前記導電膜を残してサイドウォールを形成するとともに
前記凹部の底部に前記金属部を露出させる工程とを行っ
た後、 前記スパッタリングを行うことを特徴とする金属層の形
成方法。 - 【請求項４】 請求項２記載の金属層の形成方法におい
て、 前記スパッタリングを行う前に、 前記凹部の内壁に高融点金属系の導電膜を形成する工程
と、 前記導電膜をエッチバックして、前記凹部の側壁にのみ
前記導電膜を残してサイドウォールを形成するとともに
前記凹部の底部に前記金属部を露出させる工程とを行っ
た後、 前記スパッタリングを行うことを特徴とする金属層の形
成方法。 - 【請求項５】 請求項１記載の金属層の形成方法におい
て、 前記絶縁膜に前記凹部を形成する前に、前記絶縁膜上に
密着層を形成する工程を行った後、 前記密着層と前記絶縁膜とに前記凹部を形成することを
特徴とする金属層の形成方法。 - 【請求項６】 請求項２記載の金属層の形成方法におい
て、 前記絶縁膜に前記凹部を形成する前に、前記絶縁膜上に
密着層を形成する工程を行った後、 前記密着層と前記絶縁膜とに前記凹部を形成することを
特徴とする金属層の形成方法。 - 【請求項７】 請求項３記載の金属層の形成方法におい
て、 前記絶縁膜に前記凹部を形成する前に、前記絶縁膜上に
密着層を形成する工程を行った後、 前記密着層と前記絶縁膜とに前記凹部を形成することを
特徴とする金属層の形成方法。 - 【請求項８】 請求項４記載の金属層の形成方法におい
て、 前記絶縁膜に前記凹部を形成する前に、前記絶縁膜上に
密着層を形成する工程を行った後、 前記密着層と前記絶縁膜とに前記凹部を形成することを
特徴とする金属層の形成方法。 - 【請求項９】 請求項１記載の金属層の形成方法におい
て、 前記金属部は下層金属配線からなり、 前記凹部は溝、接続孔、もしくは溝およびその溝の底部
に形成されている接続孔からなることを特徴とする金属
層の形成方法。 - 【請求項１０】 請求項２記載の金属層の形成方法にお
いて、 前記金属部は下層金属配線からなり、 前記凹部は溝、接続孔、もしくは溝およびその溝の底部
に形成されている接続孔からなることを特徴とする金属
層の形成方法。 - 【請求項１１】 請求項３記載の金属層の形成方法にお
いて、 前記金属部は下層金属配線からなり、 前記凹部は溝、接続孔、もしくは溝およびその溝の底部
に形成されている接続孔からなることを特徴とする金属
層の形成方法。 - 【請求項１２】 請求項４記載の金属層の形成方法にお
いて、 前記金属部は下層金属配線からなり、 前記凹部は溝、接続孔、もしくは溝およびその溝の底部
に形成されている接続孔からなることを特徴とする金属
層の形成方法。 - 【請求項１３】 請求項５記載の金属層の形成方法にお
いて、 前記金属部は下層金属配線からなり、 前記凹部は溝、接続孔、もしくは溝およびその溝の底部
に形成されている接続孔からなることを特徴とする金属
層の形成方法。 - 【請求項１４】 請求項６記載の金属層の形成方法にお
いて、 前記金属部は下層金属配線からなり、 前記凹部は溝、接続孔、もしくは溝およびその溝の底部
に形成されている接続孔からなることを特徴とする金属
層の形成方法。 - 【請求項１５】 請求項７記載の金属層の形成方法にお
いて、 前記金属部は下層金属配線からなり、 前記凹部は溝、接続孔、もしくは溝およびその溝の底部
に形成されている接続孔からなることを特徴とする金属
層の形成方法。 - 【請求項１６】 請求項８記載の金属層の形成方法にお
いて、 前記金属部は下層金属配線からなり、 前記凹部は溝、接続孔、もしくは溝およびその溝の底部
に形成されている接続孔からなることを特徴とする金属
層の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10170785A JP2000012684A (ja) | 1998-06-18 | 1998-06-18 | 金属層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10170785A JP2000012684A (ja) | 1998-06-18 | 1998-06-18 | 金属層の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000012684A true JP2000012684A (ja) | 2000-01-14 |
Family
ID=15911334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10170785A Pending JP2000012684A (ja) | 1998-06-18 | 1998-06-18 | 金属層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000012684A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001338924A (ja) * | 2000-05-29 | 2001-12-07 | Sony Corp | 半導体装置の製造方法 |
| JP2003521124A (ja) * | 2000-01-28 | 2003-07-08 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 犠牲誘電体層を用いて銅相互接続を形成する方法 |
| KR100395906B1 (ko) * | 2000-12-29 | 2003-08-27 | 주식회사 하이닉스반도체 | 반도체소자의 금속층 형성 방법 |
| JP2005268749A (ja) * | 2004-02-19 | 2005-09-29 | Ricoh Co Ltd | 半導体装置 |
| JP2006024905A (ja) * | 2004-06-10 | 2006-01-26 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2008187072A (ja) * | 2007-01-31 | 2008-08-14 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2008205505A (ja) * | 2004-06-10 | 2008-09-04 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2011009775A (ja) * | 2004-02-19 | 2011-01-13 | Ricoh Co Ltd | 半導体装置の製造方法 |
| US8432037B2 (en) | 2004-06-10 | 2013-04-30 | Renesas Electronics Corporation | Semiconductor device with a line and method of fabrication thereof |
| JP5389672B2 (ja) * | 2008-01-21 | 2014-01-15 | ゴールドチャームリミテッド | 表示装置 |
| JP2015220315A (ja) * | 2014-05-16 | 2015-12-07 | 東京エレクトロン株式会社 | Ｃｕ配線の製造方法 |
-
1998
- 1998-06-18 JP JP10170785A patent/JP2000012684A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003521124A (ja) * | 2000-01-28 | 2003-07-08 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 犠牲誘電体層を用いて銅相互接続を形成する方法 |
| JP2001338924A (ja) * | 2000-05-29 | 2001-12-07 | Sony Corp | 半導体装置の製造方法 |
| KR100395906B1 (ko) * | 2000-12-29 | 2003-08-27 | 주식회사 하이닉스반도체 | 반도체소자의 금속층 형성 방법 |
| US7999352B2 (en) | 2004-02-19 | 2011-08-16 | Ricoh Company, Ltd. | Semiconductor device |
| JP2011009775A (ja) * | 2004-02-19 | 2011-01-13 | Ricoh Co Ltd | 半導体装置の製造方法 |
| JP2005268749A (ja) * | 2004-02-19 | 2005-09-29 | Ricoh Co Ltd | 半導体装置 |
| JP2006024905A (ja) * | 2004-06-10 | 2006-01-26 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2008205505A (ja) * | 2004-06-10 | 2008-09-04 | Renesas Technology Corp | 半導体装置の製造方法 |
| US7936069B2 (en) | 2004-06-10 | 2011-05-03 | Renesas Electronics Corporation | Semiconductor device with a line and method of fabrication thereof |
| US8222146B2 (en) | 2004-06-10 | 2012-07-17 | Renesas Electronics Corporation | Semiconductor device with a line and method of fabrication thereof |
| US8432037B2 (en) | 2004-06-10 | 2013-04-30 | Renesas Electronics Corporation | Semiconductor device with a line and method of fabrication thereof |
| US8749064B2 (en) | 2004-06-10 | 2014-06-10 | Renesas Electronics Corporation | Semiconductor device with a line and method of fabrication thereof |
| JP2008187072A (ja) * | 2007-01-31 | 2008-08-14 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
| JP5389672B2 (ja) * | 2008-01-21 | 2014-01-15 | ゴールドチャームリミテッド | 表示装置 |
| JP2015220315A (ja) * | 2014-05-16 | 2015-12-07 | 東京エレクトロン株式会社 | Ｃｕ配線の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4615707B2 (ja) | デュアルダマシン金属化方法 | |
| JP2000150647A (ja) | 配線構造およびその製造方法 | |
| US7166922B1 (en) | Continuous metal interconnects | |
| KR100238698B1 (ko) | 다층배선의 형성방법 | |
| JP2004513502A (ja) | 金属相互接続の成形方法 | |
| US6048788A (en) | Method of fabricating metal plug | |
| JP2000323571A (ja) | 半導体装置の製造方法 | |
| JP2000012684A (ja) | 金属層の形成方法 | |
| JP3517802B2 (ja) | 埋め込み導電層の形成方法 | |
| JP2003163266A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2005252193A (ja) | 配線構造の形成方法及び半導体装置 | |
| JP3408463B2 (ja) | 半導体装置の製造方法 | |
| JP3391933B2 (ja) | 半導体素子とその製造方法 | |
| JP2000332106A (ja) | 半導体装置およびその製造方法 | |
| JP2616402B2 (ja) | 半導体装置の製造方法 | |
| JPS63147347A (ja) | 半導体装置 | |
| JPH05347269A (ja) | 半導体装置の製造方法 | |
| JP2002064139A (ja) | 半導体装置の製造方法 | |
| JP3036499B2 (ja) | 配線用アルミニウム膜の形成方法及びアルミニウム配線を有する半導体装置 | |
| JP3269490B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH09232313A (ja) | 埋め込み導電層の形成方法 | |
| JP4006720B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002076000A (ja) | 半導体装置の製造方法 | |
| JPH11233517A (ja) | 半導体装置の銅配線 | |
| JPH1154507A (ja) | 半導体装置の製造方法 |