JPH09232313A - 埋め込み導電層の形成方法 - Google Patents
埋め込み導電層の形成方法Info
- Publication number
- JPH09232313A JPH09232313A JP8039495A JP3949596A JPH09232313A JP H09232313 A JPH09232313 A JP H09232313A JP 8039495 A JP8039495 A JP 8039495A JP 3949596 A JP3949596 A JP 3949596A JP H09232313 A JPH09232313 A JP H09232313A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive layer
- barrier metal
- forming
- buried conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 埋め込み導電層の形成方法に関し、ＣＶＤ−
Ｃｕ層の堆積速度を向上するとともに、製造工程を簡素
化する。 【解決手段】 絶縁層２に形成した凹部３表面にバリヤ
メタル層４を設けたのち、金属のプリカーサを用いた気
相化学成長法によって導電層６を成長させて凹部３を埋
め込む際に、導電層６の成長に先立って、バリヤメタル
層４を還元性気体５に曝してバリヤメタル層４の表面を
還元する。
Ｃｕ層の堆積速度を向上するとともに、製造工程を簡素
化する。 【解決手段】 絶縁層２に形成した凹部３表面にバリヤ
メタル層４を設けたのち、金属のプリカーサを用いた気
相化学成長法によって導電層６を成長させて凹部３を埋
め込む際に、導電層６の成長に先立って、バリヤメタル
層４を還元性気体５に曝してバリヤメタル層４の表面を
還元する。
Description
【０００１】
【発明の属する技術分野】本発明は埋め込み導電層の形
成方法に関するものであり、特に、化学機械研磨（ｃｈ
ｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉ
ｎｇ：ＣＭＰ）法を用いた埋め込み導電層の形成方法に
関するものである。
成方法に関するものであり、特に、化学機械研磨（ｃｈ
ｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉ
ｎｇ：ＣＭＰ）法を用いた埋め込み導電層の形成方法に
関するものである。
【０００２】
【従来の技術】近年、半導体装置の高集積化、或いは、
高速化に伴って配線層の低抵抗化が要請されており、従
来のＡｌ配線層に替わるものとしてＡｌより抵抗率が小
さく、且つ、エレクトロマイグレーション耐性がＡｌの
約２倍であるＣｕの使用が検討されている。
高速化に伴って配線層の低抵抗化が要請されており、従
来のＡｌ配線層に替わるものとしてＡｌより抵抗率が小
さく、且つ、エレクトロマイグレーション耐性がＡｌの
約２倍であるＣｕの使用が検討されている。
【０００３】しかし、一般に微細な配線層を形成する場
合にはドライ・エッチングする必要があるが、Ｃｕの場
合にはＣｕのハロゲン化物の蒸気圧が低いため従来のＲ
ＩＥ（反応性イオンエッチング）法では低温において十
分なエッチングレートが得られないという問題があり、
また、異方性エッチングが困難であるという問題もあっ
た。
合にはドライ・エッチングする必要があるが、Ｃｕの場
合にはＣｕのハロゲン化物の蒸気圧が低いため従来のＲ
ＩＥ（反応性イオンエッチング）法では低温において十
分なエッチングレートが得られないという問題があり、
また、異方性エッチングが困難であるという問題もあっ
た。
【０００４】このような問題を解決するために、セルフ
アライン技法を用いたダマシン（ｄａｍａｓｃｅｎｅ）
法と呼ばれる方法が検討されており、絶縁膜に設けた配
線パターンに沿った溝、及び、コンタクトホールにＣｕ
層を堆積させたのち、上部の不要部分を化学機械研磨に
よって除去することによって埋め込み導電層を形成する
方法である。
アライン技法を用いたダマシン（ｄａｍａｓｃｅｎｅ）
法と呼ばれる方法が検討されており、絶縁膜に設けた配
線パターンに沿った溝、及び、コンタクトホールにＣｕ
層を堆積させたのち、上部の不要部分を化学機械研磨に
よって除去することによって埋め込み導電層を形成する
方法である。
【０００５】この場合の溝或いはコンタクトホール内に
Ｃｕを堆積させる方法としては、段差被覆性（ステップ
・カヴァレッジ）の優れているＣＶＤ（化学気相成長）
法、或いは、段差被覆性の劣るスパッタリング法とその
後のリフローの組合せが用いられており、また、Ｃｕは
ＳｉＯ2 中を容易に拡散しシリコン半導体中で深い準位
を形成して少数キャリアの寿命を縮めるので、Ｃｕの拡
散を防止するために、ＳｉＯ2 膜上にＴｉＮ膜を設けた
のち、その上にＣｕ層を成長させていた（必要ならば、
Ｖ．Ｓ．Ｒａｎａ，その他編，Ｊ．Ａ．Ｔ．Ｎｏｒｍａ
ｎ，Ｄ．Ａ．Ｒｏｂｅｒｔｓ，Ａ．Ｋ．Ｈｏｃｈｂｅｒ
ｇ，Ｒ．Ｌａｘｍａｎ 著，“Ａｄｖａｎｃｅｄ Ｍｅ
ｌａｌｌｉｚａｔｉｏｎ ｆｏｒ ＵＬＳＩ Ａｐｐｌ
ｉｃａｔｉｏｎ”，ＭＲＳ，Ｐｉｔｔｓｂｕｒｇｈ，１
９９３参照）。
Ｃｕを堆積させる方法としては、段差被覆性（ステップ
・カヴァレッジ）の優れているＣＶＤ（化学気相成長）
法、或いは、段差被覆性の劣るスパッタリング法とその
後のリフローの組合せが用いられており、また、Ｃｕは
ＳｉＯ2 中を容易に拡散しシリコン半導体中で深い準位
を形成して少数キャリアの寿命を縮めるので、Ｃｕの拡
散を防止するために、ＳｉＯ2 膜上にＴｉＮ膜を設けた
のち、その上にＣｕ層を成長させていた（必要ならば、
Ｖ．Ｓ．Ｒａｎａ，その他編，Ｊ．Ａ．Ｔ．Ｎｏｒｍａ
ｎ，Ｄ．Ａ．Ｒｏｂｅｒｔｓ，Ａ．Ｋ．Ｈｏｃｈｂｅｒ
ｇ，Ｒ．Ｌａｘｍａｎ 著，“Ａｄｖａｎｃｅｄ Ｍｅ
ｌａｌｌｉｚａｔｉｏｎ ｆｏｒ ＵＬＳＩ Ａｐｐｌ
ｉｃａｔｉｏｎ”，ＭＲＳ，Ｐｉｔｔｓｂｕｒｇｈ，１
９９３参照）。
【０００６】このようなＴｉＮ膜等のバリヤメタル層上
にＣＶＤ法によりＣｕ層を成長させる場合、バリヤメタ
ル表面の酸化の程度が少ないほど、インキュベーション
タイム（堆積工程の開始から実際に膜の堆積が始まるま
での遅延時間）が短いものの、アニールによりＣｕとバ
リヤメタルとの合金化反応が進行し、バリヤ性を損なう
ことがあった。
にＣＶＤ法によりＣｕ層を成長させる場合、バリヤメタ
ル表面の酸化の程度が少ないほど、インキュベーション
タイム（堆積工程の開始から実際に膜の堆積が始まるま
での遅延時間）が短いものの、アニールによりＣｕとバ
リヤメタルとの合金化反応が進行し、バリヤ性を損なう
ことがあった。
【０００７】逆に、バリア性を高めるためにＣＶＤ−Ｔ
ｉＮ膜よりも表面の酸素濃度の高いスパッタリング法に
よるＴｉＮ膜、即ち、ＰＶＤ（物理気相成長）−ＴｉＮ
膜を用いた場合には、インキュベーションタイムが大き
くなるという問題が生じる。
ｉＮ膜よりも表面の酸素濃度の高いスパッタリング法に
よるＴｉＮ膜、即ち、ＰＶＤ（物理気相成長）−ＴｉＮ
膜を用いた場合には、インキュベーションタイムが大き
くなるという問題が生じる。
【０００８】例えば、Ｃｕ層を堆積する際に、ヘキサフ
ルオロアセチルアセトネイトトリメチルビニルシラン銅
〔ｈｅｘａｆｌｕｏｒｏａｃｅｔｙｌａｃｅｔｏｎａｔ
ｅ−ｔｒｉｍｅｔｙｌｖｉｎｙｌｓｉｌａｎｅＣｕ：Ｃ
ｕ（ｈｆａｃ）ＴＭＶＳ〕を前駆体（プリカーサ）とし
て用いた場合、下地層表面から電子が供与されることに
よってプリカーサが分解してＣｕが析出されることにな
るため、下地層となるバリヤメタル層中の酸素濃度が高
くて金属性が低い場合、バリヤメタル層表面からの電子
供与が起こりにくく、インキュベーションタイムは増大
することになる（必要ならば、Ｓ．Ｃｏｈｅｎ ｅｔ
ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，Ｖｏｌ．６
０，１９９２，ｐ．９９５参照）。
ルオロアセチルアセトネイトトリメチルビニルシラン銅
〔ｈｅｘａｆｌｕｏｒｏａｃｅｔｙｌａｃｅｔｏｎａｔ
ｅ−ｔｒｉｍｅｔｙｌｖｉｎｙｌｓｉｌａｎｅＣｕ：Ｃ
ｕ（ｈｆａｃ）ＴＭＶＳ〕を前駆体（プリカーサ）とし
て用いた場合、下地層表面から電子が供与されることに
よってプリカーサが分解してＣｕが析出されることにな
るため、下地層となるバリヤメタル層中の酸素濃度が高
くて金属性が低い場合、バリヤメタル層表面からの電子
供与が起こりにくく、インキュベーションタイムは増大
することになる（必要ならば、Ｓ．Ｃｏｈｅｎ ｅｔ
ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，Ｖｏｌ．６
０，１９９２，ｐ．９９５参照）。
【０００９】そこで、本発明者は、埋め込み導電層を形
成する際に、絶縁膜に凹部を形成したのち、バリア性の
高いバリヤメタル層及び酸素濃度の低いＴｉＮ膜を順次
形成し、次いで、Ｃｕ（ｈｆａｃ）ＴＭＶＳを前駆体
（プリカーサ）として用いた化学気相成長法によってＣ
ｕ層を堆積させて凹部を埋め込むことにより、インキュ
ベーションタイムを短くし、且つ、下地層のＣｕに対す
るバリヤ性を高めることを提案している（必要ならば、
特願平７−１６９５３７号参照）。
成する際に、絶縁膜に凹部を形成したのち、バリア性の
高いバリヤメタル層及び酸素濃度の低いＴｉＮ膜を順次
形成し、次いで、Ｃｕ（ｈｆａｃ）ＴＭＶＳを前駆体
（プリカーサ）として用いた化学気相成長法によってＣ
ｕ層を堆積させて凹部を埋め込むことにより、インキュ
ベーションタイムを短くし、且つ、下地層のＣｕに対す
るバリヤ性を高めることを提案している（必要ならば、
特願平７−１６９５３７号参照）。
【００１０】
【発明が解決しようとする課題】しかし、上記の提案に
おいては、酸素濃度の低いＴｉＮ膜としてＣＶＤ−Ｔｉ
Ｎ膜をそのまま用いているため、インキュベーションタ
イムの短縮、即ち、Ｃｕ層の堆積速度は１０００Å／分
と、従来に比べては大幅に改善しているものの、スパッ
タリング法によるＣｕの堆積速度に比べて遅く、必ずし
も充分なものではなかった。
おいては、酸素濃度の低いＴｉＮ膜としてＣＶＤ−Ｔｉ
Ｎ膜をそのまま用いているため、インキュベーションタ
イムの短縮、即ち、Ｃｕ層の堆積速度は１０００Å／分
と、従来に比べては大幅に改善しているものの、スパッ
タリング法によるＣｕの堆積速度に比べて遅く、必ずし
も充分なものではなかった。
【００１１】また、下地層として、バリヤメタル層とＣ
ＶＤ−ＴｉＮ膜の構造を採用し、且つ、バリヤメタル層
の表面処理等も行っているので、Ｃｕに対するバリヤ性
は充分であるが、製造工程が複雑化し、スループットが
向上しないという問題がある。
ＶＤ−ＴｉＮ膜の構造を採用し、且つ、バリヤメタル層
の表面処理等も行っているので、Ｃｕに対するバリヤ性
は充分であるが、製造工程が複雑化し、スループットが
向上しないという問題がある。
【００１２】したがって、本発明は、ＣＶＤ−Ｃｕ層の
堆積速度を向上するとともに、製造工程を簡素化して、
埋め込み導電層を設けた半導体装置の生産性を向上する
ことを目的とする。
堆積速度を向上するとともに、製造工程を簡素化して、
埋め込み導電層を設けた半導体装置の生産性を向上する
ことを目的とする。
【００１３】
【課題を解決するための手段】ここで、図１乃至図３を
参照して、本発明における課題を解決するための手段を
説明する。なお、図１は本発明の原理的構成の説明図で
あり、また、図２は、Ｃｕ層の成長量のＤＭＨ（ジメチ
ルヒドラジン）処理依存性を示す図であり、さらに、図
３は、ＤＭＨ処理による表面還元効果の説明図である。
参照して、本発明における課題を解決するための手段を
説明する。なお、図１は本発明の原理的構成の説明図で
あり、また、図２は、Ｃｕ層の成長量のＤＭＨ（ジメチ
ルヒドラジン）処理依存性を示す図であり、さらに、図
３は、ＤＭＨ処理による表面還元効果の説明図である。
【００１４】図１参照 （１）本発明は、絶縁層２に形成した凹部３表面にバリ
ヤメタル層４を設けたのち、金属のプリカーサを用いた
気相化学成長法によって導電層６を成長させて凹部３を
埋め込む埋め込み導電層の形成方法において、導電層６
の成長に先立って、バリヤメタル層４を還元性気体５に
曝してバリヤメタル層４の表面を還元することを特徴と
する。
ヤメタル層４を設けたのち、金属のプリカーサを用いた
気相化学成長法によって導電層６を成長させて凹部３を
埋め込む埋め込み導電層の形成方法において、導電層６
の成長に先立って、バリヤメタル層４を還元性気体５に
曝してバリヤメタル層４の表面を還元することを特徴と
する。
【００１５】この様に、導電層６の成長に先立ってバリ
ヤメタル層４の表面を還元することによって、バリヤメ
タル層４表面の金属性が高くなり、バリヤメタル層４表
面から電子が供給されやすくなるためプリカーサの分解
が促進され、Ｃｕの堆積速度が大きくなる。
ヤメタル層４の表面を還元することによって、バリヤメ
タル層４表面の金属性が高くなり、バリヤメタル層４表
面から電子が供給されやすくなるためプリカーサの分解
が促進され、Ｃｕの堆積速度が大きくなる。
【００１６】この様子を図２を参照して説明する。 図２参照 図２はこのような還元処理をジメチルヒドラジン〔ＤＭ
Ｈ：（ＣＨ3 ）2 Ｎ−ＮＨ2 〕によって行ったＰＶＤ−
ＴｉＮ膜とＤＭＨ処理を行わないＰＶＤ−ＴｉＮ膜の表
面にＣＶＤ法を用いてＣｕ層を堆積させた場合のＣｕ成
長量（×１０-4ｇ・ｃｍ-2）の下地依存性を示したもの
で、（ｂ）に示すＤＭＨ処理を行った場合には堆積工程
開始と略同時にＣｕ層の堆積が開始するのに対して、
（ａ）に示すＤＭＨ処理を行わない場合には堆積工程開
始して１００秒経過してもＣｕ層の堆積はほとんど起こ
らず、インキュベーションタイムが長いことが判った。
Ｈ：（ＣＨ3 ）2 Ｎ−ＮＨ2 〕によって行ったＰＶＤ−
ＴｉＮ膜とＤＭＨ処理を行わないＰＶＤ−ＴｉＮ膜の表
面にＣＶＤ法を用いてＣｕ層を堆積させた場合のＣｕ成
長量（×１０-4ｇ・ｃｍ-2）の下地依存性を示したもの
で、（ｂ）に示すＤＭＨ処理を行った場合には堆積工程
開始と略同時にＣｕ層の堆積が開始するのに対して、
（ａ）に示すＤＭＨ処理を行わない場合には堆積工程開
始して１００秒経過してもＣｕ層の堆積はほとんど起こ
らず、インキュベーションタイムが長いことが判った。
【００１７】なお、この場合の成長量の測定は、ＩＣＰ
−ＡＥＳ（ＩｎｄｕｃｔｉｖｅｌｙＣｏｕｐｌｅｄ Ｐ
ｌａｓｍａ−Ａｔｏｍｉｃ Ｅｍｓｓｉｏｎ Ｓｐｅｃ
ｔｒｏｓｃｏｐｙ）によって行ったものであり、例え
ば、２分間成長させた場合には、ＤＭＨ処理を行った場
合には３０００ÅのＣｕ層が成長し、ＤＭＨ処理を行わ
ない場合の約８倍の厚さであった。
−ＡＥＳ（ＩｎｄｕｃｔｉｖｅｌｙＣｏｕｐｌｅｄ Ｐ
ｌａｓｍａ−Ａｔｏｍｉｃ Ｅｍｓｓｉｏｎ Ｓｐｅｃ
ｔｒｏｓｃｏｐｙ）によって行ったものであり、例え
ば、２分間成長させた場合には、ＤＭＨ処理を行った場
合には３０００ÅのＣｕ層が成長し、ＤＭＨ処理を行わ
ない場合の約８倍の厚さであった。
【００１８】即ち、ＤＭＨ処理を行った場合の堆積速度
は１５００Å／分で、ＤＭＨ処理を行わない場合の約８
倍であり、且つ、本発明者が先に提案したバリヤメタル
層４上にＣＶＤ−ＴｉＮ膜を設けた場合（約１０００Å
／分）の約１．５倍の堆積速度が得られた。
は１５００Å／分で、ＤＭＨ処理を行わない場合の約８
倍であり、且つ、本発明者が先に提案したバリヤメタル
層４上にＣＶＤ−ＴｉＮ膜を設けた場合（約１０００Å
／分）の約１．５倍の堆積速度が得られた。
【００１９】次に、図３を参照してＤＭＨ処理による表
面還元効果を説明する。図３は、ＤＭＨ処理を行わずに
Ｃｕを堆積させた場合〔図３（ａ）〕とＤＭＨ処理を行
ったのちＣｕを堆積させた場合〔図３（ｂ）〕における
層中の酸素濃度を、層中の酸素の１ｓ電子軌道に起因す
る結合エネルギーを測定することによって検出したもの
である。
面還元効果を説明する。図３は、ＤＭＨ処理を行わずに
Ｃｕを堆積させた場合〔図３（ａ）〕とＤＭＨ処理を行
ったのちＣｕを堆積させた場合〔図３（ｂ）〕における
層中の酸素濃度を、層中の酸素の１ｓ電子軌道に起因す
る結合エネルギーを測定することによって検出したもの
である。
【００２０】図３（ａ）参照 図から明らかなように、ＤＭＨ処理を行わない場合に
は、成長層表面から２５０ｎｍ／分のエッチングレート
で３．６分エッチバックした９００ｎｍの深さまで、即
ち、ＴｉＮ膜表面から３分エッチバックした７５０ｎｍ
の深さまで有意な量の酸素が検出され、また、ＴｉＮ膜
表面の酸素濃度は非常に高いものであることが判る。
は、成長層表面から２５０ｎｍ／分のエッチングレート
で３．６分エッチバックした９００ｎｍの深さまで、即
ち、ＴｉＮ膜表面から３分エッチバックした７５０ｎｍ
の深さまで有意な量の酸素が検出され、また、ＴｉＮ膜
表面の酸素濃度は非常に高いものであることが判る。
【００２１】図３（ｂ）参照 一方、ＤＭＨ処理を行った場合にも、成長層表面から１
０．２分エッチバックした深さ、即ち、ＴｉＮ膜表面か
ら３分エッチバックした７５０ｎｍの深さまで有意な量
の酸素が検出されるが、ＴｉＮ膜表面の酸素濃度は大幅
に減少していることが判る。
０．２分エッチバックした深さ、即ち、ＴｉＮ膜表面か
ら３分エッチバックした７５０ｎｍの深さまで有意な量
の酸素が検出されるが、ＴｉＮ膜表面の酸素濃度は大幅
に減少していることが判る。
【００２２】したがって、バリヤメタル層４表面を還元
処理することによって、導電層６の堆積速度が増大する
とともに、バリヤメタル層４の内部に残存する酸素によ
ってバリヤ性を確保できる。
処理することによって、導電層６の堆積速度が増大する
とともに、バリヤメタル層４の内部に残存する酸素によ
ってバリヤ性を確保できる。
【００２３】（２）また、本発明は、上記（１）におい
て、バリヤメタル層４を還元性気体５に曝す工程が、導
電層６を気相化学成長させる成長開始温度までの昇温工
程の一部であることを特徴とする。
て、バリヤメタル層４を還元性気体５に曝す工程が、導
電層６を気相化学成長させる成長開始温度までの昇温工
程の一部であることを特徴とする。
【００２４】この様に、還元処理を導電層６を成長させ
る成長開始温度までの昇温工程の一部として行うことに
よって、還元後のバリヤメタル層４を大気に曝すことが
ないので、還元された表面状態を良好に保つことができ
る。
る成長開始温度までの昇温工程の一部として行うことに
よって、還元後のバリヤメタル層４を大気に曝すことが
ないので、還元された表面状態を良好に保つことができ
る。
【００２５】（３）また、本発明は、上記（１）または
（２）において、バリヤメタル層４の還元工程に先立っ
て、バリヤメタル層４を完全に酸化することを特徴とす
る。
（２）において、バリヤメタル層４の還元工程に先立っ
て、バリヤメタル層４を完全に酸化することを特徴とす
る。
【００２６】この様に、バリヤメタル層４の還元工程に
先立って、バリヤメタル層４を完全に酸化することによ
ってバリヤ性を高めることができ、Ｃｕがシリコン基板
に進入してキャリアのライフタムに悪影響を与えるディ
ープレベルの形成を抑制することができる。
先立って、バリヤメタル層４を完全に酸化することによ
ってバリヤ性を高めることができ、Ｃｕがシリコン基板
に進入してキャリアのライフタムに悪影響を与えるディ
ープレベルの形成を抑制することができる。
【００２７】（４）また、本発明は、上記（１）乃至
（３）のいずれかにおいて、還元性気体５として、ジメ
チルヒドラジンを用いたことを特徴とする。
（３）のいずれかにおいて、還元性気体５として、ジメ
チルヒドラジンを用いたことを特徴とする。
【００２８】この様な還元性気体５としては、Ｔｉ膜を
窒化してＴｉＮ膜を形成する際に用いられているジメチ
ルヒドラジン（ＤＭＨ）を用いることが好適である（必
要ならば、Ｔ．Ｏｈｂａ ｅｔ ａｌ．，Ｐｒｏｃ．Ａ
ｄｖａｎｃｅｄ Ｍｅｔａｌｌｉｚａｔｉｏｎ ｆｏｒ
ＶＬＳＩ Ａｐｐｌｉｃａｔｉｏｎｓ，ＭＲＳ，ｐ．
２１１，１９９２参照）。
窒化してＴｉＮ膜を形成する際に用いられているジメチ
ルヒドラジン（ＤＭＨ）を用いることが好適である（必
要ならば、Ｔ．Ｏｈｂａ ｅｔ ａｌ．，Ｐｒｏｃ．Ａ
ｄｖａｎｃｅｄ Ｍｅｔａｌｌｉｚａｔｉｏｎ ｆｏｒ
ＶＬＳＩ Ａｐｐｌｉｃａｔｉｏｎｓ，ＭＲＳ，ｐ．
２１１，１９９２参照）。
【００２９】（５）また、本発明は、上記（１）乃至
（３）のいずれかにおいて、還元性気体５として、モノ
メチルヒドラジンを用いたことを特徴とする。
（３）のいずれかにおいて、還元性気体５として、モノ
メチルヒドラジンを用いたことを特徴とする。
【００３０】この様な還元性気体５としては、ＤＭＨと
同様に、窒化作用のあるモノメチルヒドラジン（ＭＭ
Ｈ）を用いても良い。
同様に、窒化作用のあるモノメチルヒドラジン（ＭＭ
Ｈ）を用いても良い。
【００３１】（６）また、本発明は、上記（１）乃至
（３）のいずれかにおいて、還元性気体５として、シラ
ンを用いたことを特徴とする。
（３）のいずれかにおいて、還元性気体５として、シラ
ンを用いたことを特徴とする。
【００３２】この様な還元性気体５としては、シランを
用いても良いものであり、この場合、処理温度が高い
と、反応によってアモルファスＴｉ−Ｓｉ−Ｎ膜が形成
されるので、比較的低処理が望ましい。
用いても良いものであり、この場合、処理温度が高い
と、反応によってアモルファスＴｉ−Ｓｉ−Ｎ膜が形成
されるので、比較的低処理が望ましい。
【００３３】（７）また、本発明は、絶縁層２に形成し
た凹部３表面にバリヤメタル層４を設けたのち、金属の
プリカーサを用いた気相化学成長法によって導電層６を
成長させて凹部３を埋め込む埋め込み導電層の形成方法
において、導電層６の成長に先立って、バリヤメタル層
４をエッチング性の雰囲気に曝してバリヤメタル層４の
表面をエッチング除去することを特徴とする。
た凹部３表面にバリヤメタル層４を設けたのち、金属の
プリカーサを用いた気相化学成長法によって導電層６を
成長させて凹部３を埋め込む埋め込み導電層の形成方法
において、導電層６の成長に先立って、バリヤメタル層
４をエッチング性の雰囲気に曝してバリヤメタル層４の
表面をエッチング除去することを特徴とする。
【００３４】バリヤメタル層４がＣＶＤ−ＴｉＮ膜であ
る場合、酸素含有層は表面にしか存在しないので、バリ
ヤメタル層４の表面をエッチング除去することによっ
て、インキュベーションタイムの短いバリヤメタル層４
にすることができる。
る場合、酸素含有層は表面にしか存在しないので、バリ
ヤメタル層４の表面をエッチング除去することによっ
て、インキュベーションタイムの短いバリヤメタル層４
にすることができる。
【００３５】なお、埋め込み導電層６を配線層として用
いる場合には、バリヤ性を確保するためにバリヤメタル
層４の内部の酸素濃度を高める必要があるが、導電層６
を配線層を相互接続する接続層（プラグ）として用いる
場合には、バリヤ性は必要がないので、バリヤメタル層
４の内部の酸素濃度を高める必要はない。
いる場合には、バリヤ性を確保するためにバリヤメタル
層４の内部の酸素濃度を高める必要があるが、導電層６
を配線層を相互接続する接続層（プラグ）として用いる
場合には、バリヤ性は必要がないので、バリヤメタル層
４の内部の酸素濃度を高める必要はない。
【００３６】（８）また、本発明は、上記（７）におい
て、エッチング性の雰囲気を、ＣｌＦ3 、ＮＦ3 、及
び、ＢＣｌ3 のうちのいずれか一つから構成したことを
特徴とする。
て、エッチング性の雰囲気を、ＣｌＦ3 、ＮＦ3 、及
び、ＢＣｌ3 のうちのいずれか一つから構成したことを
特徴とする。
【００３７】ＴｉＮ膜をエッチングするガスとしては、
ＣｌＦ3 、ＮＦ3 、及び、ＢＣｌ3のいずれかが好適で
ある。
ＣｌＦ3 、ＮＦ3 、及び、ＢＣｌ3のいずれかが好適で
ある。
【００３８】（９）また、本発明は、上記（１）乃至
（８）のいずれかにおいて、プリカーサとしてＣｕの金
属錯体を用いたことを特徴とする。
（８）のいずれかにおいて、プリカーサとしてＣｕの金
属錯体を用いたことを特徴とする。
【００３９】ＣｕをＣＶＤ法により成長させる場合に
は、Ｃｕ（ｈｆａｃ）ＴＭＶＳ等のＣｕの金属錯体を用
いることが好適である。
は、Ｃｕ（ｈｆａｃ）ＴＭＶＳ等のＣｕの金属錯体を用
いることが好適である。
【００４０】（１０）また、本発明は、上記（１）乃至
（８）のいずれかにおいて、プリカーサとしてＡｌの金
属化合物を用いたことを特徴とする。
（８）のいずれかにおいて、プリカーサとしてＡｌの金
属化合物を用いたことを特徴とする。
【００４１】Ａｌをプリカーサを用いてＣＶＤ成長させ
る場合には、プリカーサとしてジメチルアルミハイドラ
イド（ＤＭＡＨ）等のＡｌの金属化合物が好適である。
る場合には、プリカーサとしてジメチルアルミハイドラ
イド（ＤＭＡＨ）等のＡｌの金属化合物が好適である。
【００４２】（１１）また、本発明は、上記（１）乃至
（８）のいずれかにおいて、プリカーサとしてＣｕの金
属錯体とＡｌの金属化合物を同時に供給することによっ
てＡｌ−Ｃｕ合金を成長させることを特徴とする。
（８）のいずれかにおいて、プリカーサとしてＣｕの金
属錯体とＡｌの金属化合物を同時に供給することによっ
てＡｌ−Ｃｕ合金を成長させることを特徴とする。
【００４３】プリカーサとしてＣｕの金属錯体とＡｌの
金属化合物を同時に供給することによって、Ａｌよりエ
レクトロマイグレーション耐性の良好なＡｌ−Ｃｕ合金
によって埋め込み配線層を形成することができる。
金属化合物を同時に供給することによって、Ａｌよりエ
レクトロマイグレーション耐性の良好なＡｌ−Ｃｕ合金
によって埋め込み配線層を形成することができる。
【００４４】
【発明の実施の形態】本発明の第１の実施の形態を図４
及び図５を参照して説明する。 図４（ａ）参照 まず、６インチ（約１５ｃｍ）の（１００）面を主面と
するシリコン基板１１上にプラズマＣＶＤ法を用いて６
００ｎｍのＳｉＯ2 膜１２を堆積させたのち、０．６μ
ｍの厚さのフォトレジストを塗布したのち、ｉ線（３６
５ｎｍ）を用いて露光・パターニングして形成したフォ
トレジストパターンをマスクとしてエッチングすること
によって幅Ｗ３００ｎｍで、深さＤ５００ｎｍの配線層
用溝１３を形成する。
及び図５を参照して説明する。 図４（ａ）参照 まず、６インチ（約１５ｃｍ）の（１００）面を主面と
するシリコン基板１１上にプラズマＣＶＤ法を用いて６
００ｎｍのＳｉＯ2 膜１２を堆積させたのち、０．６μ
ｍの厚さのフォトレジストを塗布したのち、ｉ線（３６
５ｎｍ）を用いて露光・パターニングして形成したフォ
トレジストパターンをマスクとしてエッチングすること
によって幅Ｗ３００ｎｍで、深さＤ５００ｎｍの配線層
用溝１３を形成する。
【００４５】なお、この場合のＳｉＯ2 膜１２は、ＴＥ
ＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉ
ｃａｔｅ）−ＳｉＯ2 膜、ＳＯＧ（Ｓｐｉｎ−ｏｎ Ｇ
ｌａｓｓ）−ＳｉＯ2 膜、或いは、ＰＳＧ（Ｐｈｏｓｐ
ｈｏ−Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）層を用いても良
いし、または、シリコン基板１１の表面を熱酸化して形
成しても良い。
ＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉ
ｃａｔｅ）−ＳｉＯ2 膜、ＳＯＧ（Ｓｐｉｎ−ｏｎ Ｇ
ｌａｓｓ）−ＳｉＯ2 膜、或いは、ＰＳＧ（Ｐｈｏｓｐ
ｈｏ−Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）層を用いても良
いし、または、シリコン基板１１の表面を熱酸化して形
成しても良い。
【００４６】さらに、このＳｉＯ2 膜１２は、シリコン
基板１１表面に直接設けるのではなく、Ｓｉ3 Ｎ4 等の
他の絶縁層上に設けても良いし、或いは、ＴｉＮやＷ等
の金属層の上に設けても良いものである。
基板１１表面に直接設けるのではなく、Ｓｉ3 Ｎ4 等の
他の絶縁層上に設けても良いし、或いは、ＴｉＮやＷ等
の金属層の上に設けても良いものである。
【００４７】次いで、Ｔｉをターゲットとして用い、Ａ
ｒ／Ｎ2 流量比を１〜２、好適には１とした状態で、Ａ
ｒを１０〜１００ｓｃｃｍ、好適には５０ｓｃｃｍ及び
Ｎ2を１０〜１００ｓｃｃｍ、好適には５０ｓｃｃｍ流
した混合ガス中での反応性スパッタリング法によりＴｉ
Ｎ膜１４を１０〜５０ｎｍ、例えば、５０ｎｍ堆積した
のちスパッタリング装置から基板を取り出す。
ｒ／Ｎ2 流量比を１〜２、好適には１とした状態で、Ａ
ｒを１０〜１００ｓｃｃｍ、好適には５０ｓｃｃｍ及び
Ｎ2を１０〜１００ｓｃｃｍ、好適には５０ｓｃｃｍ流
した混合ガス中での反応性スパッタリング法によりＴｉ
Ｎ膜１４を１０〜５０ｎｍ、例えば、５０ｎｍ堆積した
のちスパッタリング装置から基板を取り出す。
【００４８】なお、ここでＮ2 雰囲気中で、３００〜６
００℃、例えば、４５０℃で、１０〜３０分、例えば、
３０分アニールして、Ｎ2 ガス中に含まれる微量酸素に
よってＴｉＮ膜１４中の酸素濃度を増してバリヤ性を高
めても良い。
００℃、例えば、４５０℃で、１０〜３０分、例えば、
３０分アニールして、Ｎ2 ガス中に含まれる微量酸素に
よってＴｉＮ膜１４中の酸素濃度を増してバリヤ性を高
めても良い。
【００４９】図４（ｂ）参照 次いで、ジメチルヒドラジン（ＤＭＨ）１５を１０〜２
００ｓｃｃｍ、例えば、２０ｓｃｃｍ流し、処理室の圧
力を１０〜１００ｍＴｏｒｒ、例えば、２０ｍＴｏｒｒ
とし、基板温度を室温〜５００℃、例えば、４００℃と
して６０秒間保持することによって、ＴｉＮ膜１４の表
面を還元する。
００ｓｃｃｍ、例えば、２０ｓｃｃｍ流し、処理室の圧
力を１０〜１００ｍＴｏｒｒ、例えば、２０ｍＴｏｒｒ
とし、基板温度を室温〜５００℃、例えば、４００℃と
して６０秒間保持することによって、ＴｉＮ膜１４の表
面を還元する。
【００５０】図５（ｃ）参照 次いで、ＴｉＮ膜１４を大気に曝すことなく、キャリア
ガスとしてのＨ2 の流量を１００〜１０００ｓｃｃｍ、
例えば、５００ｓｃｃｍとして、Ｃｕ（ｈｆａｃ）ＴＭ
ＶＳを０．０２０〜２．０００ｇ／分、例えば、０．１
６５ｇ／分供給し、基板温度を１４０〜２４０℃、例え
ば、１６０℃とし、成長室の圧力を１００〜１０００ｍ
Ｔｏｒｒ、例えば、２００ｍＴｏｒｒにしたＣＶＤ法に
よって２０分程度Ｃｕ層１６を堆積させることによって
配線層用溝１３を埋め込む。
ガスとしてのＨ2 の流量を１００〜１０００ｓｃｃｍ、
例えば、５００ｓｃｃｍとして、Ｃｕ（ｈｆａｃ）ＴＭ
ＶＳを０．０２０〜２．０００ｇ／分、例えば、０．１
６５ｇ／分供給し、基板温度を１４０〜２４０℃、例え
ば、１６０℃とし、成長室の圧力を１００〜１０００ｍ
Ｔｏｒｒ、例えば、２００ｍＴｏｒｒにしたＣＶＤ法に
よって２０分程度Ｃｕ層１６を堆積させることによって
配線層用溝１３を埋め込む。
【００５１】図５（ｄ）参照 次いで、スラリーとしてアルミナ粉末をベースとした化
学機械研磨法を用い、２００〜３００ｇ／ｃｍ2 、例え
ば、２５０ｇ／ｃｍ2 の研磨圧力で、回転数５０〜１０
０回転／分（ｒｐｍ）、例えば、５０回転／分で、１〜
２分研磨して、Ｃｕ層１６及びＴｉＮ膜１４の不要部
分、即ち、ＳｉＯ2 膜１２に設けた配線層用溝１３の高
さ以上に堆積したＣｕ層１６及びＴｉＮ膜１４を除去し
て埋め込みＣｕ配線層を形成する。
学機械研磨法を用い、２００〜３００ｇ／ｃｍ2 、例え
ば、２５０ｇ／ｃｍ2 の研磨圧力で、回転数５０〜１０
０回転／分（ｒｐｍ）、例えば、５０回転／分で、１〜
２分研磨して、Ｃｕ層１６及びＴｉＮ膜１４の不要部
分、即ち、ＳｉＯ2 膜１２に設けた配線層用溝１３の高
さ以上に堆積したＣｕ層１６及びＴｉＮ膜１４を除去し
て埋め込みＣｕ配線層を形成する。
【００５２】この本発明の第１の実施の形態において
は、バリヤメタル層となるＴｉＮ膜１４の表面を還元し
ているので、図２に示したようにＣｕ層１６を成長させ
る際のインキュベーションタイムが大幅に短くなり生産
性が向上する。
は、バリヤメタル層となるＴｉＮ膜１４の表面を還元し
ているので、図２に示したようにＣｕ層１６を成長させ
る際のインキュベーションタイムが大幅に短くなり生産
性が向上する。
【００５３】また、ＴｉＮ膜１４は、スパッタリング
法、即ち、ＰＶＤ法で堆積させているので、図３に示し
たように、内部に酸素濃度の高い領域を有しており、Ｃ
ｕに対するバリヤ性も良好である。
法、即ち、ＰＶＤ法で堆積させているので、図３に示し
たように、内部に酸素濃度の高い領域を有しており、Ｃ
ｕに対するバリヤ性も良好である。
【００５４】なお、この様なＣｕ配線層は、Ａｌ配線層
に比べて比抵抗が小さいので信号遅延が少なく、且つ、
Ａｌ配線層に比べてエレクトロマイグレーションに起因
する配線層の断線時間が約２倍となるので半導体装置の
信頼性が向上する。
に比べて比抵抗が小さいので信号遅延が少なく、且つ、
Ａｌ配線層に比べてエレクトロマイグレーションに起因
する配線層の断線時間が約２倍となるので半導体装置の
信頼性が向上する。
【００５５】次に、図６乃至図９を参照して本発明の第
２の実施の形態を説明する。 図６（ａ）参照 先ず、６インチ（約１５ｃｍ）の（１００）面を主面と
するシリコン基板１１を熱酸化して厚さ２００ｎｍの熱
酸化膜２２を形成したのち、この熱酸化膜２２上に厚さ
２００ｎｍのプラズマＴＥＯＳ−ＳｉＯ2 膜２３、及
び、厚さ３００ｎｍのＳＯＧ−ＳｉＯ2 膜２４を順次堆
積させる。
２の実施の形態を説明する。 図６（ａ）参照 先ず、６インチ（約１５ｃｍ）の（１００）面を主面と
するシリコン基板１１を熱酸化して厚さ２００ｎｍの熱
酸化膜２２を形成したのち、この熱酸化膜２２上に厚さ
２００ｎｍのプラズマＴＥＯＳ−ＳｉＯ2 膜２３、及
び、厚さ３００ｎｍのＳＯＧ−ＳｉＯ2 膜２４を順次堆
積させる。
【００５６】次いで、厚さ１００ｎｍのＴｉＮ膜２５、
厚さ６００ｎｍのＡｌＣｕＴｉ膜２６、及び、厚さ１０
０ｎｍのＴｉＮ膜２７をスパッタリング法によって堆積
させたのちパターニングすることによって、３層構造の
配線層を形成する。なお、ＡｌＣｕＴｉ膜２６におけ
る、Ｃｕ及びＴｉの比率は、夫々、１．０重量％及び
１．０重量％以下である。
厚さ６００ｎｍのＡｌＣｕＴｉ膜２６、及び、厚さ１０
０ｎｍのＴｉＮ膜２７をスパッタリング法によって堆積
させたのちパターニングすることによって、３層構造の
配線層を形成する。なお、ＡｌＣｕＴｉ膜２６におけ
る、Ｃｕ及びＴｉの比率は、夫々、１．０重量％及び
１．０重量％以下である。
【００５７】図６（ｂ）参照 次いで、配線層上の厚さが９００ｎｍとなるようにプラ
ズマＴＥＯＳ−ＳｉＯ 2 膜２８を設けたのち、同じく配
線層上の厚さが１００ｎｍとなるようにＳＯＧ−ＳｉＯ
2 膜２９を設けて平坦化し、次いで、エッチングするこ
とにより、配線層に達する直径５００ｎｍ、深さ１００
０ｎｍのコンタクトホール３０を形成する。
ズマＴＥＯＳ−ＳｉＯ 2 膜２８を設けたのち、同じく配
線層上の厚さが１００ｎｍとなるようにＳＯＧ−ＳｉＯ
2 膜２９を設けて平坦化し、次いで、エッチングするこ
とにより、配線層に達する直径５００ｎｍ、深さ１００
０ｎｍのコンタクトホール３０を形成する。
【００５８】図７（ｃ）参照 次いで、ＴｉＣｌ4 を１０〜２０ｓｃｃｍ、例えば、１
０ｓｃｃｍ、Ｈｅを４０〜８０ｓｃｃｍ、例えば、５０
ｓｃｃｍ、モノメチルヒドラジンを０．４〜０．８ｓｃ
ｃｍ、例えば、０．７ｓｃｃｍ、及び、ＮＨ3 を４００
〜８００ｓｃｃｍ、例えば、５００ｓｃｃｍ流し、成長
室の圧力を５０〜２００ｍＴｏｒｒ、例えば、１００ｍ
Ｔｏｒｒとし、基板温度を５００〜６００℃、例えば、
６００℃として１００秒間堆積させることによって、厚
さ１０〜５０ｎｍ、例えば、５０ｎｍのＣＶＤ−ＴｉＮ
膜３１を堆積する。
０ｓｃｃｍ、Ｈｅを４０〜８０ｓｃｃｍ、例えば、５０
ｓｃｃｍ、モノメチルヒドラジンを０．４〜０．８ｓｃ
ｃｍ、例えば、０．７ｓｃｃｍ、及び、ＮＨ3 を４００
〜８００ｓｃｃｍ、例えば、５００ｓｃｃｍ流し、成長
室の圧力を５０〜２００ｍＴｏｒｒ、例えば、１００ｍ
Ｔｏｒｒとし、基板温度を５００〜６００℃、例えば、
６００℃として１００秒間堆積させることによって、厚
さ１０〜５０ｎｍ、例えば、５０ｎｍのＣＶＤ−ＴｉＮ
膜３１を堆積する。
【００５９】次いで、ＤＭＨ３２を１０〜２００ｓｃｃ
ｍ、例えば、２０ｓｃｃｍ流し、処理室の圧力を１０〜
１００ｍＴｏｒｒ、例えば、２０ｍＴｏｒｒとし、基板
温度を室温〜５００℃、例えば、４００℃として６０秒
間保持することによって、ＣＶＤ−ＴｉＮ膜３１の表面
を還元する。
ｍ、例えば、２０ｓｃｃｍ流し、処理室の圧力を１０〜
１００ｍＴｏｒｒ、例えば、２０ｍＴｏｒｒとし、基板
温度を室温〜５００℃、例えば、４００℃として６０秒
間保持することによって、ＣＶＤ−ＴｉＮ膜３１の表面
を還元する。
【００６０】図７（ｄ）参照 次いで、ＣＶＤ−ＴｉＮ膜３１を大気に曝すことなく、
キャリアガスとしてのＨ2 の量を１００〜１０００ｓｃ
ｃｍ、例えば、５００ｓｃｃｍとして、Ｃｕ（ｈｆａ
ｃ）ＴＭＶＳを０．０２０〜２．０００ｇ／分、例え
ば、０．１６５ｇ／分供給し、基板温度を１４０〜２４
０℃、例えば、１６０℃とし、成長室の圧力を１００〜
１０００ｍＴｏｒｒ、例えば、２００ｍＴｏｒｒにした
ＣＶＤ法によって２０分程度Ｃｕ層３３を堆積させるこ
とによってコンタクトホール３０を埋め込む。
キャリアガスとしてのＨ2 の量を１００〜１０００ｓｃ
ｃｍ、例えば、５００ｓｃｃｍとして、Ｃｕ（ｈｆａ
ｃ）ＴＭＶＳを０．０２０〜２．０００ｇ／分、例え
ば、０．１６５ｇ／分供給し、基板温度を１４０〜２４
０℃、例えば、１６０℃とし、成長室の圧力を１００〜
１０００ｍＴｏｒｒ、例えば、２００ｍＴｏｒｒにした
ＣＶＤ法によって２０分程度Ｃｕ層３３を堆積させるこ
とによってコンタクトホール３０を埋め込む。
【００６１】図８（ｅ）参照 次いで、スラリーとしてアルミナ粉末をベースとした化
学機械研磨法を用い、２００〜３００ｇ／ｃｍ2 、例え
ば、２５０ｇ／ｃｍ2 の研磨圧力で、回転数５０〜１０
０回転／分（ｒｐｍ）、例えば、５０回転／分で、１〜
２分研磨して、Ｃｕ層３３及びＣＶＤ−ＴｉＮ膜３１の
不要部分、即ち、ＳＯＧ−ＳｉＯ2 膜２９に設けたコン
タクトホール３０の高さ以上に堆積したＣｕ層３３及び
ＣＶＤ−ＴｉＮ膜３１を除去して埋め込みＣｕ層、即
ち、プラグを形成する。
学機械研磨法を用い、２００〜３００ｇ／ｃｍ2 、例え
ば、２５０ｇ／ｃｍ2 の研磨圧力で、回転数５０〜１０
０回転／分（ｒｐｍ）、例えば、５０回転／分で、１〜
２分研磨して、Ｃｕ層３３及びＣＶＤ−ＴｉＮ膜３１の
不要部分、即ち、ＳＯＧ−ＳｉＯ2 膜２９に設けたコン
タクトホール３０の高さ以上に堆積したＣｕ層３３及び
ＣＶＤ−ＴｉＮ膜３１を除去して埋め込みＣｕ層、即
ち、プラグを形成する。
【００６２】図８（ｆ）参照 次いで、下層の配線層と同様に、厚さ１００ｎｍのＴｉ
Ｎ膜３４、厚さ６００ｎｍのＡｌＣｕＴｉ膜３５、及
び、厚さ１００ｎｍのＴｉＮ膜３６をスパッタリング法
によって堆積させたのちパターニングすることによっ
て、３層構造の上層配線層を形成する。なお、さらに多
層配線を行う場合には、この工程を層数に応じて繰り返
せば良い。
Ｎ膜３４、厚さ６００ｎｍのＡｌＣｕＴｉ膜３５、及
び、厚さ１００ｎｍのＴｉＮ膜３６をスパッタリング法
によって堆積させたのちパターニングすることによっ
て、３層構造の上層配線層を形成する。なお、さらに多
層配線を行う場合には、この工程を層数に応じて繰り返
せば良い。
【００６３】この第２の実施の形態においては、バリヤ
メタル層としてＣＶＤ−ＴｉＮ膜３１を用いているの
で、ＰＶＤ−ＴｉＮ膜に比べて表面酸化膜が薄く、容易
に酸素を含まない還元したＴｉＮ膜を得ることができ、
インキュベーションタイムを短縮することができる。
メタル層としてＣＶＤ−ＴｉＮ膜３１を用いているの
で、ＰＶＤ−ＴｉＮ膜に比べて表面酸化膜が薄く、容易
に酸素を含まない還元したＴｉＮ膜を得ることができ、
インキュベーションタイムを短縮することができる。
【００６４】この事情を図９を参照して説明する。 図９参照 図９は、ＣＶＤ−ＴｉＮ層〔図９（ａ）〕とＰＶＤ−Ｔ
ｉＮ層〔図９（ｂ）〕の層中の酸素濃度を、酸素の１ｓ
電子軌道に起因する結合エネルギーを測定することによ
って検出したものであり、ＣＶＤ−ＴｉＮ膜において
は、ごく表面部でのみ高い酸素濃度が検出された。
ｉＮ層〔図９（ｂ）〕の層中の酸素濃度を、酸素の１ｓ
電子軌道に起因する結合エネルギーを測定することによ
って検出したものであり、ＣＶＤ−ＴｉＮ膜において
は、ごく表面部でのみ高い酸素濃度が検出された。
【００６５】なお、この第２の実施の形態の場合には、
Ｃｕに対するバリヤ性は下層配線層のＴｉＮ膜２７及び
上層配線層のＴｉＮ膜３４によって保たれるので、ＣＶ
Ｄ−ＴｉＮ膜３１自体のバリヤ性はそれ程必要とせず、
ＣＶＤ−ＴｉＮ膜の使用が可能となる。
Ｃｕに対するバリヤ性は下層配線層のＴｉＮ膜２７及び
上層配線層のＴｉＮ膜３４によって保たれるので、ＣＶ
Ｄ−ＴｉＮ膜３１自体のバリヤ性はそれ程必要とせず、
ＣＶＤ−ＴｉＮ膜の使用が可能となる。
【００６６】また、この第２の実施の形態の場合には、
ごく表面にのみ酸素濃度の高い領域を有するＣＶＤ−Ｔ
ｉＮ膜３１を用いているので、還元の代わりにエッチン
グ処理によってその表面の酸素濃度の高い領域を除去し
てインキュベーションタイムを短縮することも可能であ
る。
ごく表面にのみ酸素濃度の高い領域を有するＣＶＤ−Ｔ
ｉＮ膜３１を用いているので、還元の代わりにエッチン
グ処理によってその表面の酸素濃度の高い領域を除去し
てインキュベーションタイムを短縮することも可能であ
る。
【００６７】この場合には、エッチングガスとして、Ｃ
ｌＦ3 、ＮＦ3 、及び、ＢＣｌ3 のうちのいずれかを用
いれば良く、このエッチングガスをプラズマ化して用い
ても良いし、あるいは、熱分解により発生した活性種を
用いても良く、その他の構成は還元処理を用いる場合と
同様である。
ｌＦ3 、ＮＦ3 、及び、ＢＣｌ3 のうちのいずれかを用
いれば良く、このエッチングガスをプラズマ化して用い
ても良いし、あるいは、熱分解により発生した活性種を
用いても良く、その他の構成は還元処理を用いる場合と
同様である。
【００６８】この様に、本発明の各実施の形態において
は、以前本発明者が提案しているように、下地層として
バリヤメタル層とＣＶＤ−ＴｉＮ膜との２層構造膜を用
いておらず、また、下地層を構成するバリヤメタル層に
特殊な処理を施していないので、製造工程が簡素化しス
ループットが向上する。
は、以前本発明者が提案しているように、下地層として
バリヤメタル層とＣＶＤ−ＴｉＮ膜との２層構造膜を用
いておらず、また、下地層を構成するバリヤメタル層に
特殊な処理を施していないので、製造工程が簡素化しス
ループットが向上する。
【００６９】なお、上記の各実施の形態の説明において
は、ＤＭＨ処理を４００℃で行い、その後反応室を降温
して１４０℃、または、１６０℃でＣｕの成長を行って
いるが、ＤＭＨ処理の温度を低くして、室温からＣｕの
成長開始温度までの昇温工程でＤＭＨ処理を行い、次い
で、同一の反応室内でＣｕを成長させても良い。
は、ＤＭＨ処理を４００℃で行い、その後反応室を降温
して１４０℃、または、１６０℃でＣｕの成長を行って
いるが、ＤＭＨ処理の温度を低くして、室温からＣｕの
成長開始温度までの昇温工程でＤＭＨ処理を行い、次い
で、同一の反応室内でＣｕを成長させても良い。
【００７０】また、上記の各実施の形態の説明において
は、還元処理をＤＭＨを用いて行っているが、ＤＭＨに
限られるものでなく、モノメチルヒドラジン（ＭＭＨ）
を用いても良いものであり、また、ＳｉＨ4 或いはＳｉ
2 Ｈ6 等のシランを用いても良いが、シランを用いた場
合には、処理温度が高いと反応によりアモルファスＴｉ
−Ｓｉ−Ｔｉ膜が形成されるので、ある程度低温で処理
することが望ましい。
は、還元処理をＤＭＨを用いて行っているが、ＤＭＨに
限られるものでなく、モノメチルヒドラジン（ＭＭＨ）
を用いても良いものであり、また、ＳｉＨ4 或いはＳｉ
2 Ｈ6 等のシランを用いても良いが、シランを用いた場
合には、処理温度が高いと反応によりアモルファスＴｉ
−Ｓｉ−Ｔｉ膜が形成されるので、ある程度低温で処理
することが望ましい。
【００７１】また、上記の第１の実施の形態において、
バリヤメタル層としてスパッタリング法により形成した
ＴｉＮ膜１４を用いているが、ＣＶＤ−ＴｉＮ膜を用い
ても良く、この場合には、バリヤ性を高めるために、Ｃ
ＶＤ工程の途中で酸素を導入して、ＴｉＮ膜の中間部に
おける酸素濃度を高めることが望ましい。
バリヤメタル層としてスパッタリング法により形成した
ＴｉＮ膜１４を用いているが、ＣＶＤ−ＴｉＮ膜を用い
ても良く、この場合には、バリヤ性を高めるために、Ｃ
ＶＤ工程の途中で酸素を導入して、ＴｉＮ膜の中間部に
おける酸素濃度を高めることが望ましい。
【００７２】また、ＰＶＤ−ＴｉＮ膜を用いた場合に
も、さらに、バリヤ性を高めるために酸化性雰囲気にお
いてＴｉＮ膜を完全に酸化しても良く、この様に完全に
酸化したＴｉＮ膜の表面をＤＭＨ処理により還元するこ
とにより、ＤＭＨ中のＮ2 が作用して、酸素を含まない
ＴｉリッチのＴｉＮ膜が形成される。
も、さらに、バリヤ性を高めるために酸化性雰囲気にお
いてＴｉＮ膜を完全に酸化しても良く、この様に完全に
酸化したＴｉＮ膜の表面をＤＭＨ処理により還元するこ
とにより、ＤＭＨ中のＮ2 が作用して、酸素を含まない
ＴｉリッチのＴｉＮ膜が形成される。
【００７３】また、上記各実施の形態の説明において
は、Ｃｕ層１６，３３を堆積させる際のプリカーサ（前
駆体）としてＣｕ（ｈｆａｃ）ＴＭＶＳを用いている
が、Ｃｕ（ｈｆａｃ）ＴＭＶＳに限られるものではな
く、他のプリカーサ、例えば、ヘキサフルオロアセチル
アセトネイト銅〔ｈｅｘａｆｌｕｏｒｏａｃｅｔｙｌａ
ｃｅｔｏｎａｔｅ−Ｃｕ：Ｃｕ（ＨＦＡ）2 〕等を用い
ても良いものである。
は、Ｃｕ層１６，３３を堆積させる際のプリカーサ（前
駆体）としてＣｕ（ｈｆａｃ）ＴＭＶＳを用いている
が、Ｃｕ（ｈｆａｃ）ＴＭＶＳに限られるものではな
く、他のプリカーサ、例えば、ヘキサフルオロアセチル
アセトネイト銅〔ｈｅｘａｆｌｕｏｒｏａｃｅｔｙｌａ
ｃｅｔｏｎａｔｅ−Ｃｕ：Ｃｕ（ＨＦＡ）2 〕等を用い
ても良いものである。
【００７４】また、上記各実施の形態の説明において
は、ＣＶＤ−ＴｉＮ膜の堆積工程において、Ｎ源として
モノメチルヒドラジン（ＭＭＨ）を用いているが、ジメ
チルヒドラジン（ＤＭＨ）を用いても良いものである。
は、ＣＶＤ−ＴｉＮ膜の堆積工程において、Ｎ源として
モノメチルヒドラジン（ＭＭＨ）を用いているが、ジメ
チルヒドラジン（ＤＭＨ）を用いても良いものである。
【００７５】また、上記各実施の形態の説明において
は、埋め込み導電層としてエレクトロマイグレーション
耐性の良好なＣｕを用いているが、配線層の平坦化等の
観点からは他の導電層であっても良く、例えば、ジメチ
ルアルミハイドライド（ＤＭＡＨ）等のＡｌの金属化合
物をプリカーサとして用いてＡｌ埋め込み導電層を形成
しても良いものである。
は、埋め込み導電層としてエレクトロマイグレーション
耐性の良好なＣｕを用いているが、配線層の平坦化等の
観点からは他の導電層であっても良く、例えば、ジメチ
ルアルミハイドライド（ＤＭＡＨ）等のＡｌの金属化合
物をプリカーサとして用いてＡｌ埋め込み導電層を形成
しても良いものである。
【００７６】さらに、Ａｌ埋め込み導電層のエレクトロ
マイグレーション耐性を高めるために、プリカーサとし
て、ＤＭＡＨ及びＣｕ（ｈｆａｃ）ＴＭＶＳを同時に用
いて、Ｃｕを１重量％以下含むＡｌ−Ｃｕ合金からなる
埋め込み導電層を形成しても良い。
マイグレーション耐性を高めるために、プリカーサとし
て、ＤＭＡＨ及びＣｕ（ｈｆａｃ）ＴＭＶＳを同時に用
いて、Ｃｕを１重量％以下含むＡｌ−Ｃｕ合金からなる
埋め込み導電層を形成しても良い。
【００７７】
【発明の効果】本発明によれば、ＣＶＤ法によりＣｕ層
を堆積させる際に、下地層の還元処理、或いは、下地層
の酸素濃度の高い表層の除去を行っているので、インキ
ュベーションタイムが短縮され、スループットが向上す
る。
を堆積させる際に、下地層の還元処理、或いは、下地層
の酸素濃度の高い表層の除去を行っているので、インキ
ュベーションタイムが短縮され、スループットが向上す
る。
【図１】本発明の原理的構成の説明図である。
【図２】Ｃｕ層の成長量のＤＭＨ処理依存性を示す図で
ある。
ある。
【図３】ＤＭＨ処理による表面還元効果の説明図であ
る。
る。
【図４】本発明の第１の実施の形態の途中までの製造工
程の説明図である。
程の説明図である。
【図５】本発明の第１の実施の形態の図４以降の製造工
程の説明図である。
程の説明図である。
【図６】本発明の第２の実施の形態の途中までの製造工
程の説明図である。
程の説明図である。
【図７】本発明の第２の実施の形態の図６以降の途中ま
での製造工程の説明図である。
での製造工程の説明図である。
【図８】本発明の第２の実施の形態の図７以降の製造工
程の説明図である。
程の説明図である。
【図９】ＴｉＮ膜の酸素含有量の製法依存性の説明図で
ある。
ある。
１ 基板 ２ 絶縁層 ３ 凹部 ４ バリヤメタル層 ５ 還元性気体 ６ 導電層 １１ シリコン基板 １２ ＳｉＯ2 層 １３ 配線層用溝 １４ ＴｉＮ膜 １５ ジメチルヒドラジン １６ Ｃｕ層 ２１ シリコン基板 ２２ 熱酸化膜 ２３ ＴＥＯＳ−ＳｉＯ2 膜 ２４ ＳＯＧ−ＳｉＯ2 膜 ２５ ＴｉＮ膜 ２６ ＡｌＣｕＴｉ膜 ２７ ＴｉＮ膜 ２８ ＴＥＯＳ−ＳｉＯ2 膜 ２９ ＳＯＧ−ＳｉＯ2 膜 ３０ コンタクトホール ３１ ＣＶＤ−ＴｉＮ膜 ３２ ＤＭＨ ３３ Ｃｕ層 ３４ ＴｉＮ膜 ３５ ＡｌＣｕＴｉ膜 ３６ ＴｉＮ膜
Claims (11)
- 【請求項１】 絶縁層に形成した凹部表面にバリヤメタ
ル層を設けたのち、金属のプリカーサを用いた気相化学
成長法によって導電層を成長させて前記凹部を埋め込む
埋め込み導電層の形成方法において、前記導電層の成長
に先立って、前記バリヤメタル層を還元性気体に曝して
前記バリヤメタル層の表面を還元することを特徴とする
埋め込み導電層の形成方法。 - 【請求項２】 上記バリヤメタル層を還元性気体に曝す
工程が、上記導電層を気相化学成長させる成長開始温度
までの昇温工程の一部であることを特徴とする請求項１
記載の埋め込み導電層の形成方法。 - 【請求項３】 上記バリヤメタル層の還元工程に先立っ
て、前記バリヤメタル層を完全に酸化することを特徴と
する請求項１または２に記載の埋め込み導電層の形成方
法。 - 【請求項４】 上記還元性気体として、ジメチルヒドラ
ジンを用いたことを特徴とする請求項１乃至３のいずれ
か１項に記載の埋め込み導電層の形成方法。 - 【請求項５】 上記還元性気体として、モノメチルヒド
ラジンを用いたことを特徴とする請求項１乃至３のいず
れか１項に記載の埋め込み導電層の形成方法。 - 【請求項６】 上記還元性気体として、シランを用いた
ことを特徴とする請求項１乃至３のいずれか１項に記載
の埋め込み導電層の形成方法。 - 【請求項７】 絶縁層に形成した凹部表面にバリヤメタ
ル層を設けたのち、金属のプリカーサを用いた気相化学
成長法によって導電層を成長させて前記凹部を埋め込む
埋め込み導電層の形成方法において、前記導電層の成長
に先立って、前記バリヤメタル層をエッチング性の雰囲
気に曝して前記バリヤメタル層の表面をエッチング除去
することを特徴とする埋め込み導電層の形成方法。 - 【請求項８】 上記エッチング性の雰囲気を、Ｃｌ
Ｆ3 、ＮＦ3 、及び、ＢＣｌ3 のうちのいずれか一つか
ら構成したことを特徴とする請求項７記載の埋め込み導
電層の形成方法。 - 【請求項９】 上記プリカーサとして、Ｃｕの金属錯体
を用いたことを特徴とする請求項１乃至８のいずれか１
項に記載の埋め込み導電層の形成方法。 - 【請求項１０】 上記プリカーサとして、Ａｌの金属化
合物を用いたことを特徴とする請求項１乃至８のいずれ
か１項に記載の埋め込み導電層の形成方法。 - 【請求項１１】 上記プリカーサとして、Ｃｕの金属錯
体とＡｌの金属化合物を同時に供給することによってＡ
ｌ−Ｃｕ合金を成長させることを特徴とする請求項１乃
至８のいずれか１項に記載の埋め込み導電層の形成方
法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8039495A JPH09232313A (ja) | 1996-02-27 | 1996-02-27 | 埋め込み導電層の形成方法 |
| US08/660,524 US5736192A (en) | 1995-07-05 | 1996-06-07 | Embedded electroconductive layer and method for formation thereof |
| KR1019960022224A KR100227287B1 (ko) | 1995-07-05 | 1996-06-19 | 매립 도전층 및 그 형성방법 |
| US08/959,763 US6090702A (en) | 1995-07-05 | 1997-10-29 | Embedded electroconductive layer and method for formation thereof |
| US09/521,389 US6891269B1 (en) | 1995-07-05 | 2000-03-08 | Embedded electroconductive layer structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8039495A JPH09232313A (ja) | 1996-02-27 | 1996-02-27 | 埋め込み導電層の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09232313A true JPH09232313A (ja) | 1997-09-05 |
Family
ID=12554642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8039495A Pending JPH09232313A (ja) | 1995-07-05 | 1996-02-27 | 埋め込み導電層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09232313A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001298028A (ja) * | 2000-04-17 | 2001-10-26 | Tokyo Electron Ltd | 半導体デバイス製造方法 |
| US6732911B2 (en) | 2001-01-18 | 2004-05-11 | Fujitsu Limited | Solder jointing system, solder jointing method, semiconductor device manufacturing method, and semiconductor device manufacturing system |
| JP2006310752A (ja) * | 2005-04-30 | 2006-11-09 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| US7659209B2 (en) | 2001-11-14 | 2010-02-09 | Canon Anelva Corporation | Barrier metal film production method |
| US7977243B2 (en) | 2001-11-14 | 2011-07-12 | Canon Anelva Corporation | Barrier metal film production apparatus, barrier metal film production method, metal film production method, and metal film production apparatus |
| JP2012033962A (ja) * | 2011-10-28 | 2012-02-16 | Tokyo Electron Ltd | 半導体デバイス製造方法 |
-
1996
- 1996-02-27 JP JP8039495A patent/JPH09232313A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001298028A (ja) * | 2000-04-17 | 2001-10-26 | Tokyo Electron Ltd | 半導体デバイス製造方法 |
| US6732911B2 (en) | 2001-01-18 | 2004-05-11 | Fujitsu Limited | Solder jointing system, solder jointing method, semiconductor device manufacturing method, and semiconductor device manufacturing system |
| US7659209B2 (en) | 2001-11-14 | 2010-02-09 | Canon Anelva Corporation | Barrier metal film production method |
| US7977243B2 (en) | 2001-11-14 | 2011-07-12 | Canon Anelva Corporation | Barrier metal film production apparatus, barrier metal film production method, metal film production method, and metal film production apparatus |
| JP2006310752A (ja) * | 2005-04-30 | 2006-11-09 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| JP2012033962A (ja) * | 2011-10-28 | 2012-02-16 | Tokyo Electron Ltd | 半導体デバイス製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11384429B2 (en) | Selective cobalt deposition on copper surfaces | |
| US7446032B2 (en) | Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films | |
| US9209074B2 (en) | Cobalt deposition on barrier surfaces | |
| TWI246730B (en) | A novel nitride barrier layer to prevent metal (Cu) leakage issue in a dual damascene structure | |
| JP4615707B2 (ja) | デュアルダマシン金属化方法 | |
| US5736192A (en) | Embedded electroconductive layer and method for formation thereof | |
| US6541374B1 (en) | Method of depositing a diffusion barrier for copper interconnection applications | |
| US20030207564A1 (en) | Copper dual damascene interconnect technology | |
| JP2005513813A (ja) | 基板上に半導体集積回路用銅配線を形成する方法 | |
| JPH1140671A (ja) | 半導体装置を形成するためのプロセス | |
| TWI694501B (zh) | 防止銅擴散的介電/金屬阻障集成 | |
| US6043149A (en) | Method of purifying a metal line in a semiconductor device | |
| JP3827056B2 (ja) | 層間絶縁膜の形成方法及び半導体装置 | |
| JP3244058B2 (ja) | 半導体装置の製造方法 | |
| US20080045013A1 (en) | Iridium encased metal interconnects for integrated circuit applications | |
| US7157380B2 (en) | Damascene process for fabricating interconnect layers in an integrated circuit | |
| JP3911643B2 (ja) | 埋め込み導電層の形成方法 | |
| JP2002203899A (ja) | 銅相互接続構造の形成方法 | |
| JPH09232313A (ja) | 埋め込み導電層の形成方法 | |
| JP2002217288A (ja) | 半導体装置およびその製造方法 | |
| KR100289515B1 (ko) | 베리어 메탈층 및 그 형성방법 | |
| JP2004153274A (ja) | 金属カルボニルを使用して堆積したバリアメタル層を使用したダマシン相互接続の形成方法 | |
| US6579789B2 (en) | Method for fabricating metal wiring and the metal wiring | |
| US20060040490A1 (en) | Method of fabricating silicon carbide-capped copper damascene interconnect | |
| US6891269B1 (en) | Embedded electroconductive layer structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040518 |