JP4006720B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4006720B2 JP4006720B2 JP14334898A JP14334898A JP4006720B2 JP 4006720 B2 JP4006720 B2 JP 4006720B2 JP 14334898 A JP14334898 A JP 14334898A JP 14334898 A JP14334898 A JP 14334898A JP 4006720 B2 JP4006720 B2 JP 4006720B2
- Authority
- JP
- Japan
- Prior art keywords
- barrier layer
- copper
- layer
- wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する技術分野】
本発明は、回路配線の材料として銅或いは銅合金を用い、また、その配線間をシリコン酸化物を含む材料からなる絶縁層で絶縁した半導体装置及びその製造方法に関する。
【0002】
現在、半導体装置の更なる微細化が進展しつつあり、従って、配線幅も縮小されるので、それに伴うシート抵抗の増加が懸念されている。それを回避する一手段として、回路配線の材料に銅或いは銅合金を用いた半導体装置が実現されている。
【0003】
然しながら、銅系材料を用いたことに起因して、種々な問題が派生しているので、本発明では、この問題を解消する一手段を開示し、実用化に寄与する。
【0004】
【従来の技術】
半導体装置に於ける回路配線の材料には、アルミニウム或いはアルミニウム合金が多用されてきたが、半導体装置が高集積化されるに伴い、配線ピッチの微細化が進み、また、配線幅も0.3〔μm〕以下とすることが要求されている。
【0005】
そのようにした場合、当然、シート抵抗が増加する旨の問題が起こるので、それを解消する為、配線高さを増大することが行なわれたが、隣接する配線間の対向面積が増加に起因して配線遅延時間が増大し、回路応答速度の低下が懸念されるところとなり、また、回路配線を微細化した場合、配線電流密度が増加し、エレクトロマイグレーションに起因する配線寿命の低下も懸念されている。
【0006】
前記諸問題を解消する為、アルミニウム系配線材料に比較し、電気抵抗率が低く、そして、エレクトロマイグレーション耐性も高い銅或いは銅合金を配線材料とすることが試みられ、かなりの成果が得られているところであるが、それに伴い、新たな問題が派生している。
【0007】
さて、アルミニウム系配線材料を用いた半導体装置に於いては、配線を保持すると共に配線間を絶縁する材料としてシリコン酸化物が多用されてきたのであるが、前記した理由で、銅系配線材料が用いられるようになると種々と問題が起こり、例えば、耐酸化性及び耐蝕性の面で銅はアルミニウムに劣り、また、酸化物中を高速で拡散する。
【0008】
従って、耐酸化性が高く、そして、酸化物中への銅の侵入を抑制するバリヤとなり得る材料、例えば、窒化チタン、窒化タングステン、窒化タンタルなどの窒化物、或いは、タンタルやタングステンなどの被層で銅系配線の表面を覆うことが必要となる。
【0009】
然しながら、前記のようなバリヤ層は、充分な厚さがあればバリヤ機能を発揮できるが、薄い場合には、結晶粒界を介して銅の拡散を促進してしまう作用がある。
【0010】
そこで、結晶粒界がないアモルファス構造のバリヤ材料を用い、薄い被層で銅の拡散を抑止しようとする試みがなされている(要すれば、「特開平6−333927号公報」、を参照)。
【0011】
ところで、銅系材料を用いて微細な配線を形成することは、エッチャントの関係でエッチング法を適用して形成することが非常に困難であることから、まず、層間絶縁層に溝や孔を形成し、この溝や孔の底や側壁にバリヤ層を堆積し、その中に銅を堆積して溝や孔を埋め込み、その後、溝外或いは孔外に堆積された銅を化学機械研磨(chemical mechanical polishing:CMP)法で除去することに依って、配線や導電プラグを形成することが行なわれている(要すれば、「Proceedings of 8th Int’lIEEE VLSI Multilevel Interconnect Conference,p.144,1991」、を参照)。
【0012】
図6は従来の技術を解説する為の工程途中に在る半導体装置を表す要部切断側面図である。
【0013】
図6(A)参照
6−(1)
半導体基板(図示せず)を覆う下地絶縁層1上には、エッチング停止層2を介して絶縁層3を形成する。尚、絶縁層3は、配線を絶縁し且つ支持する役割を果たすものである。
【0014】
6−(2)
絶縁層3の配線形成予定部分に溝(或いは孔)3Aを形成する。
【0015】
6−(3)
溝3A内も含めて全面にバリヤ層8を形成する。
【0016】
図6(B)参照
6−(4)
バリヤ層8上に銅或いは銅合金など銅系材料層を形成して溝3Aを埋める。
【0017】
6−(6)
表面から研削を行なって、絶縁層3が表出された時点で停止し、銅系材料からなる配線7が完成する。
【0018】
前記したところから明らかであるが、バリヤ層は、高アスペクトの溝(或いは孔)の中に段差被覆性が良好な成膜・堆積技術を適用して形成することが要求される。
【0019】
銅系配線を被覆するバリヤ膜にタングステンやタンタルなどの窒化物を用いた場合、これ等の化合物は極めて安定で、銅系配線や周囲の酸化物絶縁層と反応層を形成することがない為、後の工程で種々な応力を受けた場合、絶縁層/バリヤ層の界面、或いは、銅系配線/バリヤ層の界面に於いて剥離し易い旨の問題がある。
【0020】
また、銅系配線とバリヤ層との密着性が弱いことから、銅系配線材料層を成膜した後、その粒界を安定化する為の熱処理を行なった場合、界面を介して原子が容易に移動し、溝のコーナーや粒界の3重点にボイドが蓄積され易い旨の問題もある。
【0021】
更に、酸化物絶縁層及び銅系配線材料の何れにも強い密着性をもつように、チタン或いはチタン窒化物を用いた場合、チタンが極めて安定な酸化物を形成し、酸化物絶縁層と強い密着性を維持できるのであるが、その柱状の多結晶粒界にも酸素が多量に存在し、その酸素との反応を介して、銅がバリヤ層を拡散して酸化物絶縁層内に抜け易い旨の問題がある。
【0022】
更にまた、チタン、シリコン、窒素の3元合金、タンタル、シリコン、窒素の3元合金、タングステン、シリコン、窒素の3元合金などを用いると、特定の組成域でアモルファス構造になることが知られていて、これをバリヤ層材料として用いた場合には、拡散バリヤとしては有効に作用するが、▲1▼比抵抗率が高い為、配線の実効抵抗を上昇させてしまうこと、▲2▼アモルファス構造を安定に維持する為には、組成の制御が必要であること、▲3▼アスペクトが大きい溝や孔内に極薄膜を高い段差被覆性をもって均一に成膜する必要があること、などの技術的問題がある。
【0023】
【発明が解決しようとする課題】
銅系配線とバリヤ層との密着性を向上させ、銅系配線に発生するボイドを抑制し、銅系配線からの銅の拡散を抑制し、銅系配線に於ける実効抵抗の上昇を抑制する技術を提供しようとする。
【0024】
【課題を解決するための手段】
本発明では、配線の上下面及び側面の少なくとも一面を覆うバリヤ層を二種類の材料層の積層体で構成し、且つ、その二種類の材料層の間には、同じ二種類の材料からなるアモルファス層を介在させることが基本になっている。
【0025】
図1は本発明の原理を解説する為の工程途中に在る半導体装置を表す要部切断側面図である。
【0026】
図1(A)参照
1−(1)
半導体基板(図示せず)を覆う下地絶縁層1上には、エッチング停止層2を介して絶縁層3を形成する。尚、絶縁層3は、配線を絶縁し且つ支持する役割を果たすものである。
【0027】
1−(2)
絶縁層3の配線形成予定部分に溝(或いは孔)3Aを形成する。
【0028】
1−(3)
溝3A内も含めて第1のバリヤ層4及び第2のバリヤ層5からなる積層体を形成する。
【0029】
図1(B)参照
1−(4)
例えば、熱処理を行なって、第2のバリヤ層5と第1のバリヤ層4との間に第2のバリヤ層5を構成する材料と第1のバリヤ層4を構成する材料からなるアモルファス層6を形成する。
【0030】
1−(5)
第2のバリヤ層5上に銅或いは銅合金など銅系材料層を形成して溝3Aを埋める。
【0031】
1−(6)
表面から研削を行なって、絶縁層3が表出された時点で停止し、銅系材料からなる配線7が完成する。
【0032】
前記のようにして形成された配線構造では、銅の拡散に対するバリヤ機能が充分に大きく、また、配線7と絶縁層3との密着性は大変良好であり、また、エレクトロマイグレーション耐性も高い。
【0033】
この配線構造に於いて、絶縁層3に対する銅の拡散は、第2のバリヤ層5と第1のバリヤ層4との界面に在るアモルファス層6に依って抑止される。
【0034】
一般に、バリヤ層として多結晶粒層を用いた場合、銅の拡散は粒界に沿って進行することが知られているが、仮に第2のバリヤ層5及び第1のバリヤ層4とが多結晶粒で構成されたとしても、第2のバリヤ層5及び第1のバリヤ層4の相互拡散に依って生成されたアモルファス層6に依って銅の拡散が抑止される。
【0035】
アモルファス層6は、結晶性のバリヤ層である第2のバリヤ層5及び第1のバリヤ層4の間の相互拡散速度が大きく相違する場合に生成されることが知られていて、その厚さは熱処理の温度及び時間に依って制御することが可能であり、従って、配線7を形成する溝3A内で第1のバリヤ層4及び第2のバリヤ層5が接していれば、ほぼ均一な厚さのアモルファス層6を生成させることができる。
【0036】
また、第1のバリヤ層4の材料として、酸化物からなる絶縁層3に比較して大きな酸化物生成エネルギをもつ金属を用いることで、界面近傍の絶縁層3を還元して第1のバリヤ層4の材料の酸化物を生成させ、絶縁層3と第1のバリヤ層4との間に強固な密着力を発生させることができる。
【0037】
更に、第2のバリヤ層5の材料として、銅と合金或いは固溶体を生成しない金属を用いることで、第2のバリヤ層5に起因する配線7の抵抗上昇を抑止することができ、そして、第2のバリヤ層5の構成元素が銅と合金を生成し、且つ、その生成エネルギが第1のバリヤ層4と第2のバリヤ層5との間に生成される合金の生成エネルギに比較して小さくすることで、配線7の抵抗上昇を抑制しつつ、配線7とバリヤ層5との良好な密着性を実現することができる。
【0038】
前記したところから、本発明に依る半導体装置及びその製造方法に於いては、
(1)
銅又は銅合金からなる配線(例えばCu埋め込み配線16A)の上下面及び側面の少なくとも一面を覆うバリヤ層がそれぞれ異なる材料からなる第1のバリヤ層(例えばSiからなる第1のバリヤ層14)及び第2のバリヤ層(例えばTaからなる第2のバリヤ層15)の積層体で構成され、且つ、その第1のバリヤ層と第2のバリヤ層との間にそれぞれの材料の構成元素からなるアモルファス層(例えばSi−Taアモルファス層18)が介在し、層間絶縁層(例えばSiO 2 からなる層間絶縁層13)と接する第1のバリヤ層を構成する材料の酸化物生成エネルギは層間絶縁膜がもつ酸化物生成エネルギと等しいか或いは大きく、銅又は銅合金からなる配線と接する第2のバリヤ層の構成元素は銅と合金或いは固溶体を生成しないものであることを特徴とするか、又は、
(2)
前記(1)に於いて、バリヤ層で覆われた銅又は銅合金からなる配線はSi酸化物を含む層間絶縁層で絶縁されたものであることを特徴とするか、又は、
(3)
前記(1)或いは(2)に於いて、第1のバリヤ層及び第2のバリヤ層のそれぞれ異なる材料の構成元素が相互に拡散する速度を異にするものであることを特徴とするか、又は、
(4)
前記(1)乃至(3)の何れか1に於いて、層間絶縁層と接する第1のバリヤ層がSi、Ti、Zr、Hfの元素のうち少なくとも1種類の元素を含むことを特徴とするか、又は、
(5)
前記(1)乃至(4)の何れか1に於いて、銅又は銅合金からなる配線と接する第2のバリヤ層がTa、Ru、W、Osの元素のうち少なくとも1種類の元素を含むことを特徴とするか、又は、
(6)
前記(1)乃至(4)の何れか1に於いて、銅又は銅合金からなる配線と接する第2のバリヤ層の構成元素が銅と合金を生成し、且つ、その生成エネルギは第1のバリヤ層と第2のバリヤ層との間に生成される合金の生成エネルギに比較して小さいことを特徴とするか、又は、
(7)
前記(6)に於いて、銅又は銅合金からなる配線と接する第2のバリヤ層がTi、Y、Zr、Al、Siの元素のうち少なくとも1種類の元素を含むことを特徴とするか、又は、
(8)
絶縁層上に銅又は銅合金からなる配線の上下面及び側面の少なくとも一面を覆う為の第1のバリヤ層及び第1のバリヤ層とは異なる材料からなる第2のバリヤ層を順に積層する工程と、熱処理を行なって第1のバリヤ層と第2のバリヤ層との界面に第1のバリヤ層の構成元素と第2のバリヤ層の構成元素からなるアモルファス層を生成させる工程とが含まれてなり、第1のバリヤ層と第2のバリヤ層との界面に第1のバリヤ層の構成元素と第2のバリヤ層の構成元素からなるアモルファス層を生成させる熱処理の温度が第1のバリヤ層と第2のバリヤ層とが反応して安定な合金を生成する温度に比較して低いことを特徴とするか、又は、
(9)
前記(8)に於いて、第1のバリヤ層と第2のバリヤ層との界面に第1のバリヤ層の構成元素と第2のバリヤ層の構成元素からなるアモルファス層を生成させる熱処理を行なった後に第2のバリヤ層上に銅又は銅合金からなる配線を形成する工程が含まれてなることを特徴とするか、又は、
(10)
前記(8)或いは(9)に於いて、前記熱処理が第2のバリヤ層上に銅又は銅合金からなる配線を形成した後に行なわれることを特徴とする。
【0051】
前記手段を採った配線構造に依れば、銅系配線とバリヤ層を介した絶縁層との密着性は極めて良好であり、また、銅系配線に於ける粒界を安定化させる為の熱処理を行なってもボイドの発生はなく、更に、銅系配線からの銅の拡散はバリヤ層に於けるアモルファス層の存在に依って良好に抑制され、しかも、バリヤ層の存在に起因して銅系配線に於ける実効抵抗が上昇するような問題も発生せず、エレクトロマイグレーション耐性も充分に高い。
【0052】
【発明の実施の形態】
図2乃至図5は本発明に於ける一実施の形態を説明する為の工程要所に於ける半導体装置を表す要部切断側面図であり、以下、これ等の図を参照しつつ説明する。
【0053】
図2(A)参照
2−(1)
Si半導体基板(図示せず)上に例えば化学気相堆積(chemicalvapor deposition:CVD)法などを適用して形成された厚さが例えば1〔μm〕のSiO2 からる絶縁層11に対し、例えばCVD法を適用することに依り、厚さが50〔nm〕のSiNからなるエッチング停止層12、厚さが600〔nm〕のSiO2 からなる層間絶縁層13を形成する。
【0054】
尚、層間絶縁層13としては、SiO2 の他に
FSG(fluorine doped silicate grass)、
HSQ(hydrogen silsesquioxane)、
FSQ(fluoro silsesquioxane)
のどの低誘電率の無機絶縁物を用いても良い。
【0055】
図2(B)参照
2−(2)
リソグラフィ技術に於けるレジスト・プロセス、並びに、プラズマ・エッチング法を適用することに依り、SiO2 からなる層間絶縁膜13に於ける配線形成予定部分のエッチングを行なって開口幅Wが0.3〔μm〕の溝(或いは孔)13Aを形成する。
【0056】
このプラズマ・エッチングを行なった際の主要なデータを例示すると次の通りである。
使用装置:誘導結合性プラズマ・エッチング装置
プラズマ周波数:13.56〔MHz〕
パワー:1.2〔kW〕
真空度:10〔mTorr〕
エッチング・ガス:C4 F8 及びH2 の混合ガス
ガス総流量:40〔sccm〕
【0057】
図3(A)参照
3−(1)
プラズマCVD法を適用することに依り、溝13A内も含めて全面に厚さが20〔nm〕の多結晶Siからなる第1のバリヤ層14を形成する。尚、第1のバリヤ層14は、アモルファスSi層であっても良い。
【0058】
このプラズマCVDを行なった際の主要なデータを例示すると次の通りである。
基板温度:350〔℃〕
ソース・ガス:モノシラン(SiH4 )
流量:1〔ccm〕
圧力:100〔mTorr〕
高周波パワー:30〔W〕
成膜速度:5〔nm〕/20〔分〕
【0059】
図3(B)参照
3−(2)
イオン化メタル・プラズマ(ionized metal plasma:IMP)法を適用することに依り、第1のバリヤ層14上の全面に厚さが40〔nm〕で比抵抗が150〔μΩcm〕のTaからなる第2のバリヤ層15を形成する。
【0060】
このイオン化メタル・プラズマを行なった際の主要なデータを例示すると次の通りである。
使用装置:DCマグネトロン・スパッタリング装置
高周波パワー:6〔kW〕〜8〔kW〕
基板温度:300〔℃〕
【0061】
前記イオン化メタル・プラズマ法を実施すると、幅Wが約0.3〔μm〕、深さが0.6〔μm〕の溝13A内、正確には、幅Wが第1のバリヤ層14の厚さを引いた0.3〔μm〕−20×2〔nm〕、深さが第1のバリヤ層14の厚さを引いた0.6〔μm〕−20〔nm〕である溝13A内に均一に厚さ40〔nm〕のTaからなる第2のバリヤ層15を形成することができる。
【0062】
尚、更にアスペクトが大きい溝や孔の中に第2のバリヤ層15を形成するにはCVD法を用いた方が良い。
【0063】
図4(A)参照
4−(1)
原料をCu(hfac)VTMS、下地温度を200〔℃〕としてCVD法を適用することに依り、第2のバリヤ層15上に厚さ50〔nm〕のCuからなる埋め込み層16を形成する。尚、この埋め込み層16は、次に電解鍍金法でCuの埋め込み層16を厚く形成する為の種となる層である。尚、ここで、Cu(hfac)VTMSは、「Copper from Hexafluoroacetylacetonato Copper(1) Vinyltrimethylsilane」、である。
【0064】
4−(2)
電解鍍金法を適用することに依り、平坦な表面で厚さが1.5〔μm〕となるようにCuの埋め込み層16を厚く形成することで、溝13Aは完全に埋まると共に全面に亙って略平坦となる。
【0065】
この電解鍍金を行なった際に用いた鍍金液に関する主要なデータを例示すると次の通りである。
硫酸Cu:76〔g/l〕
硫酸:180〔g/l〕
塩素イオン:50〔mg/l〕
添加材:5〔ml/l〕
【0066】
図4(B)参照
4−(3)
CMP法を適用することに依り、Cu埋め込み層16の表面から研磨を行なって、溝13Aの外側に絶縁層13が表出された時点で研磨を停止する。
【0067】
この研磨には、ロデール社製の標準のスラリー及びパッドを用い、研磨圧力は50PSI、また、研磨速度は500〔nm/分〕とした。
【0068】
これに依って、Cu埋め込み層16、第2のバリヤ層15、第1のバリヤ層14は溝13A内に在るもの以外は除去され、ここにCu埋め込み配線16Aが形成される。
【0069】
図5参照
5−(1)
プラズマCVD法を適用することに依り、全面に厚さが50〔nm〕であるSiNからなるカバー膜17を形成する。
【0070】
5−(2)
水素+窒素の雰囲気中に於いて、温度を400〔℃〕〜450〔℃〕とし、
時間30〔分〕間の最終熱処理を行なう。
【0071】
この熱処理は、温度がSiとTaとの固相反応温度の下限よりも十分に低い為、第1のバリヤ層14と第2のバリヤ層15との界面には、Si−Taアモルファス層18が生成され、その厚さは、前記熱処理条件の下で6〔nm〕であった。
【0072】
本発明では、前記実施の形態に限られず、特許請求の範囲に記載された要件を逸脱することなく、他に多くの改変を実現することができる。
【0073】
例えば、溝13Aを埋めるCuの埋め込み層16を厚く形成する技法として電解鍍金法を適用したが、この他に、ロング・スロー・スパッタリング法を適用することに依り、Cu層を厚さ1〔μm〕程度に形成し、これを水素雰囲気中で熱処理することに依り、Cuを溝13A内にリフローさせて埋め込むことも可能であり、第1のバリヤ層14と第2バリヤ層15がSiとTaの組み合わせである場合、リフロー時の温度が500〔℃〕以下であれば、配線構造の特性に何らの悪影響も及ぼさない。
【0074】
また、アモルファス層18を生成させる為の熱処理は、前記実施の形態では、最終熱処理工程として実施したが、これは、例えば、工程3−(2)として説明した第2のバリヤ層15の形成直後、工程4−(2)として説明したCu埋め込み層16を厚く形成した直後、工程4−(3)でCu埋め込み層16を研磨してCu埋め込み配線16Aを形成した直後など、何れの時点で行なっても良い。
【0075】
【発明の効果】
本発明に依る半導体装置及びその製造方法に於いては、銅又は銅合金からなる配線の上下面及び側面の少なくとも一面を覆うバリヤ層がそれぞれ異なる材料からなる第1のバリヤ層及び第2のバリヤ層の積層体で構成され、且つ、その第1のバリヤ層と第2のバリヤ層との間にそれぞれの材料の構成元素からなるアモルファス層が介在し、層間絶縁層と接する第1のバリヤ層を構成する材料の酸化物生成エネルギは層間絶縁膜がもつ酸化物生成エネルギと等しいか或いは大きく、銅又は銅合金からなる配線と接する第2のバリヤ層の構成元素は銅と合金或いは固溶体を生成しないものであることを特徴とする。
【0076】
前記構成を採ることに依り、銅系配線とバリヤ層を介した絶縁層との密着性は極めて良好であり、また、銅系配線に於ける粒界を安定化させる為の熱処理を行なってもボイドの発生はなく、更に、銅系配線からの銅の拡散はバリヤ層に於けるアモルファス層の存在に依って良好に抑制され、しかも、バリヤ層の存在に起因して銅系配線に於ける実効抵抗が上昇するような問題も発生せず、エレクトロマイグレーション耐性も充分に高い。
【図面の簡単な説明】
【図1】本発明の原理を解説する為の工程途中に在る半導体装置を表す要部切断側面図である。
【図2】本発明に於ける一実施の形態を説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。
【図3】本発明に於ける一実施の形態を説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。
【図4】本発明に於ける一実施の形態を説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。
【図5】本発明に於ける一実施の形態を説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。
【図6】従来の技術を解説する為の工程途中に在る半導体装置を表す要部切断側面図である。
【符号の説明】
11 絶縁層
12 エッチング停止層
13 層間絶縁層
13A 溝(或いは孔)
14 第1のバリヤ層
15 第2のバリヤ層
16 Cuの埋め込み層
16A Cu埋め込み配線
17 カバー膜
18 アモルファス層
Claims (10)
- 銅又は銅合金からなる配線の上下面及び側面の少なくとも一面を覆うバリヤ層がそれぞれ異なる材料からなる第1のバリヤ層及び第2のバリヤ層の積層体で構成され、且つ、その第1のバリヤ層と第2のバリヤ層との間にそれぞれの材料の構成元素からなるアモルファス層が介在し、
層間絶縁層と接する第1のバリヤ層を構成する材料の酸化物生成エネルギは層間絶縁膜がもつ酸化物生成エネルギと等しいか或いは大きく、
銅又は銅合金からなる配線と接する第2のバリヤ層の構成元素は銅と合金或いは固溶体を生成しないものであること
を特徴とする半導体装置。 - バリヤ層で覆われた銅又は銅合金からなる配線はSi酸化物を含む層間絶縁層で絶縁されたものであること
を特徴とする請求項1記載の半導体装置。 - 第1のバリヤ層及び第2のバリヤ層のそれぞれ異なる材料の構成元素が相互に拡散する速度を異にするものであること
を特徴とする請求項1或いは2記載の半導体装置。 - 層間絶縁層と接する第1のバリヤ層がSi、Ti、Zr、Hfの元素のうち少なくとも1種類の元素を含むこと
を特徴とする請求項1乃至3の何れか1記載の半導体装置。 - 銅又は銅合金からなる配線と接する第2のバリヤ層がTa、Ru、W、Osの元素のうち少なくとも1種類の元素を含むこと
を特徴とする請求項1乃至4の何れか1記載の半導体装置。 - 銅又は銅合金からなる配線と接する第2のバリヤ層の構成元素が銅と合金を生成し、且つ、その生成エネルギは第1のバリヤ層と第2のバリヤ層との間に生成される合金の生成エネルギに比較して小さいこと
を特徴とする請求項1乃至4の何れか1記載の半導体装置。 - 銅又は銅合金からなる配線と接する第2のバリヤ層がTi、Y、Zr、Al、Siの元素のうち少なくとも1種類の元素を含むこと
を特徴とする請求項6記載の半導体装置。 - 絶縁層上に銅又は銅合金からなる配線の上下面及び側面の少なくとも一面を覆う為の第1のバリヤ層及び第1のバリヤ層とは異なる材料からなる第2のバリヤ層を順に積層する工程と、
熱処理を行なって第1のバリヤ層と第2のバリヤ層との界面に第1のバリヤ層の構成元素と第2のバリヤ層の構成元素からなるアモルファス層を生成させる工程と
が含まれてなり、
第1のバリヤ層と第2のバリヤ層との界面に第1のバリヤ層の構成元素と第2のバリヤ層の構成元素からなるアモルファス層を生成させる熱処理の温度が第1のバリヤ層と第2のバリヤ層とが反応して安定な合金を生成する温度に比較して低いこと
を特徴とする半導体装置の製造方法。 - 第1のバリヤ層と第2のバリヤ層との界面に第1のバリヤ層の構成元素と第2のバリヤ層の構成元素からなるアモルファス層を生成させる熱処理を行なった後に第2のバリヤ層上に銅又は銅合金からなる配線を形成する工程
が含まれてなることを特徴とする請求項8記載の半導体装置の製造方法。 - 前記熱処理が第2のバリヤ層上に銅又は銅合金からなる配線を形成した後に行なわれること
を特徴とする請求項8或いは9記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14334898A JP4006720B2 (ja) | 1998-05-25 | 1998-05-25 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14334898A JP4006720B2 (ja) | 1998-05-25 | 1998-05-25 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11340227A JPH11340227A (ja) | 1999-12-10 |
JP4006720B2 true JP4006720B2 (ja) | 2007-11-14 |
Family
ID=15336710
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14334898A Expired - Lifetime JP4006720B2 (ja) | 1998-05-25 | 1998-05-25 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4006720B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005303258A (ja) * | 2004-03-16 | 2005-10-27 | Fujikura Ltd | デバイス及びその製造方法 |
JP2009105289A (ja) * | 2007-10-24 | 2009-05-14 | Tokyo Electron Ltd | Cu配線の形成方法 |
-
1998
- 1998-05-25 JP JP14334898A patent/JP4006720B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH11340227A (ja) | 1999-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7799693B2 (en) | Method for manufacturing a semiconductor device | |
US6255217B1 (en) | Plasma treatment to enhance inorganic dielectric adhesion to copper | |
US6153522A (en) | Semiconductor device manufacturing method | |
TWI302016B (en) | Method for fabricating low resistivity barrier for copper interconnect | |
US8119519B2 (en) | Semiconductor device manufacturing method | |
US20060246714A1 (en) | Method of forming a conductive contact | |
JP2001516153A (ja) | Cvdバリア層を有するボーダーレスバイア | |
TWI228794B (en) | Method of selectively making copper using plating technology | |
JP3031301B2 (ja) | 銅配線構造およびその製造方法 | |
US6048788A (en) | Method of fabricating metal plug | |
US6522013B1 (en) | Punch-through via with conformal barrier liner | |
JP2809196B2 (ja) | 半導体装置の製造方法 | |
JP2003163266A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2004335998A (ja) | 半導体素子の金属配線形成方法 | |
JP2003273212A (ja) | 積層構造体およびその製造方法 | |
US7223692B2 (en) | Multi-level semiconductor device with capping layer for improved adhesion | |
KR20000012027A (ko) | 반도체장치의제조방법 | |
JP2000332106A (ja) | 半導体装置およびその製造方法 | |
JP4006720B2 (ja) | 半導体装置及びその製造方法 | |
JP2005038999A (ja) | 半導体装置の製造方法 | |
JP2000174019A (ja) | 半導体装置及びその製造方法 | |
JP2005203568A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2000286252A (ja) | 半導体装置の製造方法 | |
JPH11330236A (ja) | 多層配線を有する電子装置及びその製造方法 | |
JPH11233517A (ja) | 半導体装置の銅配線 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070502 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070817 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |