JP2000286252A

JP2000286252A - 半導体装置の製造方法

Info

Publication number: JP2000286252A
Application number: JP11090638A
Authority: JP
Inventors: Koji Kishimoto; 光司岸本
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1999-03-31
Filing date: 1999-03-31
Publication date: 2000-10-13

Abstract

(57)【要約】【課題】可動イオン耐性、重金属耐性、耐水性に優
れ、かつステップカバレッジに優れた絶縁膜を提供す
る。【解決手段】シリコン基板１０１上に第１の絶縁膜１
０２を形成し、かつ、その上に配線１０７を形成する
（ａ）。基板に高周波電力を印加するバイアス系高密度
プラズマＣＶＤ法により、配線間をシリコン酸化膜１０
８で埋め込み、その上にシラン、メタン、アルゴンを原
料としたアモルファスＳｉＣ膜１０９を形成する
（ｂ）。その後ポリイミド膜１１０を形成し、開口部１
１２を形成する（ｃ）。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、層間絶縁膜やパッシベーション（ｐ
ａｓｓｉｖａｔｉｏｎ）膜と呼ばれる最上層絶縁膜の形
成方法に関するものである。

【０００２】

【従来の技術】半導体装置の最上層の絶縁膜としては、
従来、水分および重金属の侵入を防止するためにこれら
の侵入に対する耐性が高いＳｉＮ膜、ＳｉＯＮ膜が多用
されてきた。図４は、このような従来例の製造工程を示
す工程順の断面図である（以下、これを第１の従来例と
いう）。この従来例は、プラズマＳｉＯＮ膜とポリイミ
ド膜の積層膜を最上層保護絶縁膜として用いるものであ
る。図４（ａ）に示すように、シリコン基板４０１の表
面領域内に所要の半導体素子を形成し基板表面上に必要
な下層配線（いずれも図示せず）を形成した後に、全面
にシリコン酸化膜等を堆積し、さらに化学的機械研磨
（ＣＭＰ：ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌ
Ｐｏｌｉｓｈｉｎｇ）法により平坦化して層間絶縁膜４
０２を形成する。所要の下層配線との接続構造を形成し
た後に、スパッタ法、フォトリソグラフィ法およびドラ
イエッチング法を用いて、最上層配線４０３を形成す
る。

【０００３】続いて、図４（ｂ）に示すように、ＳｉＨ
₄ 、ＮＨ₃ 、Ｎ₂ Ｏ、Ｎ₂ を原料ガスとする平行平板型
プラズマＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅ
ｐｏｓｉｔｉｏｎ）法を用いて、プラズマＳｉＯＮ膜４
０４を成膜する。次に、図４（ｃ）に示すように、プラ
ズマＳｉＯＮ膜４０４上に感光性のポリイミド膜４０５
を形成する。この後、露光工程を経てボンディングパッ
ド部上のポリイミド膜４０５を除去した後に、ポリイミ
ド膜４０５自身をマスクとして、ドライエッチング法に
よりボンディングパッド部上のプラズマＳｉＯＮ膜４０
４を除去する。

【０００４】しかしながら、ＳｉＮ膜やＳｉＯＮ膜など
の窒化膜系の絶縁膜では、可動イオンや重金属や水分の
侵入に対する耐性が十分に高いものではないため、半導
体装置の高集積化・高機能化が高度に進行したことによ
り、また半導体装置がより厳しい環境下での使用が想定
されていることにより、これらの絶縁膜では重金属耐性
や耐水性が不足することが起こるようになってきてい
る。そこで、重金属耐性や耐水性の高いパッシベーショ
ン膜が求められているが、そのための材料としては、Ｓ
ｉ−Ｎ結合およびＳｉ−Ｏ結合より結合長が短く耐透過
性に優れた結合、Ｓｉ−Ｃ結合を有するＳｉＣが挙げら
れる。

【０００５】図５は、特公平７−１１４２３７号公報
（特開平１−５４７３４号公報）にて提案された、アモ
ルファスＳｉＣ膜を最終保護膜とする半導体装置の断面
図である（以下、これを第２の従来例という）。この第
２の従来例はパワーＭＯＳトランジスタに係るものであ
って、図５において、５０１は金属ドレイン電極、５０
２は一導電型半導体基板、５０３は反対導電型半導体
層、５０４はソース領域である一導電型半導体層、５０
５はゲート絶縁膜、５０６は導電性ゲート電極層、５０
７は金属ソース電極、５０８は金属ゲート電極、５０９
はアモルファスＳｉＣ膜である。

【０００６】このアモルファスＳｉＣ膜５０９は、デポ
ジション圧力０．６５Ｔｏｒｒ、デポジション温度３８
０℃、パワー２００ｍＡ、ガス流量比ＳｉＨ₄ ／Ｃ₃ Ｈ
₈ ＝１／１の条件で、プラズマＣＶＤ法により、１．０
μｍの膜厚に形成したものである。この従来例は、アモ
ルファスＳｉＣ膜５０９の成膜後に、金属ソース電極５
０７、金属ゲート電極５０８上のアモルファスＳｉＣ膜
５０９に選択的に不純物をドープしてその部分の抵抗値
を下げ、各金属電極上のアモルファスＳｉＣ膜に直接ワ
イヤボンディングを行って電極とのコンタクトをとるも
のである。あるいは、不純物をドープして抵抗値を下げ
たアモルファスＳｉＣ膜上に選択的に蒸着金属膜を設け
アモルファスＳｉＣ膜にしみ込ませた後、蒸着金属膜上
にワイヤボンディングを行う。

【０００７】

【発明が解決しようとする課題】上記公報には、プラズ
マＣＶＤ装置については明記されていないものの成膜条
件と出願時の技術水準からみて平行平板型プラズマＣＶ
Ｄ装置が用いられていたものと考えられる。第１の従来
例においても、平行平板型プラズマＣＶＤ装置を用い
て、ＳｉＯＮ膜の成膜を行っていたが、平行平板型プラ
ズマＣＶＤ法では成膜圧力が０．５〜数Ｔｏｒｒとかな
り高いためイオンの指向性が悪く、さらに、基板表面に
は直流のセルフバイアスしか掛からず、イオン等の比較
的質量の大きい原子などが高速度で基板に引き込まれな
いため、イオン等による斜形部のスパッタエッチング効
果が望めない。そのため、この方法による成膜はステッ
プカバレッジが悪く、高集積化された高密度な半導体装
置では、図４（ｂ）、（ｃ）に示されるように、配線間
にボイド４０６が発生してしまう。この状況は、アモル
ファスＳｉＣ膜を形成する第２の従来例の場合も同様で
あって、パワーＭＯＳトランジスタにおいては問題とは
ならないが、配線幅／配線間隔が０．５μｍ以下に高集
積化された半導体装置に第２の従来例のアモルファスＳ
ｉＣ膜を適用する場合には、第１の従来例の場合と同様
にボイドの発生が問題となる。

【０００８】また、平行平板型プラズマＣＶＤ法により
形成されたアモルファスＳｉＣ膜は、成膜時のプラズマ
密度が低いために強固なＳｉ−Ｃ結合が形成されず、簡
単に不純物を拡散させたり金属をしみ込ませたりするこ
とが可能な絶縁膜しか形成することができない。よっ
て、この方法により形成されたＳｉＣ膜は、外部からの
汚染に極度に敏感な高度に集積化された半導体装置のパ
ッシベーション膜としては不向きである。而して、成膜
温度を５００℃と上げることにより、十分なパッシベー
ション能力を有するＳｉＣ膜を形成することは可能では
ある。しかしながら、アルミニウム配線形成後のパッシ
ベーション膜の形成工程においては、このような高温プ
ロセスを採用することはできない。

【０００９】本発明の課題は上述した従来技術の問題点
を解決することであって、その目的は、高密度の強固な
結合の分子構造を持ち、可動イオン耐性、重金属耐性、
耐水性に優れ、かつ、ステップカバレッジに優れた絶縁
膜を低温の製造プロセスにて形成し得るようにすること
である。

【００１０】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明によれば、半導体基板表面上に第１の絶縁膜を介して複数の配
線を形成する工程と、前記第１の絶縁膜および前記配線を覆う、アモルフ
ァスＳｉＣ膜を含む第２の絶縁膜を形成する工程と、を
有する半導体装置の製造方法であって、前記アモルファ
スＳｉＣ膜を基板に高周波電力を印加するバイアス系高
密度プラズマＣＶＤ法により形成することを特徴とする
半導体装置の製造方法、が提供される。

【００１１】

【発明の実施の形態】次に、本発明の実施の形態につい
て説明する。本発明においては、第２の絶縁膜である層
間絶縁膜またはパッシベーション膜は、高密度プラズマ
ＣＶＤ法により形成されたアモルファスＳｉＣ膜を有し
て形成されるが、より具体的には以下の形態にて形成さ
れる。アモルファスＳｉＣ膜単層膜下層絶縁膜／アモルファスＳｉＣ膜の２層膜アモルファスＳｉＣ膜／上層絶縁膜の２層膜下層絶縁膜／アモルファスＳｉＣ膜／上層絶縁膜の３
層膜

【００１２】図３は、本発明にて使用される、高密度プ
ラズマＣＶＤ装置の一例を示す誘導結合型プラズマ（Ｉ
ＣＰ：ＩｎｄｕｃｔｉｖｅＣｏｕｐｌｅｄＰｌａｓ
ｍａ）ＣＶＤ装置の摸式図である。アルミナ（Ａｌ₂ Ｏ
₃ ）製のベルジャー３０４の側壁と上部に、誘導コイル
３０３ａと３０３ｂがそれぞれ設置されている。誘導コ
イル３０３ａと３０３ｂには高周波電源３０８ａと３０
８ｂから高周波電力がそれぞれ印加され、これら２つで
プラズマを発生させる。高周波電源３０８ａと３０８ｂ
は、約２．０ＭＨｚの高周波電力を供給し、自動マッチ
ングボックス３０１ａと３０１ｂは、それぞれ高周波電
源３０８ａ、３０８ｂと誘導コイル３０３ａ、３０３ｂ
間にあってプラズマとのマッチングをとる。また、ペデ
スタル３０７には基板に高周波電力を印加するための１
３．５６ＭＨｚの高周波電源３０９が備わり、自動マッ
チングボックス３０２によりプラズマとのマッチングを
とる。

【００１３】被処理基板３０６は、表面がセラミックで
コーティングされているペデスタル３０７に静電吸着さ
れている。ペデスタル３０７の内部に冷却液を循環させ
ることにより、そして、被処理基板３０６の裏面とペデ
スタル３０７の表面の間に充填されたヘリウム（Ｈｅ）
の圧力を制御することにより、成膜温度を制御してい
る。反応ガスおよびキャリアガスは、ガス導入口３１２
よりチェンバー３０５内に導入される。また、ガスは真
空排気口３１３により外部へ排気される。尚、各高周波
電源３０８ａ、３０８ｂ、３０９、誘電コイル３０３
ｂ、チャンバー３０５は各接地点３１１にて接地されて
いる。

【００１４】上記プラズマＣＶＤ装置において、アモル
ファスＳｉＣ膜を成膜するための反応ガスとしては、シ
ラン（ＳｉＨ₄ ）とメタン（ＣＨ₄ ）、あるいは、シラ
ンとアセチレン（Ｃ₂ Ｈ₂ ）を反応ガスとして用いて、
アモルファスＳｉＣ膜を成膜することができるが、これ
に限定されるわけではなく、ジシラン（Ｓｉ₂ Ｈ₆ ）や
エチレン（Ｃ₂ Ｈ₄ ）など適宜の珪化物と炭化物を使用
することができる。高密度プラズマでは、ガスの分解効
率がよいために、どのようなガスを用いても分解、成膜
することができる。ここで、アモルファスＳｉＣ膜１０
９の組成比は、例えばシランとメタンの流量比を変える
ことによって、変化させることができるので、要求され
る重金属侵入耐性等に合わせて、適宜の値に設定するこ
とが可能である。但し、炭素成分が多いとＣ−Ｃ結合が
多くなり水分や重金属やナトリウム等の可動イオンに対
しする耐性は高くなるが耐熱性が劣化し、シリコン成分
が多いと耐熱性はよくなるが重金属やナトリウム等の可
動イオンに対する耐性が弱くなるので、用途に応じた妥
協点を見いだす必要がある。

【００１５】本発明に係る第２の絶縁膜は、半導体装置
の最上層の絶縁膜、すなわちパッシベーション膜として
有利に用いられるが、銅配線が形成される場合のように
配線材料自身が可動性の高いものである場合には、層間
絶縁膜に本発明に係るアモルファスＳｉＣ膜を用いるこ
とにより、銅原子の層間の拡散を防止することができ
る。本発明に係る第２の絶縁膜は、その直下に形成され
ている配線がダマシン（ｄａｍａｓｃｅｎｅ）構造であ
る場合には、上記のまたはの構造を採用することが
できるが、通常はまたはの構造が採用される。そし
て、第２の絶縁膜が層間絶縁膜として用いられ、の構
造が採用された場合には、下層絶縁膜を厚く形成しその
表面を化学的機械研磨（ＣＭＰ）法などにより平坦化し
た後に、その上にアモルファスＳｉＣ膜を形成すればよ
い。また、の構造を採用した場合には、上層絶縁膜の
表面を化学的機械研磨法などにより平坦化する。配線が
ダマシン構造ではない通常の配線の場合に、第２の絶縁
膜の最下層にアモルファスＳｉＣ膜を用いることが好ま
しくないのは、アモルファスＳｉＣ膜の比誘電率は低く
ても約６であり、結晶系（β構造）に至っては約１０と
高く、配線間容量が高くなり、配線遅延が無視できなく
なるからである。

【００１６】上記のまたはの構造の第２の絶縁膜内
の下層絶縁膜には、ＣＶＤシリコン酸化膜、ＰＳＧ膜、
ＢＰＳＧ膜、フッ素添加シリコン酸化膜、ＨＳＱ（ハイ
ドロシルセスキオキサン）を用いた絶縁膜、ポーラスシ
リカ膜、若しくはそれらの複合膜を用いることができ
る。上記のまたはの構造の第２の絶縁膜内の上層絶
縁膜には、ＣＶＤシリコン酸化膜、ＰＳＧ膜、ＢＰＳＧ
膜、シリコン酸化窒化膜、シリコン窒化膜、若しくはそ
れらの複合膜を用いることができるが、第２の絶縁膜が
パッシベーション膜として用いられる場合には、ポリイ
ミド膜、ベンゾシクロブテン膜などの樹脂絶縁膜を単独
で若しくは前記の無機絶縁膜と併用して用いることがで
きる。そして、樹脂絶縁膜としては感光材を添加したも
のを用いることができる。

【００１７】なお、本発明において使用される高密度プ
ラズマＣＶＤ装置としては、誘導結合型ＣＶＤ装置に代
えて、ＥＣＲ（ｅｌｅｃｔｒｏｎｃｙｃｌｏｔｒｏｎ
ｒｅｓｏｎａｎｃｅ）ＣＶＤ装置やヘリコン波ＣＶＤ
装置を用いてもよい。

【００１８】

【実施例】次に、本発明の実施例について図面を参照し
て詳細に説明する。［第１の実施例］図１は、本発明の第１の実施例におけ
る半導体装置の製造方法を説明するための工程順断面図
である。まず、図１（ａ）に示すように、シリコン基板
１０１の表面領域内に所要の半導体素子を形成し必要な
下層配線（いずれも図示せず）を形成した後に、全面に
シリコン酸化膜を堆積し平坦化を行って第１の絶縁膜１
０２を形成し、これに所要のヴィアホール（図示せず）
を形成する。膜厚２０ｎｍのチタン膜１０３、膜厚８０
ｎｍの窒化チタン膜１０４、膜厚４５０ｎｍのアルミニ
ウム−銅合金膜１０５、膜厚５０ｎｍの窒化チタン膜１
０６を順次スパッタリング法にて堆積して、膜厚６００
ｎｍの積層金属膜を形成し、これを公知の方法でパター
ニングして最上層配線１０７を形成する。

【００１９】次に、図１（ｂ）に示すように、第１の絶
縁膜１０２上および最上層配線１０７上に、図３に示し
た誘導結合型プラズマＣＶＤ装置を用いて、バイアス系
高密度プラズマＣＶＤ法により、シリコン酸化膜１０８
を７００ｎｍの膜厚に堆積する。形成条件として、６０
ｓｃｃｍのシラン（ＳｉＨ₄ ）と１２０ｓｃｃｍの酸素
（Ｏ₂ ）と１２０ｓｃｃｍのアルゴン（Ａｒ）をガス導
入口３１２よりチャンバー３０５内に導入し、チャンバ
ー内圧力を約６ｍＴｏｒｒにする。冷却水の温度と裏面
ヘリウム圧力を調節し、成膜温度は約３５０℃とする。
誘導コイル３０３ａと３０３ｂに印加する高周波電力と
してそれぞれ３０００Ｗと１５００Ｗを供給し、ペデス
タル３０７に約３０００Ｗの高周波電力を印加する。次
に、このシリコン酸化膜１０８上に図３に示した誘導結
合型プラズマＣＶＤ装置を用い、バイアス系高密度プラ
ズマＣＶＤ法によりアモルファスＳｉＣ膜１０９を下記
の手順に従い３００ｎｍ堆積する〔図１（ｂ）〕。４０
ｓｃｃｍのシランと、４０ｓｃｃｍのメタンと、１００
ｓｃｃｍのアルゴン（Ａｒ）をガス導入口３１２よりチ
ャンバー３０５内に導入し、チャンバー内圧力を６ｍＴ
ｏｒｒにする。冷却水の温度と裏面ヘリウム圧力を調節
し、成膜温度を約３００℃に調整する。誘導コイル３０
３ａと３０３ｂに印加する高周波電力としてそれぞれ２
０００Ｗと１０００Ｗを供給し、ペデスタル３０７に約
１５００Ｗの高周波電力を印加する。

【００２０】その後、図１（ｃ）に示すように、感光性
のポリイミド膜１１０を塗布法によりアモルファスＳｉ
Ｃ膜１０９上の全面に形成する。これにより、本実施例
のパッシベーション膜である第２の絶縁膜１１１の形成
が完了する。次に、露光・現像技術を用いて、ポリイミ
ド膜１１０に開口部を形成する。次に、ポリイミド膜自
身をマスクとして、ドライエッチング技術を用いて、ボ
ンディングパッドを形成すべき最上層配線１０７上部の
シリコン酸化膜１０８およびアモルファスＳｉＣ膜１０
９を除去し、ボンディング用の開口部１１２を形成す
る。

【００２１】［第２の実施例］図２は、本発明の第２の
実施例を説明するための半導体装置の断面図である。本
実施例は、本発明を層間絶縁膜に適用した例に係るもの
である。図２（ａ）に示すように、シリコン基板２０１
の表面領域内に所要の半導体素子を形成しその上に下層
配線を形成した後に、全面にシリコン酸化膜などを堆積
し表面を平坦化して第１の絶縁膜２０２を形成する。第
１の絶縁膜２０２の表面にフォトリソグラフィ法および
ドライエッチング法により配線用の溝を形成し、スパッ
タ法、プレーティング法およびＣＭＰ法を用いて、窒化
タンタル膜などからなるバリア膜２０３および銅膜２０
４からなる銅配線２０５を形成する。第１の絶縁膜２０
２上と銅配線２０５上に、図３に示した誘導結合型プラ
ズマＣＶＤ装置を用いて、基板に高周波電力を印加する
バイアス系高密度プラズマＣＶＤ法によりアモルファス
ＳｉＣ膜２０６を５０ｎｍの膜厚に堆積する。さらに、
基板に高周波電力を印加するバイアス系高密度プラズマ
ＣＶＤ法によりシリコン酸化膜２０７を堆積して第２の
絶縁膜２０８を形成する。なお、アモルファスＳｉＣ膜
２０６とシリコン酸化膜２０７の形成条件は、アモルフ
ァスＳｉＣ膜１０９、シリコン酸化膜１０８を形成した
第１の実施例と同じ条件を用いたが、本実施例は、微細
配線間の埋め込み性を考えなくてよいので、ペデスタル
に印加する高周波電力を第１の実施例の場合より低く抑
えてもよい。

【００２２】本実施例では、銅の拡散を防止するために
バリア膜２０３とアモルファスＳｉＣ膜２０６で銅配線
２０５を囲んだ構造となっている。この構造により、銅
の拡散と銅配線２０５の酸化を防止することができる。
しかし、アモルファスＳｉＣ膜の比誘電率はシリコン酸
化膜に比べて高いので、配線遅延を防ぐ観点から、アモ
ルファスＳｉＣ膜の膜厚は、銅の拡散を防止できる範囲
でなるべく薄くする必要がある。図示されていないが、
また詳細な説明は省略するが、図２の構造を得た後、第
２の絶縁膜２０８内にスルーホールが開設され、このス
ルーホールを介して下層の銅配線２０５と接続された、
ダマシン構造若しくは通常構造の上層配線が形成され
る。

【００２３】

【発明の効果】以上説明したように、本発明による半導
体装置の製造方法は、第２の絶縁膜の少なくとも一部を
構成するアモルファスＳｉＣ膜を、基板に高周波電力を
印加するバイアス系高密度プラズマＣＶＤ法により形成
するものであるので、以下の効果を享受することができ
る。バイアス系高密度プラズマＣＶＤ法を用いたことに
より、メタン等のプロセスガスが十分に分解可能であ
り、さらに、基板に高周波電力を印加することによっ
て、低温下にても強固なＳｉ−Ｃ結合を得ることができ
るため、焼結形成法で得られるＳｉＣ膜と同等の緻密な
アモルファスＳｉＣ膜の形成が可能である。さらに、Ｓ
ｉ−Ｃ結合は、Ｓｉ−Ｎ結合およびＳｉ−Ｏ結合に比べ
て結合長が短く、また、Ｃ原子が４配位であることよ
り、ＳｉＮ膜やＳｉＯＮ膜（Ｎ：３配位、Ｏ：２配位）
に比べて、原子密度が大きいため、原子、分子に対する
耐透過性に優れている。よって、本発明によれば、可動
イオン耐性、重金属耐性、耐水性に優れた絶縁膜を提供
することができる。

【００２４】上記したように従来の絶縁膜より、可
動イオン耐性、重金属耐性、耐水性能力の高い絶縁膜を
形成することが可能であるので、同等の耐性の絶縁膜を
形成するのであれば、より薄膜化することが可能であ
る。基板に高周波電力を印加することにより、イオン等
の比較的質量の大きい原子などが高速度で基板に引き込
まれるために、斜形部のスパッタエッチング効果を利用
することができ、微細配線間を埋め込み、ボイドの発生
を防止することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例における半導体装置の
製造方法を説明するための工程順断面図。

【図２】本発明の第２の実施例を説明するための半導
体装置の断面図。

【図３】本発明において用いられる高密度プラズマＣ
ＶＤ装置の一例である誘導結合型高密度プラズマＣＶＤ
装置の摸式図。

【図４】第１の従来例における半導体装置の製造方法
を説明するための工程順断面図。

【図５】第２の従来例を説明するための半導体装置の
断面図。

【符号の説明】

１０１シリコン基板１０２第１の絶縁膜１０３チタン膜１０４窒化チタン膜１０５アルミニウム−銅合金膜１０６窒化チタン膜１０７最上層配線１０８シリコン酸化膜１０９アモルファスＳｉＣ膜１１０ポリイミド膜１１１第２の絶縁膜１１２開口部２０１シリコン基板２０２第１の絶縁膜２０３バリア膜２０４銅膜２０５銅配線２０６アモルファスＳｉＣ膜２０７シリコン酸化膜２０８第２の絶縁膜３０１ａ、３０１ｂ自動マッチングボックス３０２自動マッチングボックス３０３ａ、３０３ｂ誘導コイル３０４ベルジャー３０５チャンバー３０６被処理基板３０７ペデスタル３０８ａ、３０８ｂ高周波電源３０９高周波電源３１１接地点３１２ガス導入口３１３真空排気口４０１シリコン基板４０２層間絶縁膜４０３最上層配線４０４プラズマＳｉＯＮ膜４０５ポリイミド膜４０６ボイド５０１金属ドレイン電極５０２一導電型半導体基板５０３反対導電型半導体層５０４一導電型半導体層５０５ゲート絶縁膜５０６導電性ゲート電極層５０７金属ソース電極５０８金属ゲート電極５０９アモルファスＳｉＣ膜

フロントページの続きＦターム(参考） 5F033 HH09 HH11 HH18 HH32 HH33 MM01 MM08 MM12 MM13 PP15 PP20 QQ09 QQ10 QQ11 QQ37 QQ48 RR01 RR04 RR06 RR08 RR11 RR14 RR15 RR22 RR27 SS01 SS02 SS15 SS19 TT01 TT02 TT04 VV07 XX00 XX02 XX28 5F045 AA08 AA10 AB06 AB32 AB33 AB34 AB35 AB36 AC01 AC08 AC09 AD07 AE15 AE19 AF08 AF10 BB14 BB17 CB04 DC51 DC52 DC61 DP01 DP02 DP04 DQ10 EH01 EH02 EH11 EH16 EH17 GH03 5F058 AD02 AD04 AD05 AD08 AD10 AD11 AH03 BA05 BA07 BD01 BD02 BD03 BD04 BD05 BD06 BD07 BD09 BD10 BD15 BD19 BF01 BF02 BF07 BF09 BF21 BF22 BF23 BF26 BF29 BF30 BF33 BJ03

Claims

【特許請求の範囲】

【請求項１】（１）半導体基板表面上に第１の絶縁膜
を介して複数の配線を形成する工程と、（２）前記第１の絶縁膜および前記配線を覆う、アモル
ファスＳｉＣ膜を含む第２の絶縁膜を形成する工程と、
を有する半導体装置の製造方法において、前記アモルフ
ァスＳｉＣ膜を基板に高周波電力を印加するバイアス系
高密度プラズマＣＶＤ法により形成することを特徴とす
る半導体装置の製造方法。
【請求項２】前記第２の絶縁膜は、前記アモルファス
ＳｉＣ膜の下層に形成された酸化シリコン系の絶縁膜を
有するものであることを特徴とする請求項１記載の半導
体装置の製造方法。
【請求項３】前記酸化シリコン系の絶縁膜が、バイア
ス系高密度プラズマＣＶＤ法若しくは塗布法またはその
組合せによって形成されることを特徴とする請求項２記
載の半導体装置の製造方法。
【請求項４】前記酸化シリコン系の絶縁膜が、フッ素
が添加されたシリコン酸化膜を含んでいることを特徴と
する請求項２または３記載の半導体装置の製造方法。
【請求項５】前記第２の絶縁膜は、前記アモルファス
ＳｉＣ膜の上層に形成された、無機絶縁膜および／また
は樹脂絶縁膜を有するものであることを特徴とする請求
項１または２記載の半導体装置の製造方法。
【請求項６】前記樹脂絶縁膜がポリイミド膜であるこ
とを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】前記樹脂絶縁膜には、感光材が添加され
ていることを特徴とする請求項５または６記載の半導体
装置の製造方法。
【請求項８】前記無機絶縁膜が、シリコン酸化膜、シ
リコン酸化窒化膜、シリコン窒化膜、ＰＳＧ膜、ＢＰＳ
Ｇ膜の中から選択された一層または複数層から形成され
ることを特徴とする請求項５記載の半導体装置の製造方
法。
【請求項９】前記アモルファスＳｉＣ膜が、シランお
よびメタン、または、シランおよびアセチレンからなる
反応ガスを用いて形成されることを特徴とする請求項
１、２または５記載の半導体装置の製造方法。
【請求項１０】前記アモルファスＳｉＣ膜が、誘導結
合型高密度プラズマＣＶＤ装置、ＥＣＲ（ｅｌｅｃｔｒ
ｏｎｃｙｃｌｏｔｒｏｎｒｅｓｏｎａｎｃｅ）型高
密度プラズマＣＶＤ装置またはヘリコン波高密度プラズ
マＣＶＤ装置を用いて形成されることを特徴とする請求
項１、２または５記載の半導体装置の製造方法。