JP2001203201A - Ｈｄｐ−ｃｖｄを適用したバリヤ層の堆積 - Google Patents

Ｈｄｐ−ｃｖｄを適用したバリヤ層の堆積

Info

Publication number
JP2001203201A
JP2001203201A JP2000334853A JP2000334853A JP2001203201A JP 2001203201 A JP2001203201 A JP 2001203201A JP 2000334853 A JP2000334853 A JP 2000334853A JP 2000334853 A JP2000334853 A JP 2000334853A JP 2001203201 A JP2001203201 A JP 2001203201A
Authority
JP
Japan
Prior art keywords
substrate
plasma
gas
barrier layer
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000334853A
Other languages
English (en)
Other versions
JP4659202B2 (ja
Inventor
Saad Hichem M
ムサード ヒッケム
Seon-Mee Cho
チョー セオン−メー
Dana Tribula
トリビューラ ダナ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2001203201A publication Critical patent/JP2001203201A/ja
Application granted granted Critical
Publication of JP4659202B2 publication Critical patent/JP4659202B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Abstract

(57)【要約】 【課題】 ＨＤＰ−ＣＶＤを適用したバリヤ層の堆積す
ること。 【解決手段】 炭化水素含有ガスと珪素含有ガスを含む
ガス状混合物を用い基板上にバリヤ層の様な膜を堆積さ
せる方法。適切な各炭化水素含有ガスはメタン（Ｃ
Ｈ4）のようなアルカン、エタン（Ｃ2Ｈ6）、ブタン
（Ｃ3Ｈ8）、プロパン（Ｃ4Ｈ10）等を含む。適切な各
珪素含有ガスはモノシラン（ＳｉＨ4）のようなシラン
を含む。当方法は通常、基板処理チャンバへ適切なガス
状混合物を供給するステップと、ガス状混合物からプラ
ズマを発生するステップと、プラズマを用い基板上に膜
を堆積するステップとから成る。好ましい実施例にあっ
ては、膜は高密度プラズマ薬品蒸気堆積（ＨＤＰ−ＣＶ
Ｄ）システムで堆積させる。ガス状混合物は一般的には
アルカンのような珪素含有ガスと、シランのような炭化
水素含有ガスを含む。本発明の方法の各実施例では約
４．０又はそれ以下の総合誘電率を有する各スタック構
造を集積できる。このような構造は４．５又はそれ以下
の誘電率を有するバリヤ層を含めることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の背景】本発明は集積回路の製造、特にデュアル
・ダマシーン（ｄｕａｌ ｄａｍａｓ−ｃｅｎｅ）工程
に対するバリヤ層の形成をする方法に関するものであ
る。
【０００２】従来の集積回路製造においては、あるパタ
ーンのギャップをアルミニウムのような金属の層にエッ
チングすることによって回路素子が形成される。次い
で、各ギャップには二酸化珪素のような誘電体が充填さ
れる。銅は従来のアルミニウム合金と比べ抵抗が小さい
ため総てのタイプの集積回路に適したチップ上主導体と
して十分肩代わりをする。残念ながら、銅をエッチング
することは難しく、それ故に銅を基材とした集積回路の
製造のためにダマシーン工程が発達してきた。ダマシー
ン工程では、幾つかの誘電体層を堆積させて集積スタッ
クを形成し、次いでエッチングして幾つかのギャップを
形成し、その後、ギャップには銅が充填される。
【０００３】フルオロシリケート（フルオロ珪酸塩）ガ
ラス（ＦＳＧ）としても知られたＨＤＰ−ＣＶＤフッ素
ドープ処理した酸化珪素はダマシーン構造に用いる金属
間（電子）誘電体として従来の二酸化珪素に取って代わ
るという問題解決上、魅力的なものである。アルミニウ
ム相互接続部における非ドープ処理珪酸塩ガラス（ＵＳ
Ｇ）及びＦＳＧ誘電体に広く採用されてきた従来のＨＤ
Ｐ−ＣＶＤシステムでＦＳＧは堆積させることができ
る。ＦＳＧには信頼性、安定性及びスループットに関し
た工程計画上、優れたものでる。集積回路の電気的性能
はＦＳＧの誘電率がより低い（従来の酸化珪素の場合の
約４．１〜〜４．３と比較して約３．３〜３．６）のた
め注目に値する程に改善できる。誘電率がより低けれ
ば、同一層内の金属配管間のキャパシタンスが減少し、
個々の層に亘る漏話が軽減される。
【０００４】ダマシーン構造における銅の各層を分離す
る誘電体層は屡々金属間誘電体（ＩＭＤ）層と称され
る。ＩＭＤ層には一般的にバリヤ層が含まれ、ＦＳＧの
ような隣接する誘電体層の内部に銅が拡散するのを防止
する。ダマシーン工程に用いられる若干の集積スタック
にも膜の選択的なエッチングをするために腐食止め又は
ハードマスクとして公知の層が利用される。窒化珪素
（ＳｉxＮy）はダマシーンアを用いる応用法で、例えば
金属配管を含む層間に連絡路を形成するときにバリヤ層
又は腐食止めとして一般に使用される。残念ながら、酸
化珪素の誘電率ｋが４．０〜４．２あるいはＦＳＧの誘
電率ｋが３．３〜３．６であるの比べ、窒化珪素は誘電
率が比較的大きく約７．０〜７．５である。従って、窒
化珪素含有誘電体層は好ましからざる程に大きなフリン
ジ・キャパシタンスをもつようになる。
【０００５】一般に、ＦＳＧの厚さに比べ窒化珪素層の
厚さが大きければ大きいほど、集積スタックの総合誘電
率は大きくなる。集積スタックの実効誘電率は集積スタ
ック内各層の厚さと誘電率で決まる。膜全体の誘電率は
バリヤ層の厚さを減じることによって、あるいは誘電率
の小さなバリヤ層材を使用するこによって低減できる。
現在の堆積工程では厚さが数百オングストローム又はそ
れ以上という薄さで適切なＳｉxＮy膜を堆積できる。既
存の技術では通常、目標とする均一性と膜の総合的な品
質を維持しながら、更に薄い膜を堆積することはできな
い。ＢＬＯＫTM（Ｂａｒｒｉｅｒ Ｌｏｗ Ｋ）のよう
な珪素・炭素・水素をベースにした低ｋ値バリヤ層が開
発されている。ＢＬＯＫTMはカルフォルニヤ州、サンタ
クララに所在するＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌ
ｓ，Ｉｎｃ．の登録商標である。このような低ｋ値バリ
ヤ層は一般的にはトリメチルシラン（ＴＭＳ）を使用し
たプラズマ強化薬品蒸気堆積（ＰＥＣＶＤ）によって堆
積する。ＴＭＳを用いて堆積したＢＬＯＫは数多くの工
程に適した最終的な問題解決になるが、しかし、工程の
集積度を高めるにはこれに代わる応用法の適用が望まし
い。
【０００６】従って、誘電体層を堆積させて容易に集積
できる低誘電率バリヤ層を含む集積スタックを堆積する
経費が安価な方法をもたらすことが必要となる。
【０００７】
【発明の概要】従来技術に関わる不利な点は、珪素含有
ガスと炭化水素ガスを含むガス状混合物を使用し基板上
にバリヤ層のような膜を堆積する方法によって克服され
る。その方法は通常、チャンバにそのガス状混合物を供
給するステップと、ガス状混合物からプラズマを発生さ
せるステップと、そのプラズマを用い基板上に膜を堆積
するステップとから構成される。適切な各炭化水素ガス
には一般化学式ＣxＨ2x+ 2で表されるアルカンが含まれ
る。適切なアルカンにはメタン（ＣＨ4）、エタン（Ｃ2
Ｈ6）、ブタン（Ｃ3Ｈ8）、プロパン（Ｃ4Ｈ10）等が含
まれる。適切な珪素含有ガスには一般化学式ＳｉyＨ
2y+2で表されるシランが含まれる。そのガス状混合物に
は、任意ではあるがガスの解離を促進するためアルゴン
（Ａｒ）の流れを含めてもよい。好ましい実施例にあっ
ては、プラズマは高密度プラズマである。ガス状混合物
は１：１より高い炭素：珪素比を持つことが望ましく、
約３：１及び８：１の間であればさらに望ましい。その
結果得られる膜はＣ：Ｓｉ比が５５：４５〜６５：３５
の範囲になる。本発明の方法の各実施例では総合誘電率
が約４．０又はそれ以下の集積スタックを堆積できる。
このようなスタックには誘電率が３．０又はそれ以下の
バリヤ層を含めてもよい。本発明により堆積した集積ス
タックとバリヤ層はデュアル・ダマシーン構造に用いる
金属間誘電体層に使用ができる。
【０００８】本発明による方法は、基板処理システムの
運転を管理するためコンピュータが読み取るプログラム
を内部に包含させたコンピュータ読み取り記憶媒体内で
実施することができる。このようなシステムには処理チ
ャンバと、プラズマ発生システムと、基板ホルダと、処
理チャンバの内部にガスを導入する構造のガス分配シス
テムを含めてもよい。コンピュータ読み取りプログラム
には上述した方法の各実施例に従い処理チャンバ内に配
した基板上に膜を形成すべく基板処理システムを操作す
るための指令が含まれる。
【０００９】本発明の利点と特徴はもとより、本発明の
これら実施例と他の実施例を以下の本文と付属図面に関
し一層詳細に解説する。
【００１０】
【特定実施例の説明】I. イントロダクション 本発明は炭化水素ガスと珪素含有ガスを含むガス状混合
物を用いたプラズマＣＶＤ工程で低ｋ値バリヤ層を堆積
する。ガス状混合物にはガスの解離を促すためアルゴン
（Ａｒ）のような不活性ガスも含めてよい。各炭化水素
ガスには通常、類別化学式ＣxＨm中に存在する炭素
（Ｃ）と水素（Ｈ）のみが含まれるが、ここでｘとｍは
整数である。このような各炭化水素化合物には一般化学
式ＣxＨ2x+2を有するアルカンが含まれる。代表的なア
ルカンにはメタン（ＣＨ4）、エタン（Ｃ2Ｈ6）、ブタ
ン（Ｃ3Ｈ8）、プロパン（Ｃ4Ｈ10）、ペンタン（Ｃ5Ｈ
12）、ヘキサン（Ｃ6Ｈ14）等が含まれる。これらの化
合物は安価で、高い純度（例えば電子工学的等級又はＣ
ＭＯＳ等級で）で容易に入手でき、所有権者が保持され
ておらず、周囲温度と周囲圧力において、通常はガスで
ある。あるいは、アルケン又はアセチレン（Ｃ2Ｈ2）の
ようなアルキンを含む他の炭化水素は、炭化水素含有ガ
スとして使用してもよい。本明細書に使用した炭化水素
という用語では各種アルカン、アルケン、アルキン及び
他の炭化水素の異性体総ても含まれる。更に、炭化水素
含有ガスは二つ又はそれ以上の異なるタイプの炭化水素
化合物を含む混合物でよい。
【００１１】本発明の方法では、珪素含有ガスは通常、
一般化学式ＳｉyＨmをもつ珪素の水素化物であるが、こ
こでｙとｍは整数である。珪素の水素化物には一般化学
式ＳｉyＨ2y+2を有するシランが含まれる。このような
シランにはモノシラン（ＳｉＨ4）、ジシラン（Ｓｉ2Ｈ
6）、トリシラン（Ｓｉ3Ｈ8）、テトラシラン（Ｓｉ4Ｈ
10）が含まれる。これに代わる珪素含有ガスには四フッ
化珪素（ＳｉＦ４）のようなハロゲン化物とシラザンが
含まれる。珪素含有ガスは二つつ又はそれ以上の異なる
タイプのシリコン水素化物又は他のシリコン化合物を含
む混合物でもよい。
【００１２】プラズマ中にあって、炭化水素含有ガスと
珪素含有ガスは解離し、反応して基板の表面にＳｉ−Ｃ
−Ｈの低ｋ値バリヤ層を形成する。一つの特定実施例に
おいて、プラズマは各反応器ガスを容易に解離する高密
度プララズマ（ＨＤＰ）である。ＨＤＰ−ＣＶＤ方式で
はＦＳＧのような他の層のスタックを堆積できるため、
金属間誘電体（ＩＭＤ）層を含む集積スタックを形成す
るときＨＤＰ−ＣＶＤ工程はバリヤ層の堆積に望まし
い。低ｋ値バリヤ層は一般的にスタック中のＦＳＧ層の
上部、又は下に位置するため、低ｋ値バリヤ層とＦＳＧ
双方をＨＤＰ−ＣＶＤ方式で堆積すると工程の集積度が
強化される。従って、バリヤ層の誘電率と他の特性はバ
リヤ層中にある炭素の相対含有量によって決まる。一般
に、膜中の炭素含有量が多ければ多いほど、ｋ値は小さ
くなる。以下に説明するように、ガス状混合物中の珪素
に対する炭素の比を適切に調整することは堆積した膜の
炭素含有量を制御することになる。珪素に対する炭素の
原子比（Ｃ：Ｓｉ比）は５５：４５と６５：３５の間で
あることが望ましい。
【００１３】更に、比較的低い水素含有量、反応の結果
形成されるＳｉ−Ｃ−Ｈ膜中にあっては５０％未満であ
ることが望ましい。ＴＭＳを使用し堆積するＢＬＯＫの
ようなＳｉ−Ｃ−Ｈ膜は一般的に約４５％の原子水素を
含む。ＴＭＳは各炭素原子に対し３水素原子を含むた
め、これは驚くに当たらない。ある一定の応用法におい
ては、バリヤ層中の水素含有量が大きいと、好ましから
ざる漏れ電流の発生に至ることがある。一部の応用例に
おいては、ガス状混合物中の水素含有量を制御すること
が望ましい。本発明の方法では、例えば１炭素原子につ
いて水素原子の数がより少ない炭化水素を使用すること
によって水素の量を低減することができる。例えば、メ
タン（ＣＨ4）には１炭素原子について４水素原子があ
るが、エタン（Ｃ2Ｈ6）は１炭素原子について３水素原
子がある。あるいは、アセチレン（Ｃ2Ｈ2）には１水素
原子について炭素原子の数は僅かに１個である。珪素含
有ガスは同じように１珪素原子について水素原子の数が
より少なくなるよう選択してもよい。
【００１４】II. 例示的な基板処理システム 本発明に従い誘電体層が堆積できる高密度プラズマ薬品
蒸気堆積（ＨＤＰ−ＣＶＤ）システム１０の一実施例を
図１Ａに示す。システム１０にはチャンバ１３と、真空
システム７０と、ソース・プラズマ・システム８０Ａ
と、バイアス・プラズマ・システム８０Ｂと、ガス分配
システム３３と、遠隔プラズマ・クリーニング・システ
ム５０が含まれる。
【００１５】チャンバ１３の上部には酸化アルミニウム
又は窒化アルミニウムのようなセラミック誘電体材料で
製作したドーム１４が含まれる。ドーム１４はプラズマ
処理領域１６の上部境界を確立する。プラズマ処理領域
１６はその底部で基板１７の上面と基板支持部材１８と
境界をなしている。
【００１６】ヒータ・プレート２３と低温プレート２４
はドーム１４の上部に装着され、ドームに熱的に結合さ
れている。ヒータ・プレート２３と低温プレート２４は
ドーム温度を約１００〜２００℃の範囲で約±１０℃以
内に制御できるようにする。これによってドーム温度を
各種の工程に最適化できるようになる。例えば、ドーム
はクリーニング工程やエッチング工程においては堆積工
程においてよりも高温に維持することが望ましいことが
ある。ドーム温度を正確に制御するとチャンバ内部での
フレーク（薄片）と粒子の数も減じられ、堆積した層と
基板との接着性が改善される。
【００１７】チャンバ１３の下部にはチャンバを真空シ
ステムに接続する本体部材２２が含まれる。基板支持部
材１８の基部２１は本体部材２２上に装着され、本体部
材と連続した内面を形成する。各基板はチャンバ１３の
側面にある挿入／取り出し開口部（図には示さず）から
ロボット・ブレード（図には示さず）によってチャンバ
１３の内外に転送される。引き上げピン（図には示さ
ず）はモータ（図には示さず）の制御のもとで上昇し、
次いで下降し基板を上部装填位置５７にあるロボット・
ブレードから基板支持部材１８の基板受け部分１９に基
板がセットされる下部処理位置５６まで移動する。基板
受け部分１９には基板処理時に基板を基板支持部材１８
に固定する静電チャック２０が含まれる。好ましい実施
例にあっては、基板支持部材１８は酸化アルミニウム又
はアルミニウム・セラミック材で製作される。
【００１８】真空システム７０にはツインブレード型ス
ロットル・バルブ２６を収容し、ゲート・バルブ２７と
ターボ分子ポンプ２８に取り付けられるスロットル・ボ
デー２５が含まれる。１９９５年１２月１２日に提出さ
れ、本明細書に引用して援用される、本明細書とともに
保留となっており、本明細書とともに番号が割り当てら
れた米国特許出願書第０８／５７４，８３９号に解説さ
れているように、スロットル・ボデー２５はガス流に対
し最小の障害となって対称的ポンプ動作を可能にしてい
ることに注目すべきである。ゲート・バルブ２７はポン
プ２８をスロットル・ボデー２５から隔離でき、スロッ
トル・バルブ２６が全開になると排気流容量を抑制する
ことによってチャンバ圧力の制御もできる。スロットル
・バルブ、ゲート・バルブ及びターボ分子ポンプを配す
ることで約１ミリトルから約２トルの間でチャンバ圧力
を正確に、かつ安定して制御できるようになる。
【００１９】ソース・プラズマ・システム８０Ａにはド
ーム１４に取り付けた上部コイル２９と側部コイル３０
が含まれる。対称的接地シールド（図には示さず）はこ
れらコイル相互の電気的な結合を弱める。上部コイル２
９は上部ソースＲＦ（ＳＲＦ）発電機３１Ａによって電
力が供給されるが、一方、側部コイル３０は側部ＳＲＦ
発電機３１Ｂから電力の供給を受け、この各コイルにそ
れぞれ独立した電力レベルとコイル動作周波数が許容さ
れる。この二重コイル・システムによってチャンバ１３
内部の放射イオン濃度の制御ができるようになり、それ
によってプラズマの均一性が改善される。側部コイル３
０と上部コイル２９は一般的には相補形電極を必要とせ
ずに、誘導されるように駆動される。特定の実施例にあ
っては、上部ソースＲＦ発電機３１Ａは公称２ＭＨｚの
周波数で２，５００ワットまでのＲＦ電力を供給し、側
部ソースＲＦ発電機３１Ｂは１．８ＭＨｚと２．２ＭＨ
ｚの間の周波数、公称では２ＭＨｚで５，０００ワット
までの電力を供給する。上部ＲＦ発電機と側部ＲＦ発電
機の運転周波数はプラズマ発生高率を改善するため公称
の運転周波数からずらしても差し支えない（例えばそれ
ぞれ１．７〜１．９ＭＨｚと１．９〜２．１ＭＨｚ
へ）。
【００２０】バイアス・プラズマ・システム８０Ｂには
バイアスＲＦ（ＢＲＦ）発電機３１Ｃとバイアス整合回
路網３２Ｃが含まれる。バイアス・プラズマ・システム
８０Ｂはそれぞれ相補形電極として機能する本体部材２
２に基板部分１７を容量結合する。バイアス・プラズマ
・システム８０Ｂはソース・プラズマ・システム８０Ａ
が形成する種類（イオン）のプラズマの基板表面への搬
送を強化する働きをする。ＢＲＦ発電機３１Ｃは約１〜
１００の範囲に亘る周波数でＲＦ電力を供給する。特定
の実施例にあっては、ＢＲＦ発電機３１Ｃは１３．５６
ＭＨｚで５，０００ワットまでのＲＦ電力を供給する。
【００２１】ＲＦ発電機３１Ａ，３１Ｂはディジタル制
御のシンセサイザを含み、約１．８〜２．２ＭＨｚの間
の周波数範囲に亘り動作する。当技術に通常の熟練度を
持つ者であれば理解されるように、各発電機にはチャン
バとコイルから発電機に戻ってくる反射電力を測定し、
動作周波数を調整して最小反射電流を得るＲＦ制御回路
（図には示さず）が含まれる。各ＲＦ発電機は一般的に
は特性インピーダンスが５０ｏｈｍの負荷条件で運転さ
れる設計である。ＲＦ電力は特性インピーダンスが発電
機のものとは異なる負荷から反射されることがある。こ
れで負荷に伝送される電力が低減される可能性がある。
その上、負荷から発電機に反射されて戻る電力は発電機
に過負荷をかけ、発電機を破損することがある。プラズ
マのインピーダンスは他の要因の中でもプラズマ・イオ
ン密度によって５ｏｈｍ以下から９００ｏｈｍ以上の範
囲に亘ることがあり、かつ反射される電力は周波数の関
数になることがあるため、反射電力によって発電機周波
数を調整するとＲＦ発電機からプラズマに伝送される電
力が増強され、発電機の保護となる。反射電力を減じ、
効率を改善する別の方法は整合回路網を伴うものであ
る。
【００２２】整合回路網３２Ａ、３２Ｂは発電機３１
Ａ、３１Ｂの出力インピーダンスを発電機それぞれのコ
イル２９、３０に整合させる。ＲＦ制御回路は各整合回
路内のキャパシタ値を変化させることによって両整合回
路を同調させることができ、負荷が変化するにつれて発
電機を負荷に整合させる。ＲＦ制御回路は負荷から反射
して発電機に戻る電力がある限界を超過すると整合回路
網を同調させることができる。定常的な整合を行い、効
果的にＲＦ制御回路が整合回路網を同調することが出来
ないようにする一つの方法は反射電力の限界をその期待
値以上に設定することである。これは整合回路網をその
最も最近の状態に保持することによって一部の条件下で
プラズマを安定させる上での一助になる。
【００２３】他の方策でもプラズマの安定に寄与するこ
とがある。例えば、ＲＦ制御回路は負荷（プラズマ）に
伝送する電力の決定に利用することができ、層の堆積間
に伝送する電力を実質的に一定に維持するため、発電機
が出力する電力を増強又は減少させることができる。
【００２４】ガス分配システム３３は、ガス分配ライン
３８（その内の幾つかのみが示される）を介し基板の処
理のために、幾つかの供給源である３４Ａ〜３４Ｆのチ
ャンバからガスを供給する。当技術に熟練した者であれ
ば理解されるであろうが、ソース３４Ａ〜３４Ｆ対し用
いる実際のソースとチャンバ１３へのガス分配ライン３
８の接続はチャンバ１３の内部で行われる堆積工程とク
リーニング工程によって変化する。ガスはガス・リング
３７と、又は上部ノズル４５からチャンバ１３の内部に
導入される。図１Ｂに記載するのはチャンバ１３の単純
化した部分断面図であって、ガス・リング３７の更なる
詳細を示す。
【００２５】一実施例にあっては、第一、第二ガスソー
ス３４Ａ，３４Ｂと、第一、第二ガス流量制御装置３５
Ａ′、３５Ｂ′はガス分配ライン３８（その内の幾つか
のみが示される）からガス・リング３７内部のリングプ
レナム３６にガスを供給する。ガス・リング３７には基
板上に均一なガス流を供給する複数の第一ソース・ガス
・ノズル３９（説明の便宜上、その内の一つのみを示
す）がある。ノズル長さとノズル角度は個々のチャンバ
内部での特定な工程についてガス流の均一性分布とガス
利用効率を調整できるように変更できる。好ましい実施
例にあっては、ガス・リング３７には酸化アルミニウム
・セラミックで製作した１２本のソース・ガス・ノズル
がある。
【００２６】ガス・リング３７には好ましい実施例にあ
っては第一ソール・ガス・ノズル３と同一線上に位置
し、第一ソース・ガス・ノズルより短く、一つの実施例
では本体充気空間４１からガスを受ける複数の第二ソー
ス・ガス・ノズル４０（その内の一つのみが示される）
がある。若干の実施例では、チャンバ１３の内部にガス
を噴射する前に異なるタイプのソース・ガスを混合しな
いことが望ましい。他の各実施例にあっては、本体充気
空間４１とガス・リング充気空間３６との間に幾つかの
開口部（図には示さず）を設けることによってガスをチ
ャンバ１３内部へ噴射する前にそれぞれのソース・ガス
を混合してもよい。一実施例にあっては、第三、第四ガ
ス・ソース３４Ｃ、３４Ｄと、第三、第四ガス流量制御
装置３５Ｃ、３５Ｄ′はガス分配ライン３８から本体充
気空間にガスを供給する。窒素ソース３４Ｆは窒素プラ
ズマを利用する工程について、窒素ガス（Ｎ2）をチャ
ンバへのガス・リングの第二ソース・ガス・ノズル４０
に供給する。あるいは、窒素ガスはガス流量制御装置３
５Ｆ′によって上部ノズル４５のような他の又は付加的
な各入り口からチャンバに供給される可能性があろう。
４３Ｂ（図には記載しない他のバルブ）のような付加的
なバルブは流量制御装置からチャンバへのガスを遮断す
ることができる。
【００２７】可燃性、毒性または腐食性ガスが使用され
る実施例にあっては、堆積の終了後にガス供給配管内に
残留するガスを排除することが望ましい。このガス排除
はチャンバ１３を分配ライン３８Ａから隔離し、分配ラ
イン３８Ａを例えば真空前部配管４４に通気するバルブ
４３Ｂのような三方向バルブを用いて実行できる。図１
Ａに記載するように、４３Ａ、４３Ｃのような他の類似
したバルブを他のガス供給配管に組み入れてもよい。こ
のような三方向バルブはできる限りチャンバ１３の近傍
に配し通気されぬガス供給配管（三方向バルブとチャン
バとの間）の体積を最小化することができる。更に、二
方向（オン／オフ）バルブ（図には示さず）は大流量制
御装置（“ＭＦＣ”）とチャンバとの間、あるいはガス
・ソースとＭＦＣ相互間に配してもよい。
【００２８】再度図１Ａを参照するが、チャンバ１３に
は上部ノズル４５と上部通気孔４６がある。上部ノズル
４５と上部通気孔４６はガスの上部流量と側部流量のそ
れぞれ独立した制御をできるようにしており、それは膜
の均一性を改善し、かつ膜堆積とドーピングの各パラメ
ータの微調整を可能にする。上部通気孔４６は上部ノズ
ル４５の周辺にある環状開口部である。一実施例にあっ
ては、第一ガス・ソース３４Ａはソース・ガスをノズル
３９と上部ノズル４５に供給する。ソース・ノズルＭＦ
Ｃ３５Ａ′はソース・ガス・ノズル３９に供給されるガ
スの量を制御し、上部ノズルＭＦＣ３５Ａは上部ガス・
ノズル４５に供給されるガスの量を制御する。同様に、
二つのＭＦＣ３５Ｂ、３５Ｂ′を使用してソース３４Ｂ
のような一つのソースから上部通気孔４６と第二ソース
・ガス・ノズル４０双方へのガスの流量を制御してもよ
い。上部ノズル４５と上部通気孔４６へ供給されるガス
はこれらをチャンバ１３の内部へ流す前に分離しておい
てもよく、あるいはこれらのガスはチャンバ１３へ流す
前に上部充気空間４８の内部で混合してもよい。同一ガ
スの個別ソースを用いてチャンバの様々な部分へガスを
供給してもよい。
【００２９】堆積残留物をチャンバ構成部品から定期的
にクリーニング除去するため遠隔マイクロ波発生プラズ
マ・クリーニング・システム５０が設備される。このク
リーニング・システムには、クリーニング・ガス・ソー
ス３４Ｅ（例えば分子フッ素、三フッ化窒素、他のフル
オロカーボン又は同等の物）からプラズマを反応器空洞
部５３の中に形成する遠隔マイクロ波発生装置５１が含
まれる。このプラズマを形成することの結果として反応
器空洞部の中で反応して得られる種類のプラズマは、ア
プリケータ・チューブ５５を介しクリーニング・ガス供
給ポート５４からチャンバ１３へ搬送される。クリーニ
ング用プラズマの収容に用いる用具（例えば反応器空洞
部５３とアプリケータ・チューブ５５）はプラズマの激
しい作用に耐性を示さねばならない。反応器空洞部５３
と供給ポート５４相互間の距離はできる限り短く維持す
べきであるが、それは望ましい種類のプラズマの濃度は
反応器空洞部５３からの距離と共に低下するためであ
る。遠隔空洞部内でクリーニング用プラズマを発生させ
ると効率的なマイクロ波発生装置の使用ができるように
なり、チャンバ構成部品は固定された位置で形成される
プラズマ中に存在することがあるグロー放電の温度、輻
射線又は衝撃を受けることがなくなる。その結果、静電
チャックのような比較的過敏な構成部品は、位置固定プ
ラズマ・クリーニング工程では必要とされるようにダミ
ー・ウエーハで被覆したり、別のやり方で保護する必要
はない。
【００３０】システム・コントローラ６０はシステム１
０の運転を制御する。好ましい実施例にあっては、コン
トローラ６０にはハード・ディスク・ドライブのような
記憶装置６２と、フロッピイ・ディスク・ドライブ（図
には示さず）と、プロセッサ６１に結合したカード・ラ
ック（図には示さず）が含まれる。カード・ラックには
単一ボード・コンピュータ（ＳＢＣ）（図には示さず）
と、アナログ−ディジタル入／出力ボード（図には示さ
ず）と、インタフェース・ボード（図には示さず）と、
ステッパ・モータ・コントローラ・ボード（図には示さ
ず）を収容することができる。システム・コントローラ
は、ボード、カード収容ケース及びコンネクタ寸法とタ
イプを定義するベルサ・モジュラ・ユーロピアン（Ｖｅ
ｒｓａＭｏｄｕｌａｒ Ｅｕｒｏｐｅａｎ：ＶＭＥ）規
格に適合する。ＶＭＥ規格は１６ビット・データ・バス
と２４ビット・アドレス・バスを有するバス構造をも定
義する。システム・コントローラ３１はハード・ディス
ク・ドライブに記憶したコンピュータ・プログラムによ
る制御に基づき、あるいは取り出し自在ディスクに記憶
したプログラムのような他のコンピュータ・プログラム
を介して動作する。コンピュータ・プログラムは、例え
ば特定工程のタイミング、ガスの混合物、ＲＦ電力レベ
ル及び他のパラメータを指令する。ユーザとシステム・
コントローラ相互間のインタフェースは図１Ｃに記載す
る陰極線管（ＣＲＴ）６５とライト・ペン６６のような
モニタを介している。
【００３１】図１Ｃは図１Ａの例示的なＣＶＤ処理チャ
ンバと共に用いられる例示的なシステム−ユーザ・イン
タフェースの一部を示す。システム・コントローラ６０
にはコンピュータ読み取り記憶装置６２に結合したプロ
セッサ６１が含まれる。好ましくは、記憶装置６２はハ
ード・ディスク・ドライブにしてもよいが、記憶装置６
２はＲＯＭ、ＰＲＯＭ等の別種の記憶装置にしてもよ
い。
【００３２】システム・コントローラ６０は記憶装置６
２の内部にコンピュータ読み取りフォーマットで記憶し
たコンピュータ・プログラム６３の制御のもとで動作す
る。コンピュータ・プログラムは特定工程のタイミン
グ、温度、ガス流量、ＲＦ電力レベル及び他のパラメー
タを指令する。ユーザとシステム・コントローラ相互間
のインタフェースは図１Ｃに記載するようにＣＲＴモニ
タ６５とライト・ペン６６を介している。好ましい実施
例にあっては、二基のモニタ６５、６５Ａと二本のライ
ト・ペン６６、６６Ａが使用され、一方はオペレータの
ためにクリーン・ルーム壁（６５）に設備し、他はサー
ビス技術者用で壁の裏側（６５Ａ）に取り付けられる。
両モニタは同一情報を同時に表示するが、一方のペン
（例えば６６）のみが機能できる。特定の画面ディスプ
レイ又は特定機能を指定するには、オペレータは表示ス
クリーンの一つの領域に触れ、ペンのボタン（図には示
さず）を押す。オペレータが触れた領域は、例えば表示
カラーが変化し、あるいは他らしいメニューが表示され
ることでライト・ペンで選択されていることを確かにし
ます。
【００３３】コンピュータ・プログラム・コードは６８
０００アッセンブリ言語、Ｃ、Ｃ＋＋、フォートラン、
パスカル又は他の言語のような従来のコンピュータ読み
取りプログラミング言語で書くことができる。適切なプ
ログラム・コードは従来のテキストエディタを使用して
単一又は多数のファイルに書き込んで記憶するか、コン
ピュータのメモリ・システムのようなコンピュータで使
用可能な媒体中に具体化される。書き込んだコード・テ
キストが高レベル言語で作成されていれば、コードをコ
ンパイルし、次いで、その結果得られるコンパイラ・コ
ードは予備コンパイルしたウインドーズ・ライブラリ・
ルーチンの目的コードに結合する。結合させたコンパイ
ル済み目的コードを実行するにはシステム・ユーザは目
的コードを呼び出しコンピュータ・システムにそのコー
ドを記憶装置にローディングさせる。 ＣＰＵは記憶装
置からコードを読み取り、プログラム中に識別される個
々のタスクを行うためにそのコードを実行する。
【００３４】図１Ｄにコンピュータ・プログラム９０の
階層制御構造を解説する構成図を記載する。ユーザはラ
イト・ペン・インタフェースを使用しＣＲＴモニタ上に
表示されたメニュー又は画面ディスプレイに応じて工程
セレクタ・サブルーチン７３に工程設定番号と処理チャ
ンバ番号を入力する。工程設定は各指定したの工程の実
施に必要な工程パラメータの予め決めた設定であり、予
め定義した設定番号によって識別される。工程セレクタ
・サブルーチン７３は（ｉ）マルチチャンバ・システム
における目標とする処理チャンバを識別し、（ｉｉ）目
標とする工程の実行に備え処理チャンバの運転に必要な
工程パラメータの目標とする設定を識別する。特定の工
程を実行するための工程パラメータは工程ガスの組成と
ガスの流量のような条件、基板温度、圧力、ＲＦ電力レ
ベルのようなプラズマ条件及びチャンバ・ドーム温度に
関係し、処方の形式でユーザに与えられる。レシピによ
って指定される各パラメータはライト・ペン／ＣＲＴモ
ニタ・インタフェースを使用して入力する。
【００３５】工程をモニタする各信号はシステム・コン
トローラ６０のアナログ−ディジタル入力ボードから入
力され、工程を制御する各信号はシステム・コントロー
ラ６０のアナログ−ディジタル・出力ボード上に出力さ
れる。
【００３６】工程シーケンサ・サブルーチン７５は工程
セレクタ・サブルーチン７３からの識別された工程番号
と工程パラメータの設定を受け入れ、各種処理チャンバ
の運転を制御するプログラム・コードから構成される。
多数のユーザが工程設定番号と処理チャンバ番号を入力
することができ、あるいは一人のユーザが多数の工程設
定番号と処理チャンバ番号を入力することができ、シー
ケンサ・サブルーチン７５は指定された個々の工程を目
標とするシーケンスでスケジューリングする。好ましく
は、シーケンサ・サブルーチン７５には（ｉ）各チャン
バが使用されているかを決定するためそれぞれの処理チ
ャンバの運転をモニタするステップと、（ｉｉ）使用さ
れている各チャンバ内でいかなる工程が実行されている
かを決定するステップと、（ｉｉｉ）処理チャンバの使
用状況と、実施しようとする工程のタイプに準拠して目
標とする工程を実行するステップを行うプログラム・コ
ードが含まれる。各処理チャンバをモニタするポーリン
グのような従来の方法を採用することができる。いずれ
の工程を実行すべきかをスケジューリングするとき、シ
ーケンサ・サブルーチン７５はユーザが入力した各特定
のリクエストの経過時間（“ａｇｅ”）又は指定した工
程に対する目標とする工程条件と対比した使用中の処理
チャンバの現在における状態、あるいはシステム・プロ
グラマがスケジューリングの優先順位を決定するため含
めることを望む他の関連する要因を考慮に入れる設計に
できる。
【００３７】いずれの処理チャンバ／工程設定番号の組
合せが次ぎに実行されようとしているかをシーケンサ・
サブルーチン７５が決定した後、シーケンサ・サブルー
チン７５が伝送した工程設定に従いチャンバ１３と、恐
らくは他の各チャンバ（図には示さず）における多数の
処理タスクを制御するチャンバ・マネージャ・サブルー
チン７７ａ−ｃに特定の工程設定パラメータを送ること
によってシーケンサ・サブルーチン７５は工程設定の実
行をスタートさせる。
【００３８】各チャンバ構成部品サブルーチンの例には
基板位置決めサブルーチン８０、工程ガス制御サブルー
チン８３、圧力制御サブルーチン８５及びプラズマ制御
サブルーチン８７がある。当技術に通常の熟練度をもつ
者であればチャンバ１３の内部でいかなる工程が実行さ
れべく指定されるかによって他のチャンバ制御サブルー
チンを含め得ることは認識されよう。運転時、チャンバ
・マネージャ・サブルーチン７７ａは実行中の特定の工
程設定に従い各処理チャンバ構成部品サブルーチンを選
択的にスケジューリングするか、呼び出す。チャンバ・
マネージャ・サブルーチン７７ａはシーケンサ・サブル
ーチン７５が処理チャンバと、実行させる工程設定をス
ケジューリングするのと同じ方法で処理チャンバ構成部
品サブルーチンをスケジューリングする。一般的に、チ
ャンバ・マネージャ・サブルーチン７７ａには各種のチ
ャンバ構成部品をモニタするステップと、実行しようと
する工程設定に対する工程パラメータに準拠し、いずれ
の構成部品を動作せる必要があるかを決定するステップ
と、そのモニタするステップと決定するステップに応じ
処理チャンバ構成部品サブルーチンを実行させるステッ
プが含まれる。
【００３９】特定チャンバ構成部品サブルーチンのオペ
レーションを図１Ａと図１Ｄに関しこれから解説する。
基板位置決めサブルーチン１４０は基板を基板支持部材
１８上へ装填するために使用する各チャンバ構成部品を
制御するプログラム・コードから構成される。基板位置
決めサブルーチン１４０は他の処理を完了させた後、マ
ルチチャンバ・システムにおける例えばＰＥＣＶＤ反応
器又は他の反応器から基板をチャンバ１３内部に転送す
る制御もできる。
【００４０】工程ガス制御サブルーチン８３は工程ガス
の組成とガスの流量を制御するプログラム・コードを有
する。サブルーチン８３は安全遮断バルブの開／閉位置
を制御し、目標とするガス流量を得るため大流量制御装
置の流量増大／減少傾斜設定操作もできる。工程ガス制
御サブルーチン８３を含む総てのチャンバ構成部品サブ
ルーチンはチャンバ・マネージャ・サブルーチン７７ａ
により呼び出される。サブルーチン８３はチャンバ・マ
ネージャ・サブルーチン７７ａから目標とするガス流量
に関する工程パラメータを受ける。
【００４１】一般的に、工程ガス制御サブルーチン８３
はガス供給配管を開放し、繰り返して（ｉ）必要な各大
流量制御装置の指示値を読み取り、（ｉｉ）読み取り値
をチャンバ・マネージャ・サブルーチン７７ａからの目
標とする流量値と比較し、（ｉｉｉ）ガス供給配管の流
量を必要に応じ調整する。更に、工程ガス制御サブルー
チン８３には安全ではない比率に関しガス流量をモニタ
し、かつ安全でない状態が検出されたとき安全遮断バル
ブを作動させるステップを含めてもよい。
【００４２】若干の工程では、反応工程ガスを導入する
前にチャンバ１３内部の圧力を安定させるためアルゴン
のような不活性ガスをチャンバに流入させる。これら工
程に備え、工程ガス制御サブルーチン８３はチャンバ１
３内部の圧力の安定化に要する時間に亘り不活性ガスを
チャンバの内部に流すステップを含めるようプログラミ
ングする。次いで、上に述べた各ステップが実行でき
る。
【００４３】更に、工程ガスを液体先駆物質、例えばテ
トラエチルオルソシラン（ＴＥＯＳ）から気化させよう
とするとき、工程ガス制御サブルーチン８３には発泡ア
ッセンブリ内部の液体先駆物質中にヘリウムのような搬
送ガスを発泡させるステップ又はヘリウムを液体噴射バ
ルブに導くステップを含めることができる。この種の工
程では、工程ガス制御サブルーチン８３は目標とする工
程ガス流量を得るため、搬送ガスの流量、発泡装置内の
圧力及び発泡装置温度を調整する。上述したように、目
標とする工程ガス流量値が工程パラメータとして工程ガ
ス制御サブルーチン８３に転送される。
【００４４】更に、工程ガス制御サブルーチン８３には
記憶装置に内蔵し、所定の工程ガス流量の必要値を記載
する表にアクセスすることによって目標とする工程ガス
流量に対する必要な搬送ガスの流量、発泡装置圧力及び
発泡装置温度を求めるステップが含まれる。一度、必要
値が得られると、搬送ガスの流量、発泡装置圧力及び発
泡装置温度がモニタされ、必要値と比較され、その結果
に応じ調整される。
【００４５】工程ガス制御サブルーチン８３は独自のヘ
リウム制御（ＩＨＣ）サブルーチン（図には示さず）と
共にウエーハ・チャック内部の内側と外側の通路を通過
するヘリウム（Ｈｅ）のような熱伝達ガスの流量を制御
することもできる。ガスの流れは基板をチャックに熱結
合させる。代表的な工程にあって、ウエーハはプラズマ
と、層を形成する化学反応によって加熱され、水冷にす
ることができるチャックを介しヘリウム（Ｈｅ）が基板
を冷却する。この冷却で基板上に先在する機能的構造を
損傷することが考えられる温度以下に基板を維持する。
【００４６】圧力制御サブルーチン８５にはチャンバ１
３の排気部分にあるスロットル・バルブ２６の開口部の
サイズを調整することによってチャンバ内部の圧力を制
御するプログラム・コードが含まれる。スロットル・バ
ルブによってチャンバ圧力を制御する少なくとも二つの
基本的な方法がある。第一の方法はチャンバ圧力がとり
わけ工程ガス総流量、処理チャンバのサイズ及びポンプ
運転容量に関係するように、チャンバ圧力を特徴づける
ことに準拠する。第一の方法にあってスロットル・バル
ブ２６は固定位置に設定される。スロットル・バルブ２
６を固定位置に設定すると、結局は定常状態の圧力形成
に至ることが可能になる。
【００４７】あるいは、チャンバ圧力は例えばマノメー
タで測定してもよく、スロットル・バルブ２６の位置は
制御点がガス流量と排気容量によって設定されるそれぞ
れの境界の範囲内にあると仮定し、圧力制御サブルーチ
ン８５に従って制御できる。後者の方法に関連する測定
値、比較結果及び計算値は呼び出されぬため、前者の方
法では結果的にチャンバ圧力の変更が素早く行われる。
前者の方法はチャンバ圧力の正確な制御が必要とされぬ
場合に望ましいであろうが、これに対し後者の方法は層
の堆積が行われる間のように正確で、反復ができ、安定
した圧力を目標とする場合に望ましいと言えよう。
【００４８】圧力制御サブルーチン８５が呼び出される
と、チャンバ・マネージメント・サブルーチン７７ａか
らパラメータとして必要とされるある目標とする圧力レ
ベル値が受けられる。圧力制御サブルーチン８５はチャ
ンバ１３に接続した一つ又それ以上の従来型圧力マノメ
ータを読み取ることでチャンバ内の圧力を測定し、測定
値と標的設定した圧力を比較し、記憶装置に内蔵した表
から標的設定した圧力に対応する比例（Ｐ）値、積分
（Ｉ）値及び微分（Ｐ）値を求め、圧力表から得たＰＩ
Ｄ値に従いスロットル・バルブ２６を調整する。あるい
は、圧力制御サブルーチン８５はチャンバ１３内部の圧
力を目標とする圧力又は圧力範囲に調整するためスロッ
トル・バルブ２６を特定の開放サイズに開放したり、閉
じることができる。
【００４９】プラズマ制御サブルーチン８７はＲＦ発電
機３１Ａ、３１Ｂの周波数設定値と電力出力設定値を制
御し、整合回路網３２Ａ、３２Ｂを同調させるプログラ
ム・コードから構成される。プラズマ制御サブルーチン
８７は上に説明したチャンバ構成部品サブルーチンと同
様、チャンバ・マネージャ・サブルーチン７７ａによっ
て呼び出される。
【００５０】上述したサブシステムとルーチンの幾つか
又は全数を組み入れることができるシステムの例にはカ
リフォルニア州、サンタ クララに所在するＡｐｐｌｉ
ｅｄＭａｔｅｒｉａｌｓ、 Ｉｎｃ．が製作し、本発明
を実施する構成であるＵＬＴＩＭＡTMが挙げられよう。
このようなシステムの更なる詳細は１９９６年７月１５
日に提出され、“対称回転自在型、誘導結合ＨＤＰ−Ｃ
ＶＤ反応器”なる表題を有し、Ｆｒｅｄ Ｃ． Ｒｅｄ
ｅｋｅｒ、Ｆａｒｈａｄ Ｍｏｇｈａｄａｍ、Ｈｉｒｏ
ｇｉ Ｈａｎａｗａ、Ｔｅｔｓｕｙａ Ｉｓｈｉｋａｗ
ａ、ＤａｎＭａｙｄａｎ、Ｓｈｉｊｉａｎ Ｌｉ、Ｂｒ
ｉａｎ Ｌｕｅ、 ＲｏｂｅｒｔＳｔｅｇｅｒ、Ｙａｘ
ｉｎ Ｗａｎｇ及びＡｓｈｏｋ Ｓｉｎｈａを共同発明
者とし、開示内容が本明細書に引用して援用される米国
特許出願書第０８／６７９，９２７号に開示されてい
る。本明細書に解説したシステムは例示することを唯一
目的としたものである。本発明の実施に適切な従来型の
基板処理システム／コンピュータ制御システムが選択さ
れることは当技術に熟練した者にとっては定石的な問題
であろう。
【００５１】III. 例示的な構造 図２は集積回路２００の簡略化した断面を示すもので、
本発明の利用の仕方に応じて任意に作成できる。図に記
載するように、集積回路２００には珪素の局部酸化（Ｌ
ＯＣＯＳ）又は他の技法に従い形成される電界酸化領域
２２０によって相互を分離し、電気的に隔離したＮＭＯ
Ｓトランジスタ２０３とＰＭＯＳトランジスタ２０６が
含まれる。あるいは、トランジスタ２０３、２０６はこ
れらが共にＮＭＯＳトランジスタ又はＰＭＯＳトランジ
スタであればグルーブトレンチ隔離方式（図には示さ
ず）によって相互を分離し、電気的に隔離することがで
きる。各トランジスタ２０３、２０６はそれぞれソース
領域２１２と、ドレン領域２１５と、ゲート領域２１８
から構成される。
【００５２】先駆金属プレメタル誘電体（ＰＭＤ）層２
２１は金属層２４０とトランジスタ２０３、２０６相互
間に接点２２４によって接続部を形成しておいて、金属
層２４０からこれらのトランジスタを分離する。金属層
２４０は集積回路２００に含まれる四つの金属層２４
０、２４２、２４４、２４６の一つである。各金属層２
４０、２４２、２４４、２４６はそれぞれ金属間誘電体
（ＩＭＤ）層２２７、２２８又は２２９によって隣接す
る金属層から分離される。隣接する金属層は連絡路（ｖ
ｉａ）２２６によって指定した開口部で接続される。金
属層２４６上には平面化処理したパッシベーション層２
３０が堆積されている。
【００５３】簡略化した集積回路２００は解説すること
を唯一目的としたものであることを理解すべきである。
当技術に通常の熟練度を持つ者であればマイクロプロセ
ッサ、応用法を特定した集積回路（ＡＳＩＣ）、記憶装
置等のような他の集積回路の製造との関連で本発明の利
用を実施できよう。更に、本発明はＰＭＯＳ、ＮＭＯ
Ｓ、ＣＭＯＳ、バイポーラ又はＢｉＣＭＯＳデバイスに
応用することができる。
【００５４】IV. 例示的バリヤ層の堆積 本発明はバリヤ層として特に有用である低誘電率層の堆
積に備えるものである。本発明の方法は図３（ａ）、図
３（ｂ）、図４（ａ）及び図４（ｂ）を参照して最もよ
く理解される。図３（ａ）、図3（ｂ）には本発明によ
る方法の第一、第二実施例のフローチャートが記載され
ている。図４（ａ）、図４（ｂ）は図３（ａ）、図３
（ｂ）において実施した方法に従い堆積した集積スタッ
クの代替的実施例を示す。
【００５５】当方法の第一実施例は図３（ａ）、図４
（ａ）を同時に参照することで最もよく理解される。図
３（ａ）は低ｋ値バリヤ層４０４を備えた膜４００を堆
積させる方法３００のフローチャートを示す。方法３０
０はステップ３０２からスタートする。ステップ３０４
では、炭化水素含有ガスと珪素含有ガスを含むガス状混
合物を含む流れがチャンバ１３のような処理チャンバに
導入される。一般的に、炭化水素はアルカンであり、珪
素含有ガスはシランである。ガス状混合物には任意では
あるが不活性ガスを含めてもよい。チャンバ圧力は定形
的には５〜１０ミリトルの間に維持される。チャンバ壁
温度は一般的には１２０〜１６０℃の間に維持される。
【００５６】誘電率ｋをもつようなバリヤ層４０４の目
標とする特性は層内における珪素原子に対する炭素原子
の比によって決まる。上述したように、珪素に対する炭
素の原子比（Ｃ：Ｓｉ比）が約５５：４５と約６５：３
５の間であるバリヤ層４０４を堆積させることが好まし
い。バリヤ層内のＣ：Ｓｉ比が小さすぎると、誘電率は
許容されぬ程大きくなり、例えばＣ：Ｓｉ比が約５０：
５０では誘電率は約７．０になる。その上、バリヤ層内
のＣ：Ｓｉ比が減少するにつれて、その層の漏れ電流は
増大する傾向がある。今度は、バリヤ層内のＣ：Ｓｉ原
子比はガス状混合物のＣ：Ｓｉ原子比によって決まる。
通常、ガス状混合物のＣ：Ｓｉ比は１：１を超えるが、
約３：１と約８：１の間が望ましい。一般に、ガス状混
合物のＣ：Ｓｉ比が所定の値であれば、基板温度が高け
れば高いほど、堆積層内のC：Sｉ比は小さくなる。従っ
て、バリヤ層を高い基板温度で堆積させるときガス状混
合物のＣ；Ｓｉ比が比較的大きいことが望ましいと言え
よう。
【００５７】ガス状混合物の炭素：珪素比は炭化水素ガ
ス：珪素含有ガス流量比と、関係するガスの化学量によ
って決まる。通常、流量Ａで供給される炭化水素含有ガ
スＣ xＨnと、流量Ｓで供給される珪素含有ガスＳｉyＨm
では、炭素：珪素比は下式によって与えられる。
【００５８】Ｃ：Ｓｉ=ＡｘＳｙ 特定の実施例にあっては、アルカンはメタン（ＣＨ4）
であり、シランはモノシラン（ＳｉＨ4）である。Ａｒ
のような不活性ガスも供給される。 ＣＨ4（ｘ=１）と
ＳｉＨ4（ｙ=１）に例えば約１：１なるＣ：Ｓｉ比が望
ましいとき、ＣＨ 4：ＳｉＨ4流量比は約１：１になろ
う。あるいは、エタン（Ｃ2Ｈ6、ｙ=２）とＳｉＨ4から
成るガス状混合物に約１：１のＣ：Ｓｉ比を得るには、
Ｃ2Ｈ6：ＳｉＨ4流量比は約１：２になろう。図１Ａに
記載のチャンバの場合、ＳｉＨ4では堆積ガスの流量は
毎分１０〜３０標準立方センチメートル（ｓｃｃｍ）の
範囲、ＣＨ4では６０〜１００ｓｃｃｍの範囲、Ａｒで
は０〜１００ｓｃｃｍの範囲である。
【００５９】ガス状混合物はステップ３０６で励起され
珪素のような基板４０２上にバリヤ層４０４を堆積させ
るためプラズマが形成される。好ましい実施例では、プ
ラズマは高密度プラズマ（ＨＤＰ）、即ちイオン密度が
約１０11イオン／ｃｍ3又はそれ以上のプラズマであ
る。あるいは、ＰＥＣＶＤ工程には低密度、例えば１０
8〜１０9イオン／ｃｍ3のプラズマが使用できる。プラ
ズマは何らかの適切なプラズマ発生システム、例えば図
１Ａに記載のソース・プラズマ・システム８０Ａと、又
はバイアス・プラズマ・システム８０Ｂによって発生さ
せることができる。例えばチャンバ１３のようなＨＤＰ
チャンバ内部では上部コイル２９に１５００〜４８００
ワットの間のＲＦ電力が、側部コイル３０には３０００
〜４８００ワットの間のＲＦ電力が印加される。
【００６０】通常、プラズマ発生、膜の堆積及び基板温
度の制御にはソースＲＦ電力のみを使用する。バイアス
電力は通常、二つの理由から堆積工程には使用しない。
先ずプラズマには、アルカン・ガスとシラン・ガスから
容易に解離され、ＨＤＰのようなプラズマ中でイオン化
される水素が含まれる。イオン化の結果、形成されてく
る水素イオンはウエーハ・バイアスと、ウェーハの激し
い衝撃によって励起し得る。十分に激しい衝撃があれ
ば、水素をウエーハに注入し得る。ウエーハ内部への水
素イオンの注入は通常では望ましくないが、それは注入
した水素が基板上に形成した集積回路デバイス構造の素
子、例えば集積回路２００のゲート領域２１８の内部に
容易に拡散する可能性があり、デバイスに“ホット・キ
ャリヤ”劣化を発生させることがあり得るためである。
第二に、プラズマ中にアルゴンが存在し、ウエーハにバ
イアスがかけられているとき、アルゴン・イオンは激し
くウエーハを衝撃する傾向がある。激しい衝撃はウエー
ハから材料をスパッタリングさせ、スパッタリングした
材料はチャンバの壁面に堆積しようとする傾向がある。
その結果、非バイアス工程とは対照的にバイアス工程で
は一層高い頻度でチャンバをクリーニングする必要があ
る。アルゴンのスパッタリングも堆積させている層内の
Ｓｉ−Ｃの結び付きの様な結び付きを破壊する可能性が
ある。結び付きの破壊によって堆積した層は水分吸収の
影響を一層受けやすくなる傾向がある。
【００６１】基板温度は一般的にバリヤ堆積の間、３５
０〜４５０℃の間に維持する。工程温度の制御とターゲ
ット設定のために裏面のＨｅ冷却は任意的に適用しても
よい。時には５００ワットまでの低バイアスＲＦ電力を
採用し、裏面輻射率ウエーハ温度制御をした閉ループを
用い堆積温度制御をすることができる。例えば、エピタ
キシャル珪素ウエーハは抵抗率が比較的低く、正規の珪
素ウエーハの１〜８０Ω・ｃｍと比べるとエピ・ウエー
ハでは一般的には０．０１〜０．０２Ω・ｍである。そ
の結果、エピ・ウエーハは単一のソースＲＦ電力のみで
は加熱ができず、ウエーハを目標温度まで加熱する一助
にバイアスＲＦ電力が必要となる。例えば、当工程の
間、エピ・ウエーハを目標温度まで加熱するために低バ
イアス電力（２００ｍｍウエーハでは最大４００Ｗ又は
〜１．３Ｗ／ｃｍ2）を使用することがある。このよう
なレベルの電力はウエーハの加熱には十分大きなエネル
ギーであるが、他に関しては十分小さいため、上に述べ
たスパッタリングと水素イオン注入の問題は本質的に縮
小される。スパッタリングが望ましいギャップを充填す
る応用法にあっては対照的に、ウエーハ・バイアスは３
５００ワット程度（２００ｍｍウエーハでは〜２３Ｗ／
ｃｍ2）又はそれ以上になることがある。
【００６２】バリヤ層４０４に類似するバリヤ層は図４
（ｂ）に記載するように数層の材料から構成される集積
スタックの一部にすることができる。別の実施例にあっ
ては、バリヤ層は第一誘電体層の上面に堆積される。第
二誘電体層が次いでバリヤ層４０４の上面に堆積され
る。膜の総合厚さに比べ、バリヤ層は厚さをあまり大き
くする必要はない。例示的な実施例において、バリヤ層
は膜４００の総合厚さ約１０，０００Åの内の約５００
〜１０００Åを占める厚さにしてもよい。第一、第二誘
電体層はプラズマ強化薬品堆積（ＰＥＣＶＤ）と高密度
プラズマ薬品蒸気堆積（ＨＤＰ−ＣＶＤ）を含む何らか
の従来手段によって堆積できる。しかし、工程の集積度
の観点から、バリヤ層堆積に用いる同一チャンバ内で総
ての層を堆積させると一層便利である。それ故、例え
ば、ＨＤＰ−ＣＶＤチャンバ内でバリヤ層が堆積される
とき、第一、第二誘電体層を同一のチャンバ内でＨＤＰ
−ＣＶＤによって堆積すると便利である。
【００６３】本発明の第二実施例に従い図４（ｂ）に示
す多層集積スタックを形成するには図３（ａ）の方法を
図３（ｂ）に記載するように変更することができる。集
積スタック４０１は通常、第一層の材料４０３と、バリ
ヤ層４０５と、第二層の材料４０７から成る。第一、第
二層４０３、４０７は誘電体材料から成る層として上に
説明したが、層４０３、４０７は誘電体材料、半導体材
料及び金属を含む何らかのタイプの材料で構成してもよ
い。層４０３、４０７は特定の応用法によっては同一タ
イプ又は異なるタイプの材料にしてもよい。更に、集積
スタック４０１にはいかなる数の異なる層を含めてもよ
い。
【００６４】第二実施例の例示的な方式において、スタ
ック４０１は半導体ウエーハのような基板４０９上に堆
積する。方法３０１の第二実施例はステップ３０３でス
タートする。第一ＦＳＧ層４０３はステップ３０５で基
板４０９上に堆積される。第一材料層４０３は物理的蒸
気堆積（ＰＶＤ）、薬品蒸気堆積（ＣＶＤ）、準大気圧
ＣＶＤ（ＳＡＣＶＤ）、大気圧ＣＶＤ（ＡＰＣＶＤ）、
プラズマ補強ＣＶＤ（ＰＡＣＶＤ），ＰＥＣＶＤ及びＨ
ＤＰ−ＣＶＤを含む従来手段によって堆積してもよい。
誘電体層４０３の堆積後、ＣＨ4、ＳｉＨ4及びＡｒの流
を含むガス状混合物はステップ３０７で基板を収容した
処理チャンバに導入される。堆積ガスの流量はＣ4では
６０〜１００ｓｃｃｍ、ＳｉＨ4では１０〜３０ｓｃｃ
ｍ、Ａｒでは０〜１００ｓｃｃｍの範囲である。
【００６５】ガス状混合物は第一誘電体層４０３上への
バリヤ層４０５の堆積に備えプラズマを形成すべくステ
ップ３０９で励起する。第一実施例におけるように、工
程の集積度の観点から同一チャンバ内で誘電体層４０３
とバリヤ層４０５双方を堆積することが望ましい。好ま
しくは、プラズマは高密度プラズマ（ＨＤＰ）である。
ソースＲＦ電力、バイアスＲＦ電力、チャンバ圧力、チ
ャンバ温度及び基板温度は通常、第一実施例に関し上に
述べたそれぞれの範囲内に維持する。バリヤ層４０５は
厚さをスタック４０１の総合目標厚さと比べあまり大き
くする必要はない。一実施例にあっては、バリヤ層４０
５は総合厚さが約１０，０００Åであるスタック４０１
の内で、約５００〜１０００Åの間値を占める厚さにな
る。バリヤ層４０５の堆積に次いで、ステップ３１１で
第二誘電体層４０７を任意に堆積させてよい。あるい
は、金属、半導体材料又は他の材料から成る層を堆積さ
せてもよい。いかような従来の堆積技法でも採用できる
が、工程の集積度という理由から第二誘電体層４０７を
同一チャンバ内で第一誘電体層４０３とバリヤ層４０５
と同じように堆積することが望ましい。例示的種類の第
二実施例では、第一層４０３と第二層４０７はＳｉ
Ｈ4、４フッ化珪素（ＳｉＦ4）、酸素（Ｏ2）及びＡｒ
を使用したＨＤＰ−ＣＶＤによって堆積させたフッ化シ
リケート・ガラス（ＦＳＧ）から成る層である。
【００６６】V. 例示的なダマシーン工程 図３（ａ）〜図４（ｂ）に関し上に解説したバリヤ層と
集積スタックの堆積はダマシーン工程に利用してもよ
い。ダマシーン構造はＩＭＤ層において上に述べたタイ
プである低ｋ値バリヤ層を例えば１０〜１２層程度含め
てもよく、あるいは腐食止め層として含めることができ
る。ＩＭＤ層の形成において説明した低ｋ値バリヤ層の
堆積を利用するデュアル・ダマシーン工程集積計画の例
が図５（ａ）〜図５（ｈ）に説明されている。デュアル
・ダマシーン工程は図５（ａ）に示すように珪素基板５
００の上面に酸化物層５０２を堆積させることでスター
トする。第一Ｓｉ−Ｃ−Ｈ低ｋ値バリヤ層５０４は上に
説明したアルカン／シラン堆積工程を適用し、例えばＳ
ｉＨ4とＣＨ4を使用するＨＤＰ−ＣＶＤ方式に従い酸化
物層５０２上に堆積する。一部の用途では、層５０４は
ハードマスク又は腐食止め層として機能する。第一ＦＳ
Ｇ層５０６は図５（ｂ）に示すように第一写真平版工程
の間に堆積し、パターン化したホトレジスト層５０８で
被覆する。第一ＦＳＧ層５０６は工程の集積度を強化す
る場合のように同一チャンバ内で堆積してもよい。図５
（ｃ）では、第一エッチングが、先ず第一ＦＳＧ層に、
さらにハードマスク層に、ギャップの第一セットを形成
する。
【００６７】第一エッチングの後、ホトレジスト層５０
８は酸化環境内で例えば灰化処理によって剥離除去す
る。次いでギャップ５１０と第一ＦＳＧ層５０６をアル
ミニウムまたは銅のような金属層で被覆する。銅の場
合、シード層５１２（図５（ｃ））をギャップ５１０と
第一ＦＳＧ層５０６上に堆積させる。第一バルク銅層５
１４を図５（ｄ）に示すように堆積しギャップ５１０を
充填する。幾つかの応用法にあっては、バリヤ層（図に
は示さず）はシード層５１２の堆積前に第一ＦＳＧ層５
１６とギャップ５１０上に堆積する。バリヤ層は銅とＦ
ＳＧの内部拡散を防止する。銅層５１４は例えばＣＭＰ
によって平面化処理をする。銅層５１４の平面化処理で
は例えば相互接続構造内に第一セットの金属配管５１５
が形成される。
【００６８】銅層５１４の平面化処理後、図５（ｅ）に
示すように、第二バリヤ層５１６、第二ＦＳＧ層５１
８、第三バリヤ層５２０、第三ＦＳＧ層５２２を堆積し
てＩＭＤ層５２１を形成する。層５１８、５２０、５２
２はＩＭＤ層５２１を形成するため工程の集積度を強化
すべく例えばＤＨＰ−ＣＶＤによって同一チャンバ内で
堆積させてもよい。第二平板印刷／エッチング工程では
図５（ｆ）に示すように層５１６、５１８、５２０、５
２２の内部を貫通し、下方の銅層５１４に至る連絡路５
２４が形成される。図５（ｇ）においては、第三平板印
刷／エッチング工程で第二セットのギャップ５２６が形
成される。ギャップ５２６は第二セットの金属配管を確
立し、連絡路５２４は第二セットの金属配管と、ギャッ
プ５１０と銅層５１４によって確立される第一セットの
金属配管相互間に一組の相互接続部を確立する。次い
で、連絡路５２４とギャップ５２６は第二バルク銅層に
よって充填し、その結果形成される構造は図５（ｈ）に
示すようにアニーリングし、平面化処理する。ギャップ
５２６は第二セットの金属配管５２８を確立し、連絡賂
５２４は第二セットの金属配管５２８と第一セットの金
属配管５１５相互間に一組の相互接続部５２５を確立す
る。
【００６９】ダマシーン工程は銅の相互接続部を使用す
るデバイスに用いられるが、それは現在、銅をエッチン
グする容認され得る方法がないためである。ダマシーン
工程によって形成される構造はギャップを充填する誘電
体を必要とせず、通常、アルミニウム、タングステン、
チタン又は他の金属の金属配管を使用して形成する類似
した構造よりも小さなＲＣ遅延を規定する。その上、ギ
ャップの充填が問題にはならぬため、ダマシーン工程で
はより大きな堆積速度を採用できる。バリヤ層５０６、
５１６、５２０のいずれも図２、図３（ａ）、図３
（ｂ）、図４（ａ）、図４（ｂ）に関し上に述べたアル
カン・シラン・バリヤ層堆積によって堆積できる。ある
いは、窒化珪素層のように、一層又はそれ以上のバリヤ
層５０６、５１６、５２０を堆積させることが望ましい
ことがある。これはＦＳＧ層とバリヤ層のように、窒化
珪素はＨＤＰ−ＣＶＤ方式によって堆積できるため、工
程の集積度の観点から有利であろう。
【００７０】VI. 実験の結果 実験の結果には低ｋ値バリヤ層がＣＨ4とＳｉＨ4と共に
ＨＤＰ−ＣＶＤ方式を採用し上述した方法に従い達成可
能であることが証明された。バリヤ層の厚さは約５００
〜１０００Åの範囲であった。低ｋ値バリヤ層は以下の
ような四種の異なるタイプの誘電体層上に堆積させた。
【００７１】１）ＨＤＰ−ＣＶＤによって堆積したＦＳ
Ｇ ２）ＴＥＯＳを用いたＰＥＣＶＤによって堆積したＦＳ
Ｇ ３）ＨＤＰ−ＣＶＤによって堆積したＵＳＧ ４）ＴＥＯＳを用いたＰＥＣＶＤによって堆積したＵＳ
Ｇ サンプル・バリヤ層をＡｐｐｌｉｅｄ Ｍａｔｅｒｉａ
ｌｓ社が製作したアルチマ（Ｕｌｔｉｍａ）・チャンバ
内で２００ｍｍ珪素ウエーハとエピ（ｅｐｉ）・ウエー
ハ上に堆積させた。バリヤ層堆積実験の図案を図６に纏
めている。図６にはアルゴン流量の各関数としての層厚
さの非均一性、堆積速度、屈折率（ＲＩ）及び誘電率
と、ＣＨ4／ＳｉＨ4比、上部ソースＲＦ電力（ＴＯＳＲ
Ｆ）及びデュアル・ゾーン・システムにおける外部ヘリ
ューム圧力に対する内部ヘリューム圧力の比（Ｈｅ（ｉ
ｎ／ｏｕｔ））をプロットする合体されたグラフが記載
されている。ｋ値、ＲＩ及び堆積速度、総ては大きくＣ
Ｈ4／ＳｉＨ4比によって決まることに注目してほしい。
一般に、ｋ値とＲＩはＣＨ4／ＳｉＨ4比が大きくなるに
つれて増加するが、堆積速度は低減する。図７はＣＨ4
／ＳｉＨ4比の関数としてのＲＩの一層詳細なグラフを
記載する。 ＲＩ値はＣＨ4／ＳｉＨ4比が約１以上に増
加すると急速に低下する。ＣＨ4／ＳｉＨ4の比が約５以
上では、ＲＩの低下は著しく緩やかな勾配である。これ
ら実験の結果にはｋ値が約４．１〜４．３の間にあり、
ＲＩ値が約１．７〜１．８の範囲にあるバリヤ層は本発
明の方法の各実施例を採用して達成できることが示され
ている。
【００７２】バリヤ層を含むウエーハを繰り返しアニー
リング熱処理することでＨＤＰ−ＣＶＤ低ｋ値バリヤ層
の付着力をテストした。各ウエーハは約３０分の加熱サ
イクルで約４１０℃まで加熱した。ウエーハ毎にこのよ
うな加熱サイクルを六回実施した。ウエーハ全数の目視
検査では層剥離や気泡は認められなかった。共焦点顕微
鏡下での綿密なウエーハ検査でも気泡又は層剥離は認め
られなかった。
【００７３】本発明の二、三実施例を詳しく解説してき
たので、本発明による低誘電率の酸化物層を堆積する本
発明に相当する他の多くの方法又は代替的方法について
は当技術に詳しい者にとっては明らかであろう。
【００７４】これらの本発明の代替的方法と本発明に相
当する方法は本発明の範囲内に含めるつもりである。
【図面の簡単な説明】
【図１Ａ】図１Ａは本発明による高密度薬品蒸気堆積シ
ステムの一実施例の簡略化した図である。
【図１Ｂ】図１Ｂは図１Ａの例示的なＣＶＤ処理チャン
バに組み合わせて使用できるガス・リングの簡略化した
断面である。
【図１Ｃ】図１Ｃは図１Ａの例示的なＣＶＤ処理チャン
バと共に使用できるモニタとライト・ペンの簡略化した
図である。
【図１Ｄ】図１Ｄは図１Ａの例示的なＣＶＤ処理チャン
バの制御に用いる例示的な工程制御コンピュータ・プロ
グラム作品のフローチャートである。
【図２】図２は本発明の方法により製作した半導体デバ
イスの簡略化した断面図である。
【図３Ａ】図３（ａ）は本発明の方法の第一実施例の流
れ線図である。
【図３Ｂ】図３（ｂ）は本発明の方法の第二実施例の流
れ線図である。
【図４Ａ】図４Ａは、本発明の方法の第一実施例によっ
て堆積させた集積スタックの断面図である。
【図４Ｂ】図４Ｂは、本発明の方法の第二実施例によっ
て堆積させた集積スタックの断面図である。
【図５】図５（ａ）〜図５（ｈ）は部分形成した集積回
路の断面で、本発明の実施例による集積デュアル・ダマ
シーン工程を経ることになる。
【図６】図６は本発明の方法の各実施例に対する実験の
図案を図解する複合グラフを記載する。
【図７】図７は本発明の各実施例によって堆積させた各
膜に対するＣＨ4／ＳｉＨ4比の関数としての屈折率のグ
ラフである。
【符号の説明】
１０−高密度プラズマ薬品蒸気堆積（ＨＤＰ−ＣＶＤ）
システム、１３−処理チャンバ、１４−ドーム、１６−
プラズマ処理領域、１７−基板、１８−基板支持部材、
１９−基板受け部分、２０−静電チャック、２１−ベー
ス部分、２２−本体部材、２３−ヒータ・プレート、２
４−低温プレート、２５−スロットル・ボデー、２６−
スロットル・バルブ、２７−ゲート・バルブ、２８−タ
ーボ分子ポンプ、２９−上部コイル、３０−側部コイ
ル、３１Ｃ−バイアスＲＦ発電機、３２Ｃ−バイアス整
合回路網、３３−ガス供給システム、３４Ａ〜３４Ｆ−
ガス・ソース、３５Ａ’、３５Ｂ’−ガス流制御装置、
３７−ガス・リング、３８−ガス供給配管、３９−第一
ソース・ガス・ノズル、４０−第二ソース・ガス・ノズ
ル、５０−遠隔プラズマ・クリーニング・システム、５
１−遠隔マイクロ波発生装置、６０−システム・コント
ローラ、６１−プロセッサ、６２−記憶装置 ７０−真空システム、７３：プロセッサ・セレクタ、７
５：プロセッサ・シーケンサ、７７ａ：ＣＶＤ／スパッ
タリング・チャンバに対するチャンバ・マネージャ、７
７ｂ：チャンバ・マネージャ、７７ｃ：チャンバ・マネ
ージャ、８０：基板の位置決め、８０Ａ−ソース・プラ
ズマ・システム、８３：工程ガス制御、８５：圧力制
御、８７：プラズマ制御２００−集積回路、２０３−Ｎ
ＭＯＳトランジスタ、２０６−ＰＭＯＳトランジスタ、
２１２−ソース領域、２１５−ドレン領域、２１８−ゲ
ート領域、２２０−電界酸化領域、２２１−先駆金属誘
電体層、２２４−接点、２２６−連絡路（バイヤ：ｖｉ
ａ）、２２７−金属間誘電体（ＩＭＤ）層、２２８−金
属間誘電体層、２２９−金属間誘電体層、２４０−金属
層、２４２−金属層、２４４−金属層、２４６−金属
層。
フロントページの続き (72)発明者 ヒッケム ムサード アメリカ合衆国， カリフォルニア州， サンタ クララ， グラナダ アヴェニュ ー 3500 ナンバー364 (72)発明者 セオン−メー チョー アメリカ合衆国， カリフォルニア州， サンタ クララ， サラトガ アベニュー 121 アパートメントナンバー4116 (72)発明者 ダナ トリビューラ アメリカ合衆国， カリフォルニア州， パロ アルト， グインダ ストリート 544

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】 処理チャンバの内部に配した基板上に膜
    を堆積する方法であって、 （ａ）珪素含有ガスと炭化水素含有ガスから成るガス状
    混合物をチャンバに流すステップと、 （ｂ）ガス状混合物からプラズマを発生し、プラズマを
    用いて基板上に膜を堆積するステップとを含む方法。
  2. 【請求項２】 膜がダマシーン構造における金属間誘電
    体層の一部である、請求項１に記載の方法。
  3. 【請求項３】 プラズマが高密度プラズマである、請求
    項１に記載の方法。
  4. 【請求項４】 珪素含有ガスがシランを含む、請求項１
    に記載の方法。
  5. 【請求項５】 シランがモノシラン（ＳｉＨ4）、ジシ
    ラン（Ｓｉ2Ｈ6）、トリシラン（Ｓｉ3Ｈ8）又はテトラ
    シラン（Ｓｉ4Ｈ10）である、請求項４に記載の方法。
  6. 【請求項６】 炭化水素含有ガスがアルカンを含む、請
    求項１に記載の方法。
  7. 【請求項７】 アルカンがメタン、エタン、ブタン、プ
    ロパン、ペンタン又はヘキサンである、請求項６に記載
    の方法。
  8. 【請求項８】 ガス状混合物が本質的には一種又はそれ
    以上の炭化水素ガスと、珪素含有ガスと、不活性ガスと
    から成る、請求項１に記載の方法。
  9. 【請求項９】 ガス状混合物が１：１以上の炭素：珪素
    比を有する、請求項１に記載の方法。
  10. 【請求項１０】 炭素：珪素比が約３：１と約５：１の
    間にある、請求項１に記載の方法。
  11. 【請求項１１】 膜が珪素（Ｓｉ）と、炭素（Ｃ）と、
    水素（Ｈ）とを含む、請求項１に記載の方法。
  12. 【請求項１２】 炭素と珪素が約５５／４５と約６５／
    ３５の間のＣ／Ｓｉ原子比で膜に組み入れられる、請求
    項１１に記載の方法。
  13. 【請求項１３】 水素が約５０原子％又はそれ以下の濃
    度で膜に組み入れられる、請求項１１に記載の方法。
  14. 【請求項１４】 膜が約４．０又はそれ以下の総合誘電
    率を有する、請求項１に記載の方法。
  15. 【請求項１５】 膜がバリヤ層を含む、請求項１に記載
    の方法。
  16. 【請求項１６】 バリヤ層が約４．５又はそれ以下の誘
    電率を有する、請求項１５に記載の方法。
  17. 【請求項１７】 バリヤ層が約５００Åと１０００Åの
    間の厚さを有する、請求項１５に記載の方法。
  18. 【請求項１８】 バリヤ層が基板上の第一層の材料上に
    堆積され、層が約３．５又はそれ以下の誘電率を有す
    る、請求項１５に記載の方法。
  19. 【請求項１９】更に、バリヤ層上に一層の材料を堆積す
    るステップを含み、層の材料が約３．５又はそれ以下の
    誘電率を有する請求項１５に記載の方法。
  20. 【請求項２０】 処理チャンバ内の基板上にバリヤ層を
    堆積する方法であって、 （ａ）シラン（ＳｉＨ4）とメタン（ＣＨ4）の流れを含
    むガス状混合物をチャンバの内部に流すステップと、 （ｂ）ガス状混合物から高密度プラズマを発生するステ
    ップと、 （ｃ）プラズマを用い基板上にバリヤ層を堆積するステ
    ップとを含む方法。
  21. 【請求項２１】 シランとメタンの流れが約３：１と
    ８：１の間のメタン：シラン流量比の流量で供給され
    る、請求項２０に記載の方法。
  22. 【請求項２２】 ガス状混合物が更にアルゴン（Ａｒ）
    の流れを含む、請求項２１に記載の方法。
  23. 【請求項２３】 バリヤ層が約４．５又はそれ以下の誘
    電率を有する、請求項２０に記載の方法。
  24. 【請求項２４】 バリヤ層が珪素（Ｓｉ）と、炭素
    （Ｃ）と、水素（Ｈ）とを含む、請求項２０に記載の方
    法。
  25. 【請求項２５】 処理チャンバと、プラズマ発生システ
    ムと、基板ホルダと、処理チャンバの内部にガスを導入
    する構造のガス供給システムとを備えた基板処理システ
    ムの運転を管理するもので、 （ａ）珪素含有ガスと炭化水素含有ガスの各流れを含む
    ガス状混合物をチャンバの内部に流すステップと、 （ｂ）基板上に亘り膜を堆積するためガス状混合物から
    プラズマを発生するステップに従い処理チャンバ内に配
    した基板上に膜を形成するため基板処理システムを運転
    するための命令を含む、コンピュータ読み取りプログラ
    ムを内部に包含するコンピュータ読み取り記憶媒体。
  26. 【請求項２６】 基板処理システムであって、 処理チャンバを確立するハウジングと、 処理チャンバに結合したプラズマ発生システムと、 基板処理の間に基板を保持する構造の基板ホルダと、 処理チャンバの内部にガスを導入する構造のガス供給シ
    ステムと、 ガス供給システムとプラズマ発生システムとを制御する
    制御装置と、 （ａ）珪素含有ガスとアルカン含有ガスの各流を含むガ
    ス状混合物を処理チャンバの内部に流すためガス供給シ
    ステムを管理する第一セットの命令と、 （ｂ）プラズマを用い基板上全面に亘り膜を堆積するた
    めガス状混合物からプラズマを発生させるべくプラズマ
    発生システムを管理する第二セットの命令を含み、基板
    処理システムの運転を管理するコンピュータ読み取りプ
    ログラムを内部に包含するコンピュータ読み取り記憶媒
    体から成る制御装置に結び付けられた記憶装置とから構
    成される基板処理システム。
JP2000334853A 1999-11-01 2000-11-01 バリヤ層を堆積する方法 Expired - Fee Related JP4659202B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/431411 1999-11-01
US09/431,411 US6399489B1 (en) 1999-11-01 1999-11-01 Barrier layer deposition using HDP-CVD

Publications (2)

Publication Number Publication Date
JP2001203201A true JP2001203201A (ja) 2001-07-27
JP4659202B2 JP4659202B2 (ja) 2011-03-30

Family

ID=23711827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000334853A Expired - Fee Related JP4659202B2 (ja) 1999-11-01 2000-11-01 バリヤ層を堆積する方法

Country Status (5)

Country Link
US (2) US6399489B1 (ja)
EP (1) EP1096038A1 (ja)
JP (1) JP4659202B2 (ja)
KR (1) KR100743789B1 (ja)
TW (1) TW478098B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282566A (ja) * 2002-01-15 2003-10-03 Tokyo Electron Ltd 成膜方法及び成膜装置
JP2013539164A (ja) * 2010-08-06 2013-10-17 ラム リサーチ コーポレーション 分散型マルチゾーンプラズマ源システム、方法、および、装置
JP2013539587A (ja) * 2010-08-06 2013-10-24 ラム リサーチ コーポレーション 独立的なプラズマ源制御のためのシステム、方法、および、装置
US11384429B2 (en) 2008-04-29 2022-07-12 Applied Materials, Inc. Selective cobalt deposition on copper surfaces
US11959167B2 (en) 2022-06-07 2024-04-16 Applied Materials, Inc. Selective cobalt deposition on copper surfaces

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429120B1 (en) 2000-01-18 2002-08-06 Micron Technology, Inc. Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals
US6312793B1 (en) * 1999-05-26 2001-11-06 International Business Machines Corporation Multiphase low dielectric constant material
US6821571B2 (en) * 1999-06-18 2004-11-23 Applied Materials Inc. Plasma treatment to enhance adhesion and to minimize oxidation of carbon-containing layers
US6399489B1 (en) * 1999-11-01 2002-06-04 Applied Materials, Inc. Barrier layer deposition using HDP-CVD
US6420262B1 (en) 2000-01-18 2002-07-16 Micron Technology, Inc. Structures and methods to enhance copper metallization
US6376370B1 (en) * 2000-01-18 2002-04-23 Micron Technology, Inc. Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy
US7262130B1 (en) * 2000-01-18 2007-08-28 Micron Technology, Inc. Methods for making integrated-circuit wiring from copper, silver, gold, and other metals
EP1305838B8 (en) 2000-03-24 2007-10-03 Cymbet Corporation Low-temperature fabrication of thin-film energy-storage devices
US6511923B1 (en) * 2000-05-19 2003-01-28 Applied Materials, Inc. Deposition of stable dielectric films
US6674167B1 (en) * 2000-05-31 2004-01-06 Micron Technology, Inc. Multilevel copper interconnect with double passivation
JP3954312B2 (ja) * 2001-01-15 2007-08-08 ローム株式会社 半導体装置の製造方法
US6596653B2 (en) * 2001-05-11 2003-07-22 Applied Materials, Inc. Hydrogen assisted undoped silicon oxide deposition process for HDP-CVD
US6740601B2 (en) * 2001-05-11 2004-05-25 Applied Materials Inc. HDP-CVD deposition process for filling high aspect ratio gaps
KR100422348B1 (ko) * 2001-06-15 2004-03-12 주식회사 하이닉스반도체 반도체소자의 제조방법
US6991999B2 (en) 2001-09-07 2006-01-31 Applied Materials, Inc. Bi-layer silicon film and method of fabrication
GB0129567D0 (en) * 2001-12-11 2002-01-30 Trikon Technologies Ltd Diffusion barrier
US6890850B2 (en) * 2001-12-14 2005-05-10 Applied Materials, Inc. Method of depositing dielectric materials in damascene applications
US7091137B2 (en) * 2001-12-14 2006-08-15 Applied Materials Bi-layer approach for a hermetic low dielectric constant layer for barrier applications
US6838393B2 (en) * 2001-12-14 2005-01-04 Applied Materials, Inc. Method for producing semiconductor including forming a layer containing at least silicon carbide and forming a second layer containing at least silicon oxygen carbide
US7214594B2 (en) * 2002-03-26 2007-05-08 Intel Corporation Method of making semiconductor device using a novel interconnect cladding layer
US7749563B2 (en) * 2002-10-07 2010-07-06 Applied Materials, Inc. Two-layer film for next generation damascene barrier application with good oxidation resistance
US7603144B2 (en) * 2003-01-02 2009-10-13 Cymbet Corporation Active wireless tagging system on peel and stick substrate
US6906436B2 (en) * 2003-01-02 2005-06-14 Cymbet Corporation Solid state activity-activated battery device and method
US7294209B2 (en) * 2003-01-02 2007-11-13 Cymbet Corporation Apparatus and method for depositing material onto a substrate using a roll-to-roll mask
US20040131760A1 (en) * 2003-01-02 2004-07-08 Stuart Shakespeare Apparatus and method for depositing material onto multiple independently moving substrates in a chamber
US6790788B2 (en) * 2003-01-13 2004-09-14 Applied Materials Inc. Method of improving stability in low k barrier layers
US6808748B2 (en) * 2003-01-23 2004-10-26 Applied Materials, Inc. Hydrogen assisted HDP-CVD deposition process for aggressive gap-fill technology
US20040191559A1 (en) * 2003-03-26 2004-09-30 Bustamante Anthony T. Method and apparatus for strengthening steel and cast iron parts
US7723228B2 (en) * 2003-05-20 2010-05-25 Applied Materials, Inc. Reduction of hillocks prior to dielectric barrier deposition in Cu damascene
US7371427B2 (en) * 2003-05-20 2008-05-13 Applied Materials, Inc. Reduction of hillocks prior to dielectric barrier deposition in Cu damascene
JP3892826B2 (ja) * 2003-05-26 2007-03-14 株式会社東芝 電力増幅器及びこれを用いた無線通信装置
US6958112B2 (en) * 2003-05-27 2005-10-25 Applied Materials, Inc. Methods and systems for high-aspect-ratio gapfill using atomic-oxygen generation
US6903031B2 (en) * 2003-09-03 2005-06-07 Applied Materials, Inc. In-situ-etch-assisted HDP deposition using SiF4 and hydrogen
US7067437B2 (en) * 2003-09-12 2006-06-27 International Business Machines Corporation Structures with improved interfacial strength of SiCOH dielectrics and method for preparing the same
US20050118770A1 (en) * 2003-10-01 2005-06-02 Texas Instruments, Inc. Method for introducing hydrogen into a channel region of a metal oxide semiconductor (MOS) device
US7211351B2 (en) * 2003-10-16 2007-05-01 Cymbet Corporation Lithium/air batteries with LiPON as separator and protective barrier and method
EP1714333A2 (en) * 2004-01-06 2006-10-25 Cymbet Corporation Layered barrier structure having one or more definable layers and method
DE102004010094B3 (de) * 2004-02-27 2005-12-22 Infineon Technologies Ag Halbleiterbauelement mit mindestens einer organischen Halbleiterschicht und Verfahren zu dessen Herstellung
US7030041B2 (en) * 2004-03-15 2006-04-18 Applied Materials Inc. Adhesion improvement for low k dielectrics
US20050260356A1 (en) * 2004-05-18 2005-11-24 Applied Materials, Inc. Microcontamination abatement in semiconductor processing
US20050277302A1 (en) * 2004-05-28 2005-12-15 Nguyen Son V Advanced low dielectric constant barrier layers
US7229931B2 (en) * 2004-06-16 2007-06-12 Applied Materials, Inc. Oxygen plasma treatment for enhanced HDP-CVD gapfill
US7229041B2 (en) * 2004-06-30 2007-06-12 Ohio Central Steel Company Lifting lid crusher
US7183227B1 (en) * 2004-07-01 2007-02-27 Applied Materials, Inc. Use of enhanced turbomolecular pump for gapfill deposition using high flows of low-mass fluent gas
US7288205B2 (en) * 2004-07-09 2007-10-30 Applied Materials, Inc. Hermetic low dielectric constant layer for barrier applications
US7087536B2 (en) * 2004-09-01 2006-08-08 Applied Materials Silicon oxide gapfill deposition using liquid precursors
US7166544B2 (en) * 2004-09-01 2007-01-23 Applied Materials, Inc. Method to deposit functionally graded dielectric films via chemical vapor deposition using viscous precursors
US7294851B2 (en) 2004-11-03 2007-11-13 Infineon Technologies Ag Dense seed layer and method of formation
US20060094257A1 (en) * 2004-11-04 2006-05-04 Tower Semiconductor Ltd. Low thermal budget dielectric stack for SONOS nonvolatile memories
US20060154494A1 (en) * 2005-01-08 2006-07-13 Applied Materials, Inc., A Delaware Corporation High-throughput HDP-CVD processes for advanced gapfill applications
WO2007011898A2 (en) 2005-07-15 2007-01-25 Cymbet Corporation Apparatus and method for making thin-film batteries with soft and hard electrolyte layers
US7776478B2 (en) 2005-07-15 2010-08-17 Cymbet Corporation Thin-film batteries with polymer and LiPON electrolyte layers and method
US20070012244A1 (en) * 2005-07-15 2007-01-18 Cymbet Corporation Apparatus and method for making thin-film batteries with soft and hard electrolyte layers
US7678715B2 (en) * 2007-12-21 2010-03-16 Applied Materials, Inc. Low wet etch rate silicon nitride film
US20090200494A1 (en) * 2008-02-11 2009-08-13 Varian Semiconductor Equipment Associates, Inc. Techniques for cold implantation of carbon-containing species
US8003957B2 (en) * 2008-02-11 2011-08-23 Varian Semiconductor Equipment Associates, Inc. Ethane implantation with a dilution gas
JP5365107B2 (ja) * 2008-09-02 2013-12-11 Ｔｄｋ株式会社 電気化学素子用電極の製造方法
US20100059110A1 (en) * 2008-09-11 2010-03-11 Applied Materials, Inc. Microcrystalline silicon alloys for thin film and wafer based solar applications
US20110052797A1 (en) * 2009-08-26 2011-03-03 International Business Machines Corporation Low Temperature Plasma-Free Method for the Nitridation of Copper
US9853325B2 (en) 2011-06-29 2017-12-26 Space Charge, LLC Rugged, gel-free, lithium-free, high energy density solid-state electrochemical energy storage devices
US10601074B2 (en) 2011-06-29 2020-03-24 Space Charge, LLC Rugged, gel-free, lithium-free, high energy density solid-state electrochemical energy storage devices
US11527774B2 (en) 2011-06-29 2022-12-13 Space Charge, LLC Electrochemical energy storage devices
US10325773B2 (en) 2012-06-12 2019-06-18 Novellus Systems, Inc. Conformal deposition of silicon carbide films
US9234276B2 (en) 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
JP6167673B2 (ja) 2013-05-31 2017-07-26 東京エレクトロン株式会社 成膜装置、成膜方法及び記憶媒体
KR101566920B1 (ko) * 2013-06-11 2015-11-17 이이쿠보 유이치 유전체 장벽 방전을 통해 실란가스에서 디실란, 트리실란 가스를 제조하는 제조방법
US20160314964A1 (en) * 2015-04-21 2016-10-27 Lam Research Corporation Gap fill using carbon-based films
US11011384B2 (en) 2017-04-07 2021-05-18 Applied Materials, Inc. Gapfill using reactive anneal
CN110998790A (zh) * 2017-08-04 2020-04-10 朗姆研究公司 在水平表面上的选择性沉积SiN
WO2019173626A1 (en) 2018-03-07 2019-09-12 Space Charge, LLC Thin-film solid-state energy-storage devices
DE102018110240A1 (de) * 2018-04-27 2019-10-31 Infineon Technologies Ag Halbleitervorrichtung und Herstellung
KR20210063434A (ko) 2018-10-19 2021-06-01 램 리써치 코포레이션 갭 충진 (gapfill) 을 위한 도핑되거나 도핑되지 않은 실리콘 카바이드 증착 및 원격 수소 플라즈마 노출
WO2021050052A1 (en) * 2019-09-10 2021-03-18 Applied Materials, Inc. High density plasma cvd for display encapsulation application

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5545223U (ja) * 1978-09-18 1980-03-25
JPH01115162A (ja) * 1987-10-29 1989-05-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
JPH08250594A (ja) * 1995-02-02 1996-09-27 Dow Corning Corp 炭化ケイ素の金属拡散障壁層
JP2000286252A (ja) * 1999-03-31 2000-10-13 Nec Corp 半導体装置の製造方法

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3627721A (en) 1969-01-02 1971-12-14 Merck & Co Inc A method for the preparation of (cis-1,2-epoxypropyl)phosphonic dihalide
JPS5998726A (ja) 1982-11-26 1984-06-07 Seiko Epson Corp 酸化膜形成法
US4557946A (en) 1983-06-03 1985-12-10 Edward Sacher Moisture impermeability or organosilicone films
JPS6014248A (ja) * 1983-07-06 1985-01-24 Fuji Photo Film Co Ltd 電子写真用感光体
JPS60111480A (ja) 1983-11-22 1985-06-17 Toshiba Corp 薄膜発光素子
US4845054A (en) 1985-06-14 1989-07-04 Focus Semiconductor Systems, Inc. Low temperature chemical vapor deposition of silicon dioxide films
US4812325A (en) 1985-10-23 1989-03-14 Canon Kabushiki Kaisha Method for forming a deposited film
US4789648A (en) 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
US5000113A (en) 1986-12-19 1991-03-19 Applied Materials, Inc. Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process
GB8630918D0 (en) 1986-12-24 1987-02-04 Pilkington Brothers Plc Coatings on glass
US5028566A (en) 1987-04-10 1991-07-02 Air Products And Chemicals, Inc. Method of forming silicon dioxide glass films
JPH077759B2 (ja) 1987-08-20 1995-01-30 株式会社半導体エネルギ−研究所 絶縁膜形成方法
US4798629A (en) 1987-10-22 1989-01-17 Motorola Inc. Spin-on glass for use in semiconductor processing
US4900591A (en) 1988-01-20 1990-02-13 The United States Of America As Represented By The Secretary Of The Air Force Method for the deposition of high quality silicon dioxide at low temperature
US4894352A (en) 1988-10-26 1990-01-16 Texas Instruments Inc. Deposition of silicon-containing films using organosilicon compounds and nitrogen trifluoride
US4981724A (en) 1988-10-27 1991-01-01 Hochberg Arthur K Deposition of silicon oxide films using alkylsilane liquid sources
US4973511A (en) 1988-12-01 1990-11-27 Monsanto Company Composite solar/safety film and laminated window assembly made therefrom
US5266409A (en) * 1989-04-28 1993-11-30 Digital Equipment Corporation Hydrogenated carbon compositions
FR2651782B1 (fr) 1989-09-14 1993-03-19 Air Liquide Procede pour la realisation d'un depot d'un revetement protecteur inorganique et amorphe sur un substrat polymerique organique.
JPH0740569B2 (ja) 1990-02-27 1995-05-01 エイ・ティ・アンド・ティ・コーポレーション Ｅｃｒプラズマ堆積方法
US5120680A (en) 1990-07-19 1992-06-09 At&T Bell Laboratories Method for depositing dielectric layers
CA2048168A1 (en) 1990-08-03 1992-02-04 John T. Felts Silicon oxide based thin film vapour barriers
NL9001770A (nl) 1990-08-06 1992-03-02 Philips Nv Werkwijze voor het aanbrengen van een siliciumdioxide-laag op een substraat door middel van chemische reactie uit de dampfase bij verlaagde druk (lpcvd).
US5040046A (en) 1990-10-09 1991-08-13 Micron Technology, Inc. Process for forming highly conformal dielectric coatings in the manufacture of integrated circuits and product produced thereby
US5314724A (en) 1991-01-08 1994-05-24 Fujitsu Limited Process for forming silicon oxide film
US5352493A (en) 1991-05-03 1994-10-04 Veniamin Dorfman Method for forming diamond-like nanocomposite or doped-diamond-like nanocomposite films
US5246887A (en) 1991-07-10 1993-09-21 At&T Bell Laboratories Dielectric deposition
US5204141A (en) 1991-09-18 1993-04-20 Air Products And Chemicals, Inc. Deposition of silicon dioxide films at temperatures as low as 100 degree c. by lpcvd using organodisilane sources
US5224441A (en) 1991-09-27 1993-07-06 The Boc Group, Inc. Apparatus for rapid plasma treatments and method
JPH06163521A (ja) 1992-11-17 1994-06-10 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JPH05267480A (ja) 1992-03-21 1993-10-15 Ricoh Co Ltd 半導体装置とその製造方法
JP2934353B2 (ja) 1992-06-24 1999-08-16 三菱電機株式会社 半導体装置およびその製造方法
US5739579A (en) 1992-06-29 1998-04-14 Intel Corporation Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections
US5874367A (en) 1992-07-04 1999-02-23 Trikon Technologies Limited Method of treating a semi-conductor wafer
JP2884968B2 (ja) 1992-11-17 1999-04-19 東亞合成株式会社 シリコン酸化膜の製造方法
US5753564A (en) 1992-11-24 1998-05-19 Sumitomo Metal Industries, Ltd. Method for forming a thin film of a silicon oxide on a silicon substrate, by BCR plasma
JP2684942B2 (ja) 1992-11-30 1997-12-03 日本電気株式会社 化学気相成長法と化学気相成長装置および多層配線の製造方法
US5465680A (en) 1993-07-01 1995-11-14 Dow Corning Corporation Method of forming crystalline silicon carbide coatings
US5433786A (en) 1993-08-27 1995-07-18 The Dow Chemical Company Apparatus for plasma enhanced chemical vapor deposition comprising shower head electrode with magnet disposed therein
US5364666A (en) 1993-09-23 1994-11-15 Becton, Dickinson And Company Process for barrier coating of plastic objects
JP2899600B2 (ja) 1994-01-25 1999-06-02 キヤノン販売 株式会社 成膜方法
US5508368A (en) 1994-03-03 1996-04-16 Diamonex, Incorporated Ion beam process for deposition of highly abrasion-resistant coatings
US5618619A (en) 1994-03-03 1997-04-08 Monsanto Company Highly abrasion-resistant, flexible coatings for soft substrates
US5888593A (en) 1994-03-03 1999-03-30 Monsanto Company Ion beam process for deposition of highly wear-resistant optical coatings
US5858880A (en) 1994-05-14 1999-01-12 Trikon Equipment Limited Method of treating a semi-conductor wafer
JPH0855913A (ja) 1994-06-07 1996-02-27 Texas Instr Inc <Ti> サブミクロン相互接続の選択的空隙充填方法
US5563105A (en) 1994-09-30 1996-10-08 International Business Machines Corporation PECVD method of depositing fluorine doped oxide using a fluorine precursor containing a glass-forming element
JP3495116B2 (ja) 1994-10-31 2004-02-09 東レ・ダウコーニング・シリコーン株式会社 撥水性薄膜およびその製造方法
JPH08181210A (ja) 1994-12-26 1996-07-12 Toshiba Corp 半導体装置の製造方法
JPH08181276A (ja) 1994-12-26 1996-07-12 Toshiba Corp 半導体装置の製造方法
TW285753B (ja) 1995-01-04 1996-09-11 Air Prod & Chem
US5593740A (en) 1995-01-17 1997-01-14 Synmatix Corporation Method and apparatus for making carbon-encapsulated ultrafine metal particles
JP3176017B2 (ja) 1995-02-15 2001-06-11 株式会社東芝 半導体装置の製造方法
US5534462A (en) 1995-02-24 1996-07-09 Motorola, Inc. Method for forming a plug and semiconductor device having the same
JPH08236518A (ja) 1995-02-28 1996-09-13 Hitachi Ltd シリコン酸化膜の形成方法
JPH08288286A (ja) 1995-04-19 1996-11-01 Sharp Corp シリコン酸化膜の成膜方法
US5637351A (en) 1995-05-11 1997-06-10 Air Products And Chemicals, Inc. Chemical vapor deposition (CVD) of silicon dioxide films using oxygen-silicon source reactants and a free radical promoter
FR2734402B1 (fr) 1995-05-15 1997-07-18 Brouquet Pierre Procede pour l'isolement electrique en micro-electronique, applicable aux cavites etroites, par depot d'oxyde a l'etat visqueux et dispositif correspondant
JP3463416B2 (ja) 1995-06-23 2003-11-05 ソニー株式会社 絶縁膜の製造方法および半導体装置
US5638251A (en) 1995-10-03 1997-06-10 Advanced Refractory Technologies, Inc. Capacitive thin films using diamond-like nanocomposite materials
JPH09116011A (ja) 1995-10-23 1997-05-02 Mitsubishi Electric Corp 半導体装置およびその製造方法
TW328971B (en) 1995-10-30 1998-04-01 Dow Corning Method for depositing Si-O containing coatings
JPH09237785A (ja) 1995-12-28 1997-09-09 Toshiba Corp 半導体装置およびその製造方法
US5693563A (en) 1996-07-15 1997-12-02 Chartered Semiconductor Manufacturing Pte Ltd. Etch stop for copper damascene process
US5807785A (en) 1996-08-02 1998-09-15 Applied Materials, Inc. Low dielectric constant silicon dioxide sandwich layer
DE19781956B4 (de) 1996-08-24 2006-06-14 Trikon Equipments Ltd., Newport Verfahren zum Aufbringen einer planarisierten dielektrischen Schicht auf einem Halbleitersubstrat
US5661093A (en) * 1996-09-12 1997-08-26 Applied Materials, Inc. Method for the stabilization of halogen-doped films through the use of multiple sealing layers
US5800878A (en) * 1996-10-24 1998-09-01 Applied Materials, Inc. Reducing hydrogen concentration in pecvd amorphous silicon carbide films
US5834162A (en) 1996-10-28 1998-11-10 Regents Of The University Of California Process for 3D chip stacking
EP0885983A1 (en) 1997-06-19 1998-12-23 N.V. Bekaert S.A. Method for coating a substrate with a diamond like nanocomposite composition
US5821168A (en) 1997-07-16 1998-10-13 Motorola, Inc. Process for forming a semiconductor device
US5891799A (en) 1997-08-18 1999-04-06 Industrial Technology Research Institute Method for making stacked and borderless via structures for multilevel metal interconnections on semiconductor substrates
US6051321A (en) * 1997-10-24 2000-04-18 Quester Technology, Inc. Low dielectric constant materials and method
US6291334B1 (en) 1997-12-19 2001-09-18 Applied Materials, Inc. Etch stop layer for dual damascene process
US6251770B1 (en) * 1999-06-30 2001-06-26 Lam Research Corp. Dual-damascene dielectric structures and methods for making the same
US6399489B1 (en) * 1999-11-01 2002-06-04 Applied Materials, Inc. Barrier layer deposition using HDP-CVD

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5545223U (ja) * 1978-09-18 1980-03-25
JPH01115162A (ja) * 1987-10-29 1989-05-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
JPH08250594A (ja) * 1995-02-02 1996-09-27 Dow Corning Corp 炭化ケイ素の金属拡散障壁層
JP2000286252A (ja) * 1999-03-31 2000-10-13 Nec Corp 半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282566A (ja) * 2002-01-15 2003-10-03 Tokyo Electron Ltd 成膜方法及び成膜装置
US11384429B2 (en) 2008-04-29 2022-07-12 Applied Materials, Inc. Selective cobalt deposition on copper surfaces
JP2013539164A (ja) * 2010-08-06 2013-10-17 ラム リサーチ コーポレーション 分散型マルチゾーンプラズマ源システム、方法、および、装置
JP2013539587A (ja) * 2010-08-06 2013-10-24 ラム リサーチ コーポレーション 独立的なプラズマ源制御のためのシステム、方法、および、装置
KR20130137589A (ko) * 2010-08-06 2013-12-17 램 리써치 코포레이션 분리된 플라즈마 소스 제어를 위한 시스템, 방법 및 장치
KR101868646B1 (ko) * 2010-08-06 2018-06-18 램 리써치 코포레이션 분리된 플라즈마 소스 제어를 위한 시스템, 방법 및 장치
US11959167B2 (en) 2022-06-07 2024-04-16 Applied Materials, Inc. Selective cobalt deposition on copper surfaces

Also Published As

Publication number Publication date
JP4659202B2 (ja) 2011-03-30
US6713390B2 (en) 2004-03-30
KR20010051462A (ko) 2001-06-25
KR100743789B1 (ko) 2007-07-30
US6399489B1 (en) 2002-06-04
EP1096038A1 (en) 2001-05-02
TW478098B (en) 2002-03-01
US20030032282A1 (en) 2003-02-13

Similar Documents

Publication Publication Date Title
JP4659202B2 (ja) バリヤ層を堆積する方法
US6559026B1 (en) Trench fill with HDP-CVD process including coupled high power density plasma deposition
US6821577B2 (en) Staggered in-situ deposition and etching of a dielectric layer for HDP CVD
US6633076B2 (en) Methods and apparatus for producing stable low k FSG film for HDP-CVD
US6958112B2 (en) Methods and systems for high-aspect-ratio gapfill using atomic-oxygen generation
US6926926B2 (en) Silicon carbide deposited by high density plasma chemical-vapor deposition with bias
US6468927B1 (en) Method of depositing a nitrogen-doped FSG layer
US6413871B2 (en) Nitrogen treatment of polished halogen-doped silicon glass
US6410457B1 (en) Method for improving barrier layer adhesion to HDP-FSG thin films
KR20010062663A (ko) 고밀도 플라즈마 반응로내의 질화 실리콘의 인시튜 증착및 집적화
US6511923B1 (en) Deposition of stable dielectric films
US6667248B2 (en) Low-bias-deposited high-density-plasma chemical-vapor-deposition silicate glass layers
US20040224090A1 (en) HDP-CVD uniformity control
EP1146142A2 (en) Process for forming fluorosilicate glass layers using high density plasma, for copper damascene integrated circuits

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101130

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees