DE19781956B4 - Verfahren zum Aufbringen einer planarisierten dielektrischen Schicht auf einem Halbleitersubstrat - Google Patents

Verfahren zum Aufbringen einer planarisierten dielektrischen Schicht auf einem Halbleitersubstrat Download PDF

Info

Publication number
DE19781956B4
DE19781956B4 DE19781956A DE19781956A DE19781956B4 DE 19781956 B4 DE19781956 B4 DE 19781956B4 DE 19781956 A DE19781956 A DE 19781956A DE 19781956 A DE19781956 A DE 19781956A DE 19781956 B4 DE19781956 B4 DE 19781956B4
Authority
DE
Germany
Prior art keywords
layer
short
polymer
general formula
chain polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19781956A
Other languages
English (en)
Other versions
DE19781956T1 (de
Inventor
Knut Yatton Beekman
Adrian Downend Kiermasz
Simon Machen McClatchie
Mark Philipp Taylor
Peter Leslie Timms
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Trikon Equipments Ltd
Original Assignee
Trikon Equipments Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GBGB9617793.6A external-priority patent/GB9617793D0/en
Priority claimed from GBGB9707950.3A external-priority patent/GB9707950D0/en
Application filed by Trikon Equipments Ltd filed Critical Trikon Equipments Ltd
Application granted granted Critical
Publication of DE19781956B4 publication Critical patent/DE19781956B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/30—Hydrogen technology
    • Y02E60/50—Fuel cells

Abstract

Verfahren zum Behandeln eines Halbleitersubstrats mit folgenden Schritten: Bereitstellen eines Substrats, insbesondere eines Halbleitersubstrats; Ablagern eines flüssigen, kurzkettigen Polymeres der allgemeinen Formel RaSi(OH)b oder (R)aSiHb(OH)c, wobei jeweils a + b = 4 oder a + b + c = 4 ist; a, b und c ganze Zahlen sind; R eine Kohlenstoff enthaltende Gruppe ist; und weiteres Polymerisieren des kurzkettigen Polymeres, um eine amorphe Struktur der folgenden allgemeinen Formel auszubilden, (RxSiOy)n, wobei x und y ganze Zahlen sind, x + y = 4, x ≠ 0, n gleich 1 bis ∞, R eine Kohlenstoff enthaltende Gruppe und eine Silizium-an-Kohlenstoff-Bindung durch eine Fouriertransform-Infrarotanalyse nachweisbar ist.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Behandeln eines Halbleitersubstrats, wie etwa einen Halbleiterwafer, und im besonderen, jedoch nicht ausschließlich, ein Verfahren zur Bereitstellung einer Schicht mit einer niedrigen Dielektrizitätskonstante (bekannt als niedriger k-Wert) in einem Planarisations- oder Spaltfüllungsvorgang.
  • In einer älteren schwebenden Patentanmeldung des gleichen Anmelders WO 94/01885 A1 wird eine Planarisationstechnik beschrieben, bei welcher ein flüssiges kurzkettiges Polymere auf einer Halbleiterscheibe durch die Reaktion von Silan (SiH4) mit Wasserstoffperoxid (N2O2) gebildet wird. Das Polymere, welches sich ursprünglich in einem flüssigen Status befindet, wird zur Erzeugung einer Planarisation entweder lokal oder insgesamt oder durch Spaltfüllung auf eine Scheibe aufgebracht. Diese Technik stellt eine Planarisations- oder Spaltfüllungsschicht von Siliziumdioxid zur Verfügung, und es wurde herausgefunden, dass es ein sehr geeignetes Material für die Herstellung von Halbleiterschaltungen ist.
  • Aus der JP 07 288 251 A ist ein Verfahren zum Herstellen eines Halbleitergerätes bekannt. Um eine nachträgliche Korrosion zu verhindern wird eine auf Siliziumoxid basierende dünne Schicht mittels eines CVD-Verfahrens abgelagert, dessen Haupt komponenten ein auf organischem Silan basierendes Gas und Wasserstoffperoxidgas umfassen.
  • Aus der US 4 781 942 ist ein Verfahren zur photochemischen Dampfablagerung von Siloxanpolymeren auf einer Oberfläche bekannt. Ein Substrat wird einem ersten monomeren Zwischenstoff in Form einer Dampfphase und einem zweiten Sauerstoff enthaltenden Zwischenstoff in Form einer Dampfphase unter Anwesenheit von Strahlung einer vorbestimmten Wellenlänge ausgesetzt. Dadurch wird die Reaktion zum Ausbilden des Siloxanpolymers ausgelöst. Der monomere Zwischenstoff enthält ein Gemisch aus beispielsweise SiRH3 und SiR2H2, wobei R eine Alkyl- oder eine Phenylgruppe ist. Durch Variation der Zusammensetzung dieses Gemisches kann die Zusammensetzung des Siloxanpolymers beeinflusst werden, um vorbestimmte Eigenschaften zu erzielen.
  • Aus der WO 94 01 885 A1 ist ein Verfahren zum planarisierenden Behandeln eines Halbleiterwafers bekannt. Hierzu wird aus einem Silizium enthaltenden Gas oder Dampf ein flüssiges, kurzkettiges Polymer abgelagert. Anschließend werden Wasser und OH entfernt und wird die Schicht stabilisiert.
  • Aus dem Aufsatz KIERMASZ, A., u.a.: "Planarisation For Sub-Micron Devices Utilising A New Chemistry" In "Proceedings of the Dielectrics for ULSI Multilevel Interconnection Conference (DUMIC), 1995, Feb. 21–22, 1995 ISMIC, S. 94 bis 100 ist es bekannt, Silan und Wasserstoffperoxid getrennt in eine Prozesskammer über einen speziellen Duschkopf einzuleiten. Der Wafer wird auf einer Temperatur von 0°C gehalten und es entsteht bei geeigneten Prozessbedingungen (Si[OH]4) und kondensiert auf der Oberfläche des Wafers. Das Kondensat wird anschließend durch Polymerisation in dem Silanol in ein Siliziumdioxid mit amorpher Struktur umgewandelt. Die derart planarisierte Schicht wird "Flowlayer" genannt.
  • Aus der EP 0 726 599 A2 ist ein Verfahren zum Herstellen von Halbleitervorrichtungen mit mehrlagigen Leiterstrukturen bekannt, wobei eine verbesserter Schritt zum Herstellen einer dielektrischen Zwischenschicht vorgeschlagen wird. Hierbei wird ei ne aromatische oder heterozyklische Verbindung mit einer Si-H-Gruppe und H2O2 in eine Reaktionskammer eingeleitet. Diese beiden Komponenten reagieren miteinander in der Reaktionskammer bei einer Vakuumatmosphäre mit einem Druck von 665Pa oder weniger und einer Temperatur im Bereich von –10°C bis +10°C. Dadurch wird auf einer Oberfläche eines in der Reaktionskammer angeordneten Halbleitennrafers ein Zwischenprodukt mit hervorragenden Planarisationseigenschaften erzeugt. Dieses Zwischenprodukt wird dann einer Wärmebehandlung unterzogen, um eine Dehydrationsreaktion zu initiieren. Dies erzielt eine auf Silizium basierende, dünne Oxidschicht mit niedriger Dielektrizitätskonstante.
  • Im Aufsatz von McClatchie S., u.a. "Low Dielectric Constant Flowfill® Technology For IMD Applications" in "Proceedings of the Dielectrics for ULSI Multilevel Interconnection Conference (DUMIC), 1997, Feb. 10–11, 1997 ISMIC, S. 34 bis 40 ist ein Verfahren zum Ablagern von Siliziumdioxid mit niedriger Dielektrizitätskonstante angegeben. Um die Dielektrizitätskonstante auf einen Wert von nahezu 3,0 zu verringern, wird das Siliziumdioxid organische dotiert. Die Ablagerung einer Schicht erfolgt unter Verwendung einer Reaktion zwischen Silan (SiH4), Wasserstoffperoxid (H2O2) und einem geeigneten Dotiermittel, um ein kohlenstoffdotiertes Siliziumdioxid zu erhalten.
  • Aus der US 3 147 179 sind die grundlegenden chemischen Vorhänge des erfindungsgemäßen Verfahrens bekannt, die jedoch nur in Zusammenhang mit der Herstellung von Papier angewendet wird, wobei die in das Papier eingelagerten Siloxane als Aufheller dienen sollen.
  • Aus der US 2 886 460 ist eine organophile und hydrophile Zusammensetzung bekannt. Es wird ein flüssiges, kurzkettiges Polymer abgelagert, das jedoch lediglich dazu dient, die Oberflächeneigenschaften von anorganischen Materialien orhanophil und hydrophil zu gestalten.
  • Mit den stets wachsenden Anforderungen zur Erhöhung der Gerätegeschwindigkeit und zur Verringerung von deren Größe kann es zu Problemen bei weiterentwickelten Geräten durch den Einsatz von Siliziumdioxid als dielektrisches Isolationsmaterial zwischen Metallleitungen kommen. Die Zeitkonstante des RC-Gliedes, die den Metallleitungen (oder Zwischenverbindungen) beim Aufbau einer integrierten Schaltung zugeordnet ist, begrenzt die Gerätegeschwindigkeit und ist eine Funktion des Widerstandes der Zwischenverbindungen, der Dicke des Isolators und dessen Dielektrizitätskonstante.
  • Um die Zeitkonstante des RC-Gliedes zu reduzieren und die Gerätegeschwindigkeit zu erhöhen, bieten sich als Möglichkeiten die Charakteristika der Zwischenverbindungen oder des Isolators zu modifizieren. Es gibt viele Gerätebauzwänge und Praktikabilitätseinschränkungen, die die Freiheit des Konstrukteurs begrenzen, so dass davon auszugehen ist, dass es extrem wichtig ist, die Dielektrizitätskonstante des Isolators zu reduzieren, während man versucht, die anderen wünschenswerten Eigenschaften beizubehalten, die das Siliziumdioxid zu einem geeigneten Werkstoff machen.
  • Für fortschrittliche Halbleitergeräte sind Werte für die Dielektrizitätskonstante von < 3,5 erforderlich und liegen Idealerweise bei < 3,0. Es wurde herausgefunden, dass es möglich ist, eine dielektrische Schicht zur Verfügung zu stellen, die im Wesentlichen die wünschenswerten Eigenschaften des Siliziumdioxids beibehält, die jedoch eine signifikant reduzierte Dielektrizitätskonstante besitzt, wodurch sie für den Einsatz in fortschrittlichen logischen Geräten geeignet ist.
  • Es wurde außerdem herausgefunden, dass die Dielektrizitätskonstante durch die Anwendung einer bestimmten Gruppe von Verfahrensbedingungen reduziert werden kann.
    •
  • Der Erfindung liegt die Aufgabe zugrunde, das Verfahren der o.g. Art hinsichtlich der Herstellung einer Schicht mit einer niedrigen Dielektrizitätskonstante zu verbessern.
  • Diese Aufgabe wird bei einem Verfahren der o.g. Art mit dem in Anspruch 1 angegebenen Verfahrensschritten gelöst.
  • Hierzu sind bei einem Verfahren der o.g. Art folgende Verfahrensschritte vorgesehen:
    Bereitstellen eines Substrats, insbesondere eines Halbleitersubstrats;
    Ablagern eines flüssigen, kurzkettigen Polymeres der allgemeinen Formel RaSi(OH)b oder (R)aSiHb(OH)c, wobei jeweils a + b = 4 oder a + b + c = 4 ist; a, b und c ganze Zahlen sind; R eine Kohlenstoff enthaltende Gruppe ist; und
    weiteres Polymerisieren des kurzkettigen Polymeres, um eine amorphe Struktur der folgenden allgemeinen Formel auszubilden, (RxSiOy)n, wobei x und y ganze Zahlen sind, x + y = 4, x ≠ 0, n gleich 1 bis ∞, R eine Kohlenstoff enthaltende Gruppe und eine Silizium-an-Kohlenstoff-Bindung durch eine Fouriertransform-Infrarotanalyse nachweisbar ist.
  • Der Hinweis, dass das Polymer "flüssig" ist, gibt lediglich an, dass es im Augenblick der Bildung weder gasförmig noch fest ist.
  • Vorzugsweise ist R eine Methyl-, Ethyl-, Phenyl- oder Vinylgruppe, wobei Methyl (CH3-) besonders bevorzugt ist.
  • Die weitere Polymerisation kann durch Erhitzen gefördert werden. Man geht davon aus, dass das flüssige kurzkettige Polymere weitere Polymerisationsreaktionen vollzieht zur Bildung eines amorphen Aufbaues mit der allgemeinen Formel -(RxSiOy)n- wobei x + y = 4, x und y ganze Zahlen sind,
    R eine Kohlenstoff enthaltende Gruppe ist,
    n = 1 bis ∞ ist und
    Si-C-Bindung vorliegt.
  • In einer besonders bevorzugten Ausführungsform wird zum Ablagern des flüssigen, kurzkettigen Polymeres das Substrat einer Organosilanverbindung in gas- oder dampfförmigen Zustand der allgemeinen Formel CxHy-SinHa und einer weiteren Ver bindung mit einer Peroxyd-Bindung ausgesetzt, wobei a, x und y ganze Zahlen sind, x ≠ 0 und n gleich 1 bis ∞ ist.
  • Gemäß der vorliegenden Erfindung wird eine flüssige kurzkettige Polymerschicht auf dem Substrat ausgebildet, wobei das Polymer zur Reduzierung der dielektrischen Konstanten der gebildeten Schicht mit Kohlenstoff dotiert wird. Die Schicht wird durch die Reaktion einer Silizium enthaltenden Zusammensetzung mit einer Zusammensetzung, die eine Peroxyd-Bindung enthält ausgebildet, und das dotierende Material kann mit einem der Reaktionsmittel, vorzugsweise dem Silizium enthaltenden Gas gebunden oder anderweitig assoziiert werden.
  • Der Begriff Peroxyd-Bindung umfasst Wasserstoffperoxyd-Bindungen wie etwa O-OH.
  • Vorzugsweise besitzt die Silizium enthaltende Zusammensetzung die allgemeine Formel R-SiH3, wobei R eine Methyl-, Ethyl-, Phenyl- oder Vinylgruppe sein kann und Methyl (CH3-) besonders bevorzugt ist. Eine Si-C-Bindung liegt vor. Vorzugsweise können die Silizium enthaltende Zusammensetzung und die weitere Zusammensetzung in einer Oberflächenreaktion auf der Oberfläche des Substrats reagieren. Darüber hinaus kann zur Bildung einer amorphen Struktur mit der allgemeinen Formel: -(RxSiOy)n eine Polymerisation des Polymers mit den o.g. Einschränkungen stattfinden. Darüber hinaus kann die Polymerisation durch Bestrahlung oder chemische Behandlung, wie z.B. durch Erhitzen verstärkt werden.
  • Vorzugsweise ist die dielektrische Konstante des aufgebrachten Materials gemessen bei 1 MHz geringer als 3,5 und besonders bevorzugt geringer als 3.
  • Die Ablagerungsgeschwindigkeiten können durch den Einsatz eines schwach ionisierten Plasmas innerhalb der Prozesskammer verstärkt werden. Dies geht jedoch zu Lasten der Si-C-Bindung, und somit kann die sich ergebende Dielektrizitätskonstante des aufgebrachten Materials höher sein als wenn das Plasma nicht zum Einsatz gekommen wäre, wobei die Dielektrizitätskonstante jedoch nach wie vor vorteilhaft niedriger ist als bei einer undotierten Siliziumdioxidschicht. Somit verstärkt bei einigen Silizium enthaltenden Vorläufermaterialien der Einsatz eines Plasmas die Ablagerungsgeschwindigkeit ohne signifikante Schädigung der Planarität des aufgebrachten Polymers.
  • Das Verfahren kann außerdem die Bildung oder den Niederschlag einer Unterschicht oder Basisschicht vor dem Aufbringen der Polymerschicht umfassen. Die Basisschicht wird vorzugsweise vor dem Aufbringen der Polymerschicht unter Einsatz eines chemischen Dampfdepositionsverfahrens (CVD) oder einem plasmaverstärkten chemischen Dampfdepositionsvertahren (PECVD) aufgebracht. Das PECVD- oder CVD-Verfahren wird vorzugsweise in einer Kammer ausgeführt, die von derjenigen Kammer, in welcher die Polymerschicht aufgebracht wird, getrennt ist, jedoch es kann auch in der gleichen Kammer stattfinden. Die Unterschicht kann eine dotierte oder undotierte Siliziumdioxidschicht oder eine andere Silizium enthaltende Schicht sein.
  • Das Verfahren kann darüber hinaus das Aufbringen oder Bilden einer Deckschicht auf der Oberfläche der gebildeten Schicht umfassen. Diese Schicht wird vorzugsweise in einem PECVD-Verfahren aufgebracht.
  • Vorzugsweise wird das PECVD- oder CVD-Deckverfahren in einer Kammer ausgeführt, die von derjenigen, in welcher die Polymerschicht gebildet wird, getrennt ist. Die Deckschicht kann eine dotierte oder undotierte Siliziumdioxidschicht oder eine andere Silizium enthaltende Schicht sein.
  • Vorzugsweise enthält die PECVD- oder CVD-Kammer eine Platte zum Abstützen des Substrats, die bei einer Temperatur im Bereich von 100°C–450°C und besonders bevorzugt bei etwa 350°C gehalten wird.
  • Das Verfahren kann darüber hinaus eine chemische oder betrahlende Behandlung (beispielsweise Erhitzen) der polymeren Schicht umfassen, und dieses Erhitzen wird vorzugsweise nach dem Abdecken ausgeführt, da das Abdecken eine mechanische Stabilität für die polymere Schicht während der Quervernetzung zur Verfügung stellt. Die polymere Schicht kann auf 350°C–470°C für 10–60 Minuten erhitzt werden. Beispielsweise kann das Erhitzen mindestens 30 Minuten lang bei 400°C durchgeführt werden. Das Erhitzen kann mittels eines Ofens, Heizlampen, einer Heizplatte oder Plasmaerhitzen ausgeführt werden. Die Wärmebehandlungsschritte entfernen Überschusswasser aus der Schicht, welches ein Nebenprodukt der Quervernetzungsreaktion darstellt. Hierbei können auch SiOH-Bindungen entfernt werden.
    •
  • Die Erfindung kann auf unterschiedliche Art durchgeführt werden und eine spezielle Ausführungsform wird nachfolgend lediglich beispielhaft unter Bezugnahme auf die beiliegende Zeichnung beschrieben. Diese zeigt in:
  • 1 eine schematische Darstellung einer Vorrichtung zur Durchführung des Behandlungsverfahrens,
  • 2 eine FTIR-Analyse eines Beispiels einer Polymerschicht gemäß der Erfindung,
  • 3 eine Graphik zur Darstellung der Veränderung des Brechungsindex mit der Heiztemperatur der polymeren Schicht gemäß der Erfindung sowie zwei Vergleichsschichten,
  • 4 ein Elektronenabtastmikrobild unter Darstellung der Fließeigenschaften der Polymerschicht gemäß der Erfindung,
  • 5 eine graphische Darstellung der integrierten Si-C- und CH-Spitzenbereiche über die Erhitzungstemperatur für eine Polymerschicht einer Ausführungsform dieser Erfindung,
  • 6 eine graphische Darstellung der Dielektrizitätskonstanten über das Si-C/Si-O-Spitzenbereichsverhältnis der Polymerschicht gemäß der Erfindung und
  • 7 ein Diagramm des chemischen Aufbaus.
  • Die Vorrichtung zur Behandlung von Halbleitersubstraten, wie etwa Halbleiterwafer, ist schematisch mit der Bezugsziffer 10 in 1 dargestellt. Es leuchtet ein, dass lediglich die Merkmale beschrieben und erläutert werden, die im besonderen erforderlich sind, um die Erfindung zu verstehen. Der allgemeine Aufbau einer solchen Vorrichtung ist im Stand der Technik hinlänglich bekannt.
  • Dementsprechend umfasst die Vorrichtung 10 eine chemische Dampfdepositionskammer (CVD) 11 mit einem Duplexduschkopf 12 und einer Substratstütze 13. Der Duschkopf 12 ist an eine HF-Quelle 14 angeschlossen und bildet eine Elektrode, während die Stütze 13 geerdet sein kann und die andere Elektrode ausbildet (die HF-Quelle 14 ist vorgesehen, um ein Zurückätzen der Kammer zu ermöglichen und als Kammereinrichtung zu Reinigungszwecken und/oder Zurverfügungstellung eines schwach ionisierten Plasmas während der Deposition). Der Duschkopf 12 ist über entsprechende Rohre 15 und 16 an eine Quelle von CH3SiH3 in N2 oder einem anderen inerten Träger sowie eine Quelle von H2O2 angeschlossen. Das Trägergas wird praktischerweise zur Erleichterung des Betriebes der Ausrüstung eingesetzt. Man geht davon aus, dass das Verfahren auch ohne diese Ausrüstung zur Ausführung kommen kann.
  • Die Quelle von H2O2 umfasst ein Reservoir 17, ein Auslassrohr 18, eine Pumpe 19 sowie ein Heizgerät 20 zum Verdampfen von H2O2.
  • Beim Einsatz kann die CVD-Kammer zur Bildung eines kurzkettigen anorganischen Polymers betrieben werden, welches zunächst eine Flüssigkeit auf der Oberfläche einer Halbleiterscheibe zur Bildung einer Planarisation entweder lokal oder insgesamt oder durch "Spaltauffüllung" ist. Das Polymer wird durch das Einführen des Me thylsilans und des Wasserstoffperoxids in Dampfform in die Kammer gebildet, worauf man sie entweder in einer gasförmigen Reaktion oder auf der Scheibenoberfläche spontan reagieren lässt. Nachdem sich das resultierende Polymer auf dem Wafer gebildet hat, hat sich gezeigt, dass die Polymerisationsgeschwindigkeit derart ist, dass das Kondensat lange genug flüssig bleibt, um ein Fließen des Polymers zu gestatten. Als Konsequenz füllt die Schicht sowohl kleine als auch große Lücken und Zwischenräume. Wenn der Film dicker wird, neigt die Oberflächenspannung dazu, einen Film zum Selbstplanarisieren zu bilden. Man glaubt, dass dieser Vorgang wirkungsvoll im Verlauf der Polymerisation vor sich geht. Je stärker der Absetzvorgang ist, der vor der vollständigen Polymerisation eintritt, um so geringer ist die Wahrscheinlichkeit eines Reißens. Sehr klein dimensionierte Zwischenräume können aufgefüllt werden und aufgrund der Füllschichteigenschaften können diese Zwischenräume sogar unter gewissen Umständen geschlossen werden.
  • Es hat sich darüber hinaus gezeigt, dass dann, wenn man ein schwach ionisiertes Plasma in die Kammer einbringt, die Ablagerungsgeschwindigkeit verstärkt wird, ohne eine signifikante Schädigung der Eigenschaften der Schicht. Dementsprechend verstärkt bei einigen Silizium enthaltenden Vorläufermaterialien der Einsatz eines Plasmas die Ablagerungsgeschwindigkeit ohne signifikante Schädigung der Planarität des aufgebrachten Polymers.
  • Die Vorrichtung 10 umfasst auch eine plasmaverstärkte chemische Dampfdepositionskammer (PECVD) 24, die einen im allgemeinen herkömmlichen Aufbau besitzt mit einem Duschkopf 25 sowie einer Scheibenabstützung 26. Der Duschkopf 25 ist zur Bildung einer Elektrode an eine HF-Quelle 27 angeschlossen, während die Abstützung 26 entweder direkt oder über einen variablen Widerstand geerdet ist und bildet die andere Elektrode. Alternativ kann der Duschkopf 25 geerdet sein, während die Abstützung getrieben sein kann. Der Duschkopf 25 ist über entsprechende Rohrleitungen 28 und 29 an eine Quelle mit Silan (SiH4) in N2 oder einen anderen inerten Träger sowie eine Quelle von N2O angeschlossen.
  • Beim Einsatz kann die PECVD-Kammer betrieben werden, um eine Basisschicht oder eine Unterschicht auf eine Halbleiterscheibe oder ein anderes Halbleitersubstrat vor der Ablagerung der oben diskutierten dotierten Polymerschicht aufzubringen. In ähnlicher Weise kann nach der Ablagerung der Polymerschicht in der CVD-Kammer 11 die Halbleiterscheibe in die PECVD-Kammer für eine Plasmaablagerung einer Deckschicht zurückgeführt werden. Sowohl die Unterschicht oder Basisschicht, wie auch die Deckschicht, besitzen eine ähnliche Chemie des Siliziumdioxids.
  • Beispiel
  • Ein Wafer wird in die Maschine eingebracht und zur PECVD-Kammer transferiert. Eine 100 nm Basisschicht aus Siliziumdioxid wird bei einer Temperatur von 350°C abgelagert (die Basisschicht sollte zwischen 10 nm und 300 nm dick sein). Wenn sich der Wafer nach wie vor in der PECVD-Kammer befindet, kann sie einer Vorbehandlung mit einem Plasma unterzogen werden, z.B. unter Verwendung eines Gases, wie etwa N2O, O2 oder N2.
  • Der Wafer wird dann in die CVD-Kammer 11 transferiert, in welcher die Polymerschicht bei einer Plattentemperatur von 0°C bis auf eine Dicke von 800 nm gebildet wird. Der Druck innerhalb der CVD-Kammer 11 während der Bildung der Polymerschicht liegt typischerweise bei etwa 113 Pa. Für Filme von guter Qualität und zur Reduzierung der Dielektrizitätskonstante ist es erstrebenswert, so viel Wasser und OH von dem Film wie möglich in einem frühen Stadium zu entfernen. Die Schicht wird dementsprechend während einer Dauer von 30 Sekunden einem reduzierten Druck ausgesetzt (typischerweise 0,1–0,3 Pa).
  • Der Wafer wird dann zur PECVD-Kammer transferiert und eine Deckschicht von 100 nm bis 600 nm wird bei einer Temperatur von 350°C aufgebracht. Der Wafer wird dann aus der Maschine herausgenommen und in einem Ofen bei einer Temperatur von 400°C für 30 Minuten wärmebehandelt, um die Rest feuchte und OH von dem Film zu Entfernen, deren Einschluss dazu führen würde, dass die Dielektrizitätskonstante höher ist.
  • Wenn das PECVD- und CVD-Verfahren in der gleichen Kammer ausgeführt werden, kann eine Ladeeinrichtung 21 zum Einsatz kommen, um den Wafer während der Erhitzung des Wafers in eine mittlere Position 23 anzuheben, um ein unnotwendiges Erhitzen der Stütze 13 zu vermeiden.
  • Versuch:
  • Eine Analyse der involvierten Grundchemie schlägt vor, dass die Si-H-Bindungen in der SiH3-Komponente des CH3-SiH3 mit dem H2O2 in einer ähnlichen Weise reagieren würde wie die Si-H-Bindungen in SiH4 unter Intaktlassung der Si-CH3-Bindung. Man erwartete dementsprechend, dass der sich ergebende Film eine Grund-SiO2-Struktur enthalten würde, mit einer CH3-Gruppe an jedem Siliziumatom. Ein Beispiel einer solchen Struktur ist in 7 wiedergegeben.
  • Eingangsbeobachtungen bestätigten, dass die dotierte Polymerschicht in der Tat unter Einsatz des neuen Verfahrens gebildet wurde. Der sich ergebende Film wurde dann ausgewertet, um zu bestätigen, dass Si-CH3 anwesend war.
  • Um zu bestätigen, dass Si-CH3 und C-H-Bindungen in der Schicht anwesend waren, wurde die Schicht einer Fourier-Transform-Infrarot-(FTIR)-Analyse ausgesetzt und die Ergebnisse sind in 2 dargestellt. Diese zeigen, dass sowohl die C-H- als auch Si-C-Bindungen anwesend sind.
  • Es ist bekannt, dass der Brechungsindex des Materials in Bezug zur Dielektrizitätskonstante steht. Brechungsindexmessungen bestätigten, dass ein niedrigerer Brechungsindex für die dotierte Polymerschicht nach einer 30-minütigen Ofenhitzebehandlung in Stickstoffumgebung erhalten wurde. Entsprechend der obigen Diskussion entfernt die Wännebehandlung Restfeuchte aus der Schicht. In 3 sind die Ergebnisse bei ansteigender Temperatur für eine Polymerschicht "dotiert" gemäß dieser Erfindung für eine Silan/Wasserstoffperoxydschicht, wie sie in WO 94/01885 A1 "ET2" beschrieben ist, und einer Mischung von diesen beiden Schichten "50%/50%" dargestellt. Eine merkliche Abnahme des Brechungsindex wurde für die dotierte Polymerschicht im Vergleich mit der Schicht nach WO 94/01885 A1 beobachtet. Die Mischungsschicht (50%/50%) zeigte eine geringere Reduktion des Brechungsindex, welches übereinstimmte mit dem geringeren Anteil von Methylsilan in dem Quellengas.
  • Eine Betrachtung im Rasterelektronenmikroskop (SEM) bestätigte, dass die Polymerschicht gute Fließeigenschaften zeigte, entsprechend den Rastermikroskopdarstellungen in 4.
  • Messungen der Dielektrizitätskonstante wurden über einen Durchschnitt von 5 Wafern ausgeführt, welche nach dem obigen Beispiel mit 25 Kondensatoren pro Wafer hergestellt wurden. Die Wafer wurden vor der Messung einer Ofenwärmebehandlung bei einer Temperatur von 400°C in Stickstoff für Minuten unterzogen. Die dotierte Polymerschicht besaß eine durchschnittliche Dielektrizitätskonstante von 3,24 bei 1 M Hz.
  • Eine wichtige Eigenschaft jeder dotierten Oxidschicht liegt in ihrer Temperaturstabilität. Die Theorie schlägt vor, dass die Si-C-Bindung bis Temperaturen von etwa 400° C allgemein stabil sein sollte und es wurde vorausgesagt, dass das gleiche auch für die Si-C-Bindungen innerhalb der dotierten Polymerschicht zutreffen würde. Um die Temperaturstabilität der dotierten Polymerschicht zu bestätigen, wurde ein Wafer einer Ofenwärmebehandlung in Stickstoffumgebung bei schrittweise höheren Temperaturen unter Überwachung sowohl der Si-C- und C-H-Spitzen unter Einsatz der FTIR-Analyse unterzogen. Die 5 zeigt eine Darstellung der integrierten Si-C- und C-H-Spitzenbereiche über die Erhitzungstemperatur. Die Kurven zeigen an, dass die Si-C- und C-H-Bindungen innerhalb der gehärteten dotierten Polymerschicht bis zu Temperaturen van mindestens 400°C stabil sind, worauf die Bereiche der Spitzen und dementsprechend die Anzahl der Bindungen augenscheinlich reduziert werden.
  • Eine Pumpe 22 ist zur Minderung des Kammerdruckes vorgesehen.
  • Wie bereits oben ausgeführt wurde, kann das Methylsilan durch Ethyl-, Phenyl-, Vinylsilan oder anderes organisches Silan substituiert werden und andere Quellen als Wasserstoffperoxid können für die Peroxydbindung Verwendung finden. Weitere Vorläufermaterialien können zum Einsatz kommen, die eine Si-C-Bindung zur Verfügung stellen, welche man von der Gasphase angrenzend an den Wafer für die sich ergebende gehärtete Polymerschicht auf dem Halbleitersubstrat erhält.

Claims (15)

  1. Verfahren zum Behandeln eines Halbleitersubstrats mit folgenden Schritten: Bereitstellen eines Substrats, insbesondere eines Halbleitersubstrats; Ablagern eines flüssigen, kurzkettigen Polymeres der allgemeinen Formel RaSi(OH)b oder (R)aSiHb(OH)c, wobei jeweils a + b = 4 oder a + b + c = 4 ist; a, b und c ganze Zahlen sind; R eine Kohlenstoff enthaltende Gruppe ist; und weiteres Polymerisieren des kurzkettigen Polymeres, um eine amorphe Struktur der folgenden allgemeinen Formel auszubilden, (RxSiOy)n, wobei x und y ganze Zahlen sind, x + y = 4, x ≠ 0, n gleich 1 bis ∞, R eine Kohlenstoff enthaltende Gruppe und eine Silizium-an-Kohlenstoff-Bindung durch eine Fouriertransform-Infrarotanalyse nachweisbar ist.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass R eine Methyl-, Ethyl-, Phenyl oder Vinyl-Gruppe ist.
  3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die dielektrische Konstante des abgelagerten, kurzkettigen Polymeres gemessen bei 1 MHz kleiner als 3,5 ist.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die dielektrische Konstante kleiner als 3,0 ist.
  5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die dielektrische Konstante einen Wert zwischen 2,5 und 3,0 hat.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Ablagerungsgeschwindigkeit durch Einsatz eines schwach ionisierten Plasmas verstärkt wird.
  7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass vor dem Aufbringen der Polymerschicht eine Unterschicht oder eine Basisschicht ausgebildet oder abgelagert wird.
  8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf der Oberfläche der amorphen Struktur eine Deckschicht ausgebildet oder abgelagert wird.
  9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Polymerschicht zum Herstellen einer mechanischen Stabilität der Schicht einer chemischen Behandlung oder einer Strahlungsbehandlung ausgesetzt wird.
  10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zum Ablagern des flüssigen, kurzkettigen Polymeres das Substrat einer Organosilanverbindung in gas- oder. dampfförmigen Zustand der allgemeinen Formel CxHy-SinHa und einer weiteren Verbindung mit einer Peroxid-Bindung ausgesetzt wird, wobei a, x und y ganze Zahlen sind, x ≠ 0 und n gleich 1 bis ∞ ist.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die Organosilanverbindung von der allgemeinen Formel CxHy-SiH3 ist.
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass CxHy eine Methyl-, Ethyl-, Phenyl- oder Vinyl-Gruppe ist.
  13. Verfahren nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass die Organosilanverbindung Methylsilan (CH3SiH3) ist.
  14. Verfahren nach Amspruch 10, dadurch gekennzeichnet, dass die Organosilanverbindung Dimethylsilan ist.
  15. Verfahren nach einem der Ansprüche 10 bis 14, dadurch gekennzeichnet, dass das kurzkettige Polymer als Oberflächenreaktion ausgebildet wird.
DE19781956A 1996-08-24 1997-08-21 Verfahren zum Aufbringen einer planarisierten dielektrischen Schicht auf einem Halbleitersubstrat Expired - Lifetime DE19781956B4 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
GBGB9617793.6A GB9617793D0 (en) 1996-08-24 1996-08-24 Methods and apparatus for treating a semiconductor wafer
GB9617793.6 1997-04-19
GB9707950.3 1997-04-19
GBGB9707950.3A GB9707950D0 (en) 1997-04-19 1997-04-19 Method and apparatus for treating a semiconductor wafer
PCT/GB1997/002240 WO1998008249A1 (en) 1996-08-24 1997-08-21 Method and apparatus for depositing a planarized dielectric layer on a semiconductor substrate

Publications (1)

Publication Number Publication Date
DE19781956B4 true DE19781956B4 (de) 2006-06-14

Family

ID=26309922

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19781956A Expired - Lifetime DE19781956B4 (de) 1996-08-24 1997-08-21 Verfahren zum Aufbringen einer planarisierten dielektrischen Schicht auf einem Halbleitersubstrat
DE19781956T Withdrawn DE19781956T1 (de) 1996-08-24 1997-08-21 Verfahren und Vorrichtung zum Aufbringen einer planarisierten dielektrischen Schicht auf einem Halbleitersubstrat

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE19781956T Withdrawn DE19781956T1 (de) 1996-08-24 1997-08-21 Verfahren und Vorrichtung zum Aufbringen einer planarisierten dielektrischen Schicht auf einem Halbleitersubstrat

Country Status (6)

Country Link
US (1) US6242366B1 (de)
JP (1) JP2001504989A (de)
KR (1) KR100440233B1 (de)
DE (2) DE19781956B4 (de)
GB (1) GB2331626B (de)
WO (1) WO1998008249A1 (de)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19781956B4 (de) 1996-08-24 2006-06-14 Trikon Equipments Ltd., Newport Verfahren zum Aufbringen einer planarisierten dielektrischen Schicht auf einem Halbleitersubstrat
DE19804375B4 (de) * 1997-06-26 2005-05-19 Mitsubishi Denki K.K. Verfahren zur Herstellung eines Zwischenschichtisolierfilmes
DE19861329B4 (de) * 1997-06-26 2006-02-02 Mitsubishi Denki K.K. Struktur eines Zwischenschichtisolierfilmes in einer Halbleitereinrichtung
US6413583B1 (en) 1998-02-11 2002-07-02 Applied Materials, Inc. Formation of a liquid-like silica layer by reaction of an organosilicon compound and a hydroxyl forming compound
US6627532B1 (en) * 1998-02-11 2003-09-30 Applied Materials, Inc. Method of decreasing the K value in SiOC layer deposited by chemical vapor deposition
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6340435B1 (en) 1998-02-11 2002-01-22 Applied Materials, Inc. Integrated low K dielectrics and etch stops
US6068884A (en) 1998-04-28 2000-05-30 Silcon Valley Group Thermal Systems, Llc Method of making low κ dielectric inorganic/organic hybrid films
US7923383B2 (en) 1998-05-21 2011-04-12 Tokyo Electron Limited Method and apparatus for treating a semi-conductor substrate
GB9810917D0 (en) * 1998-05-21 1998-07-22 Trikon Technologies Ltd Method and apparatus for treating a semi-conductor substrate
US6159871A (en) * 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US6383951B1 (en) 1998-09-03 2002-05-07 Micron Technology, Inc. Low dielectric constant material for integrated circuit fabrication
US6800571B2 (en) * 1998-09-29 2004-10-05 Applied Materials Inc. CVD plasma assisted low dielectric constant films
AU2814000A (en) 1999-02-26 2000-09-14 Trikon Holdings Limited A method of processing a polymer layer
US6503818B1 (en) * 1999-04-02 2003-01-07 Taiwan Semiconductor Manufacturing Company Delamination resistant multi-layer composite dielectric layer employing low dielectric constant dielectric material
CN1185694C (zh) 1999-06-26 2005-01-19 特利康控股有限公司 在基体上形成膜的方法和装置
EP1077479A1 (de) * 1999-08-17 2001-02-21 Applied Materials, Inc. Behandlung nach der Abscheidung um die Eigenschaften eines niedrig-k Si-O-C Films zu verbessern
GB2354107B (en) * 1999-09-01 2004-04-28 Mitel Corp Surface stabilization of silicon rich silica glass using increased post deposition delay
US6399489B1 (en) 1999-11-01 2002-06-04 Applied Materials, Inc. Barrier layer deposition using HDP-CVD
WO2001071776A2 (en) * 2000-03-20 2001-09-27 N.V. Bekaert S.A. Materials having low dielectric constants and methods of making
EP1282161B1 (de) * 2000-05-08 2011-07-20 Denki Kagaku Kogyo Kabushiki Kaisha SiOx-FILM MIT NIEDRIGER RELATIVER PERMITTIVITÄT, HERSTELLUNGSVERFAHREN, HALBLEITERBAUELEMENT MIT DEM FILM
EP1172847A3 (de) * 2000-07-10 2004-07-28 Interuniversitair Micro-Elektronica Centrum Vzw Methode, eine poröse Siliziumoxidschicht herzustellen
US6531398B1 (en) 2000-10-30 2003-03-11 Applied Materials, Inc. Method of depositing organosillicate layers
KR20030002993A (ko) * 2001-06-29 2003-01-09 학교법인 포항공과대학교 저유전체 박막의 제조방법
US6926926B2 (en) 2001-09-10 2005-08-09 Applied Materials, Inc. Silicon carbide deposited by high density plasma chemical-vapor deposition with bias
US6936309B2 (en) 2002-04-02 2005-08-30 Applied Materials, Inc. Hardness improvement of silicon carboxy films
US6815373B2 (en) 2002-04-16 2004-11-09 Applied Materials Inc. Use of cyclic siloxanes for hardness improvement of low k dielectric films
US7524735B1 (en) 2004-03-25 2009-04-28 Novellus Systems, Inc Flowable film dielectric gap fill process
US7582555B1 (en) 2005-12-29 2009-09-01 Novellus Systems, Inc. CVD flowable gap fill
US9257302B1 (en) 2004-03-25 2016-02-09 Novellus Systems, Inc. CVD flowable gap fill
TW200631095A (en) * 2005-01-27 2006-09-01 Koninkl Philips Electronics Nv A method of manufacturing a semiconductor device
US7410915B2 (en) 2006-03-23 2008-08-12 Asm Japan K.K. Method of forming carbon polymer film using plasma CVD
US9245739B2 (en) 2006-11-01 2016-01-26 Lam Research Corporation Low-K oxide deposition by hydrolysis and condensation
US7888273B1 (en) 2006-11-01 2011-02-15 Novellus Systems, Inc. Density gradient-free gap fill
US8557712B1 (en) 2008-12-15 2013-10-15 Novellus Systems, Inc. PECVD flowable dielectric gap fill
US8278224B1 (en) 2009-09-24 2012-10-02 Novellus Systems, Inc. Flowable oxide deposition using rapid delivery of process gases
WO2011072143A2 (en) 2009-12-09 2011-06-16 Novellus Systems, Inc. Novel gap fill integration
US8685867B1 (en) 2010-12-09 2014-04-01 Novellus Systems, Inc. Premetal dielectric integration process
US9719169B2 (en) 2010-12-20 2017-08-01 Novellus Systems, Inc. System and apparatus for flowable deposition in semiconductor fabrication
US8846536B2 (en) 2012-03-05 2014-09-30 Novellus Systems, Inc. Flowable oxide film with tunable wet etch rate
US9847222B2 (en) 2013-10-25 2017-12-19 Lam Research Corporation Treatment for flowable dielectric deposition on substrate surfaces
US10049921B2 (en) 2014-08-20 2018-08-14 Lam Research Corporation Method for selectively sealing ultra low-k porous dielectric layer using flowable dielectric film formed from vapor phase dielectric precursor
US9773698B2 (en) 2015-09-30 2017-09-26 International Business Machines Corporation Method of manufacturing an ultra low dielectric layer
US9916977B2 (en) 2015-11-16 2018-03-13 Lam Research Corporation Low k dielectric deposition via UV driven photopolymerization
US10388546B2 (en) 2015-11-16 2019-08-20 Lam Research Corporation Apparatus for UV flowable dielectric
US10115586B2 (en) 2016-05-08 2018-10-30 Tokyo Electron Limited Method for depositing a planarization layer using polymerization chemical vapor deposition
EP3997729A4 (de) * 2019-08-16 2023-07-12 Versum Materials US, LLC Siliciumverbindungen und verfahren zur abscheidung von filmen unter verwendung davon

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2886460A (en) * 1954-09-14 1959-05-12 Du Pont Organophilic and hydrophilic composition
US3147179A (en) * 1959-06-26 1964-09-01 St Joe Paper Company Pulping processes
US4781942A (en) * 1985-12-19 1988-11-01 Hughes Aircraft Company Process for the photochemical vapor deposition of siloxane polymers
WO1994001885A1 (en) * 1992-07-04 1994-01-20 Christopher David Dobson A method of treating a semiconductor wafer
JPH07288251A (ja) * 1994-04-19 1995-10-31 Sony Corp 半導体装置の製造方法
EP0726599A2 (de) * 1995-01-30 1996-08-14 Kabushiki Kaisha Toshiba Verfahren zum Herstellen einer Halbleiteranordnung mit einer Mehrschichtverbindungsstruktur, mit einem verbesserten Schritt zum Herstellen einer dielektrischen Zwischenschicht

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3822928A (en) 1971-08-02 1974-07-09 Bell Telephone Labor Inc Thin film light guide
US4096315A (en) 1976-12-15 1978-06-20 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Process for producing a well-adhered durable optical coating on an optical plastic substrate
US4397722A (en) 1981-12-31 1983-08-09 International Business Machines Corporation Polymers from aromatic silanes and process for their preparation
CA1204527A (en) 1982-08-13 1986-05-13 Theodore F. Retajczyk, Jr. Polymeric films for electronic circuits
IT1226701B (it) 1988-07-29 1991-02-05 Eniricerche Spa Procedimento per la deposizione di organosilani su substrati di silicio o di ossido di silicio per dispositivi del tipo eos o chemfet.
CA1334911C (en) 1989-02-15 1995-03-28 David M. Dobuzinsky Process for the vapor deposition of polysilanes
US5314724A (en) 1991-01-08 1994-05-24 Fujitsu Limited Process for forming silicon oxide film
JPH04245629A (ja) 1991-01-31 1992-09-02 Texas Instr Japan Ltd 半導体装置の絶縁膜形成方法および半導体装置
DE4202652C2 (de) 1992-01-30 1996-03-28 Fraunhofer Ges Forschung Verfahren zum Aufbringen einer UV- und/oder elektronenstrahlempfindlichen Lackschicht
US5439780A (en) 1992-04-29 1995-08-08 At&T Corp. Energy sensitive materials and methods for their use
JP2684942B2 (ja) * 1992-11-30 1997-12-03 日本電気株式会社 化学気相成長法と化学気相成長装置および多層配線の製造方法
FR2734402B1 (fr) 1995-05-15 1997-07-18 Brouquet Pierre Procede pour l'isolement electrique en micro-electronique, applicable aux cavites etroites, par depot d'oxyde a l'etat visqueux et dispositif correspondant
JP3463416B2 (ja) * 1995-06-23 2003-11-05 ソニー株式会社 絶縁膜の製造方法および半導体装置
US5835987A (en) * 1995-10-31 1998-11-10 Micron Technology, Inc. Reduced RC delay between adjacent substrate wiring lines
DE19781956B4 (de) 1996-08-24 2006-06-14 Trikon Equipments Ltd., Newport Verfahren zum Aufbringen einer planarisierten dielektrischen Schicht auf einem Halbleitersubstrat

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2886460A (en) * 1954-09-14 1959-05-12 Du Pont Organophilic and hydrophilic composition
US3147179A (en) * 1959-06-26 1964-09-01 St Joe Paper Company Pulping processes
US4781942A (en) * 1985-12-19 1988-11-01 Hughes Aircraft Company Process for the photochemical vapor deposition of siloxane polymers
WO1994001885A1 (en) * 1992-07-04 1994-01-20 Christopher David Dobson A method of treating a semiconductor wafer
JPH07288251A (ja) * 1994-04-19 1995-10-31 Sony Corp 半導体装置の製造方法
EP0726599A2 (de) * 1995-01-30 1996-08-14 Kabushiki Kaisha Toshiba Verfahren zum Herstellen einer Halbleiteranordnung mit einer Mehrschichtverbindungsstruktur, mit einem verbesserten Schritt zum Herstellen einer dielektrischen Zwischenschicht

Non-Patent Citations (8)

* Cited by examiner, † Cited by third party
Title
JP 07 288 251 A (Computerübersetzung)
JP 07 288 251 A (Patent Abstracts of Japan)
JP 07288251 A (Computerübersetzung) *
JP 07288251 A (Patent Abstracts of Japan) *
KIERMASZ, A., u.a.: Planarisation For Sub-Micron Devices Utilising A New Chemistry. In: Proceedings of the Dielectrics for ULSI Multilevel Inter- connection Conference (DUMIC), 1995, Feb. 21-22, 1995ISMIC, S.94-100
KIERMASZ, A., u.a.: Planarisation For Sub-Micron Devices Utilising A New Chemistry. In: Proceedingsof the Dielectrics for ULSI Multilevel Inter- connection Conference (DUMIC), 1995, Feb. 21-22, 1995ISMIC, S.94-100 *
McCLATCHIE, S., u.a: Low Dielectric Constant Flowfill Technology For IMD Applications. In: Pro- ceedings of the Dielectrics for ULSI Multilevel Interconnection Conference (DUMIC), 1997, Feb. 10-11, 1997 ISMIC, S.34-40.
McCLATCHIE, S., u.a: Low Dielectric Constant Flowfill Technology For IMD Applications. In: Pro-ceedings of the Dielectrics for ULSI Multilevel Interconnection Conference (DUMIC), 1997, Feb. 10-11, 1997 ISMIC, S.34-40. *

Also Published As

Publication number Publication date
KR20000068308A (ko) 2000-11-25
GB2331626B (en) 2001-06-13
GB9903626D0 (en) 1999-04-07
GB2331626A (en) 1999-05-26
US6242366B1 (en) 2001-06-05
DE19781956T1 (de) 1999-07-08
WO1998008249A1 (en) 1998-02-26
KR100440233B1 (ko) 2004-07-15
JP2001504989A (ja) 2001-04-10

Similar Documents

Publication Publication Date Title
DE19781956B4 (de) Verfahren zum Aufbringen einer planarisierten dielektrischen Schicht auf einem Halbleitersubstrat
DE69933598T2 (de) Dielektrikum aus fluoriertem amorphen Kohlenstoff mit einem niedrigen k-Wert, und Verfahren zu dessen Herstellung
DE69731566T2 (de) Verfahren zum Herstellen eines isolierenden Zwischenfilms
DE112005002692B3 (de) Verwendung polydentater Liganden zum Versiegeln von Poren in Low-k-Dielektrika, sowie damit hergestellte Halbleitervorrichtungen
DE69535718T2 (de) Verbindungsverfahren mit Benutzung eines porösen Isolators zur Reduzierung der Kapazitäten zwischen Leiterbahnen
DE60005874T2 (de) Herstellungsverfahren für einen porösen Siliziumoxid-Film
DE69637166T2 (de) Verfahren zur Härtung eines Wasserstoff-Silsesquioxanharzes mittels Elektronenstrahlen zur Umwandlung in eine Silika enthaltende Keramikbeschichtung
DE112007003795B4 (de) Poröses Silizium-Dielektrikum und Herstellungsverfahren
DE60025072T2 (de) Verfahren zur Nachbehandlung einer abgeschiedenen, kohlenstoffhaltigen Schicht auf einem Substrat
DE60022746T2 (de) Durch polymerabbau erhältliches nano-poröses material mit niedriger dielektrizitätskonstante
DE10164943B4 (de) Halbleitervorrichtung, umfassend als Zwischenschicht-Isolationsfilm einen Film mit niedriger Dielektrizitätskonstante
DE10164913B4 (de) Halbleitervorrichtungen mit Filmmaterial mit niedriger Dielektrizitätskonstante und Verfahren zu ihrer Herstellung
DE102004050391B4 (de) Verfahren zum Herstellen einer Schicht-Anordnung und Schicht-Anordnung
DE10123858B4 (de) Atomschicht-Abscheidungsverfahren zur Bildung einer Siliciumnitrid-haltigen Dünnschicht
DE19649445B4 (de) Verfahren zum Bilden eines Feldoxidfilms in einem Halbleiterelement
DE60019149T2 (de) Infiltrierte nanoporöse materialien und verfahren zu deren herstellung
DE60114304T2 (de) Hexagonal- Bornitrid-Film mit niedriger dielektrischer Konstante ,Film mit dielektrischer Beschichtung und Verfahren zu seiner Herstellung und Plasma-CVD-Apparat
DE10248272A1 (de) Halbleitervorrichtung und Verfahren für ihre Herstellung
DE102009023379B4 (de) Erzeugen einer hydrophoben Oberfläche empfindlicher Dielektrika mit kleinem ε von Mikrostrukturbauelementen durch eine in-situ-Plasmabehandlung
WO2005071739A2 (de) Plasmaangeregtes chemisches gasphasenabscheide-verfahren, silizium-sauerstoff-stickstoff-haltiges material und schicht-anordnung
DE102006029335A1 (de) Zusammensetzung zum Ausbilden eines Isolierfilms und Verfahren zum Herstellen einer Halbleitervorrichtung
DE60005875T2 (de) Herstellungsverfahren für einen porösen Siliziumdioxid-Film
DE112004001324T5 (de) Filme mit niedriger Dielektrizitätskonstante und Herstellungsverfahren für diese Filme sowie elektronische Bauteile, die diese Filme verwenden
DE10240176A1 (de) Ein dielektrischer Schichtstapel mit kleiner Dielektrizitätskonstante einschliesslich einer Ätzindikatorschicht zur Anwendung in der dualen Damaszenertechnik
DE102006029334A1 (de) Material zum Ausbilden eines Belichtungslicht blockierenden Films, mehrschichtige Verbindungsstruktur und Herstellungsverfahren dafür, und Halbleitervorrichtung