KR20000068308A - 반도체기판상에평탄한유전체층을침전시키는장치및방법 - Google Patents

반도체기판상에평탄한유전체층을침전시키는장치및방법 Download PDF

Info

Publication number
KR20000068308A
KR20000068308A KR1019997001460A KR19997001460A KR20000068308A KR 20000068308 A KR20000068308 A KR 20000068308A KR 1019997001460 A KR1019997001460 A KR 1019997001460A KR 19997001460 A KR19997001460 A KR 19997001460A KR 20000068308 A KR20000068308 A KR 20000068308A
Authority
KR
South Korea
Prior art keywords
layer
chamber
substrate
pecvd
semiconductor substrate
Prior art date
Application number
KR1019997001460A
Other languages
English (en)
Other versions
KR100440233B1 (ko
Inventor
너트 비크만
아드리안 키에르마스즈
시몬 맥레치에
마크필립 테일러
피터레슬리 팀스
Original Assignee
트리콘 이큅먼츠 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GBGB9617793.6A external-priority patent/GB9617793D0/en
Priority claimed from GBGB9707950.3A external-priority patent/GB9707950D0/en
Application filed by 트리콘 이큅먼츠 리미티드 filed Critical 트리콘 이큅먼츠 리미티드
Publication of KR20000068308A publication Critical patent/KR20000068308A/ko
Application granted granted Critical
Publication of KR100440233B1 publication Critical patent/KR100440233B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/30—Hydrogen technology
    • Y02E60/50—Fuel cells

Abstract

본 발명은 반도체 기판 처리장치 및 방법에 관계한다. 본 방법은 일반식 RaSi(OH)b또는 RaSiHb(OH)c의 액체 단쇄 폴리머를 기판상에 형성하는 단계를 포함하며, a+b=4, a+b+c=4이며 a, b 및 c는 정수이고 R은 탄소함유기이며 Si-C 결합이 유지된다.

Description

반도체기판상에 평탄한 유전체층을 침전시키는 장치 및 방법{METHOD AND APPARATUS FOR DEPOSITING A PLANARIZED DIELECTRIC LAYER ON A SEMICONDUCTOR SUBSTRATE}
공계류중인 특허출원 WO 94/01885 에서 액체 단쇄 폴리머가 실란(SiH4)을 과산화수소(H2O2)와 반응시킴으로써 반도체 웨이퍼상에 형성되는 평탄화 기술이 발표된다. 초기에 액체상태인 폴리머가 웨이퍼상에 형성되어서 국부적 또는 전체적으로 평탄화 또는 갭충진을 시킨다. 이 기술은 평탄화 또는 갭충진 이산화실리콘층을 제공하며, 이것은 반도체 회로 제조에 가장 적합한 재료임이 발견되었다.
그러나, 디바이스 속도를 향상시키고 크기를 감소시키는 요구 증가로 금속 라인간의 유전체 절연물로서 이산화실리콘을 사용하는 진보된 장치에서 문제가 존재할 수 있다. 집적회로 구조물상의 금속라인(또는 상호연결부)과 관련된 RC 시간상수는 디바이스 속도를 제한시켰고, 상호연결부 저항, 절연체 두께 및 그 유전상수의 함수이다.
본 발명은 반도체 웨이퍼와 같은 반도체 기판을 처리하는 장치 및 방법, 특히 평탄화 또는 갭충진 공정으로 저유전상수(k)층을 제공하는 장치 및 방법에 관계한다.
도 1 은 처리공정을 수행하는 장치의 개략도이다.
도 2 는 본 발명의 폴리머층에 대한 FTIR 분석이다.
도 3 은 본 발명에 따른 폴리머층과 2개의 비교층에 있어서 가열온도에 따른 굴절률의 변화를 보여주는 그래프이다.
도 4 는 본 발명의 폴리머층의 유동성을 보여주는 주사전자 현미경사진이다.
도 5 는 본 발명의 폴리머층에 있어서 가열온도에 따른 Si-C 및 C-H 피크 적분면적의 그래프이다.
도 6 은 본 발명에 따른 폴리머층에 있어서 Si-C/Si-O 피크 면적비에 대한 유전상수의 그래프이다.
도 7 은 화학적 구조식이다.
* 부호설명
10 ... 장치 11 ... 화학증착챔버
12 ... 샤워헤드 13 ... 기판 지지부
14 ... RF원 15,16 ... 파이프
17 ... 저장원 18 ... 출구파이프
19 ... 펌프 20 ... 플래시 히터
21 ... 웨이퍼 적재장치 23 ... 중간위치
24 ... 화학증착챔버 25 ... 샤워헤드
26 ... 웨이퍼 지지부 27 ... RF원
28,29 ... 파이프
따라서, RC 시간상수를 감소시키고 디바이스 속도를 향상시키기 위해서 상호연결부 또는 절연체의 특성을 개질시킬 필요가 있다. 디자이너의 자유를 제한하는 수많은 디바이스 디자인 제약 및 실용성 문제가 있으므로 이산화실리콘을 적당한 재료가 되게 하는 바람직한 성질을 유지하면서 절연체의 유전상수를 감소시키는 것이 대단히 중요하다.
진보된 반도체 디바이스에 있어서, 3.5미만의 유전상수가 필요하며 3.0미만이 이상적이다. 이산화실리콘의 바람직한 성질을 유지하면서 크게 감소된 유전상수를 가지는 유전층을 제공하여 이산화실리콘을 진보된 논리 디바이스에 사용하기에 적합하게 만드는 것이 본 발명자에 의해 발견되었다.
본 발명에서 특별한 공정조건을 적용함으로써 유전상수가 감소될 수 있음이 발견되었다.
본 발명의 한 측면에서 일반식이 RaSi(OH)b또는 RaSiHb(OH)c인 액체 단쇄 폴리머를 기판상에 형성시키는 단계를 포함하는 반도체 기판 처리방법이 제공된다. 여기서 a+b=4 또는 a+b+c=4이며 a, b 및 c 는 정수이고 R은 탄소함유기이고 Si-C 결합은 추론되었다.
폴리머가 액체이다는 것은 형성순간에 가스가 아니며 응고되지 않음을 의미한다.
특히 R은 메틸, 에틸, 페닐 또는 비닐기이며 메틸(CH3-)이 선호된다.
가열에 의해 중합이 개선될 수 있다. 액체 단쇄 폴리머는 추가 중합반응을 하여 일반식이 -(RxSiOy)n-인 비정질 구조를 형성한다. 여기서 x+y=4, x, y는 정수이고 R은 탄소함유기이며 n은 1 내지이고 Si-C 결합은 추론되었다.
본 발명의 또다른 측면에서 기판을 챔버에 위치시키고;
일반식이 CxHy-SinHa인 유기실란 화합물과 과산화 결합을 포함한 화합물을 가스 또는 증기 상태로 챔버에 도입하고;
상기 유기실란 화합물을 과산화화합물과 반응시켜 상기 기판상에 단쇄 폴리머를 형성하는 단계를 포함하는 반도체 기판 처리 방법이 제공된다.
본 발명에 따르면 액체 단쇄 폴리머층이 기판상에 형성되고 형성된 층의 유전상수를 감소시키고 폴리머에 탄소가 도핑된다. 층은 실리콘 함유 화합물과 과산화 결합을 포함한 화합물을 반응시킴으로써 형성되고 도핑재료는 반응물중 하나, 특히 실리콘 함유가스에 결합되거나 조합된다.
과산화 결합이란 용어는 O-OH와 같은 과산화수소 결합을 포함한다.
특히, 상기 실리콘 함유 화합물은 일반식 R-SiH3을 가지며, R은 메틸, 에틸, 페닐 또는 비닐기이며 메틸(CH3-)이 선호된다. 상기 실리콘 함유 화합물과 과산화 결합을 포함한 화합물은 기판 표면상에서 표면반응을 한다. 폴리머의 추가 중합이 일어나서 일반식 -(RxSiOy)n의 비정질 구조가 형성된다. 추가중합은 가열과 같은 복사에너지나 화학적 처리로 이루어진다.
1㎒에서 측정된 상기 침전된 재료의 유전상수는 3.5미만, 특히 3미만이다.
침전속도는 공정챔버내에 약하게 이온화된 플라즈마를 사용하므로써 향상될 수 있다. 그러나, 이것은 Si-C 결합을 희생시키므로 플라즈마가 사용되지 않을 경우보다 침전된 층의 유전상수는 더 높아질 수 있지만 비-도핑 이산화실리콘층보다는 더 낮다. 따라서, 일부 실리콘 함유 선구물질 사용시 플라즈마의 사용은 침전된 폴리머의 평탄성을 크게 저하시키지 않으면서 침전 속도를 증가시킨다.
본 방법은 폴리머층 침전에 앞서 기저층 또는 베이스층 형성 또는 침전단계를 더욱 포함한다. 베이스층은 폴리머층 침전 이전에 화학증착(CVD) 또는 플라즈마 화학증착공정(PECVD)을 사용하여 침전된다. PECVD 또는 CVD 공정은 폴리머층이 침전되는 챔버와는 다른 챔버에서 수행되지만 동일한 챔버에서 수행될 수 있다. 기저층은 도핑 또는 비-도핑 이산화실리콘 또는 다른 실리콘 함유층이다.
본 방법은 형성된 층의 표면상에 캐핑(capping)층을 침전 또는 형성시키는 단계를 더욱 포함할 수 있다. 이 층은 특히 PECVD 공정으로 적용된다.
상기 PECVD 또는 CVD 캐핑 공정은 폴리머층이 형성되는 챔버와는 다른 챔버에서 적용된다. 캐핑층은 도핑 또는 비-도핑 이산화실리콘 또는 다른 실리콘 함유층이다.
PECVD 또는 CVD 챔버는 100 내지 450℃, 특히 350℃ 정도의 온도에 유지되는 기판지지 테이블을 포함한다.
본 방법은 폴리머층의 화학적 처리 또는 복사에너지 처리(가열)단계를 더욱 포함하며, 상기 가열은 캡이 가교결합동안 폴리머층에 기계적 안정성을 제공하므로 캐핑이후에 수행되는 것이 좋다. 폴리머층은 10 내지 60분간 350 내지 470℃로 가열될 수 있다. 예컨대, 가열은 400℃에서 30분간 지속될 수 있다. 가열은 로, 가열램프, 열판, 또는 플라즈마 가열에 의해 이루어진다. 열처리단계는 층으로부터 가교결합반응의 부산물인 과잉수를 제거한다. 또한 SiOH 결합을 제거한다.
또다른 측면에서 본 발명은 위에서 기술된 방법을 실시하는 장치를 제공하는데, 이것은 CVD 챔버 및 PECVD 챔버를 포함하며, 상기 CVD 챔버는 두 개이상의 반응가스 또는 증가를 도입하는 수단, 반도체 기판 지지수단, 및 지지수단의 온도를 필요한 수준으로 유지시키는 수단을 포함하며, 상기 PECVD 또는 CVD 챔버는 반도체 기판 지지수단, 하나이상의 반응가스 또는 증기도입수단, 가스를 반응시키는 플라즈마 발생수단을 포함한다.
반도체 웨이퍼와 같은 반도체 기판 처리장치(10)가 도 1 에 도시된다. 장치(10)는 이중 샤워헤드(12) 및 기판 지지부(13)를 갖는 화학증착(CVD) 챔버(11)를 포함한다. 샤워헤드(12)는 RF원(14)에 연결되어 하나의 전극을 형성하고 지지부(13)는 어쓰되어(earthed) 또다른 전극을 형성한다(RF원(14)은 세정목적으로 챔버의 뒷면을 엣칭하며 침적동안 약하게 이온화된 플라즈마를 제공한다). 샤워헤드(12)는 파이프(15,16)에 의해 N2또는 다른 불활성 운반가스 CH3SiH3공급원 및 H2O2공급원에 연결된다. 운반가스는 용이한 설비작동을 위해 사용되며 운반가스 없이도 공정이 수행될 수 있다.
H2O2공급원은 저장원(17), 출구파이프(18), 펌프(19) 및 H2O2를 증발시키는 플래시 히터(20)를 포함한다.
사용시 CVD 챔버가 작동되어 반도체 웨이퍼 표면상에 초기에 액체인 단쇄 무기 폴리머를 형성하여서 국부적 또는 전체적으로 평탄화 또는 "갭충진"을 한다. 폴리머는 증기형태로 메틸실란과 과산화수소를 챔버에 도입하고 웨이퍼 표면에서 자발적으로 반응함으로써 형성된다. 폴리머가 웨이퍼상에 형성되면 폴리머가 유동하도록 충분히 오랫동안 축합물이 액체로 유지되도록 중합속도가 정해진다. 결과적으로 이 층은 크고 작은 갭을 채운다. 필름이 두꺼워짐에 따라 표면장력은 필름이 스스로 평탄하도록 하는 경향이 있다. 이 공정은 중합이 발생함에 따라 효과적으로 이루어진다. 완전중합 이전에 발생하는 침전이 많을수록 균열가능성은 작아진다. 매우 작은 크기의 갭도 채워질 수 있으며 충진층의 성질 때문에 갭이 평평하고, 어떤 환경에서는 재충진될 수 있다.
챔버에 약하게 이온화된 플라즈마를 제공하면 층의 성질을 크게 저하시키지 않으면서 증착속도를 향상시킴이 발견되었다. 따라서 실리콘 함유 선구물질을 사용할 때 플라즈마를 사용하면 침전된 폴리머의 평탄성을 크게 저하시키지 않고도 침전속도를 향상시킨다.
장치(10)는 또한 샤워헤드(25) 및 웨이퍼지지부(26)를 포함하는 플라즈마 증진 화학증착(PECVD) 챔버(24)를 포함한다. 샤워헤드(25)는 RF원(27)에 연결되어 하나의 전극을 형성하며, 지지부(26)는 가변저항을 통해 어쓰되어 또다른 전극을 형성한다. 혹은, 샤워헤드(25)가 어쓰되고 지지부가 RF원에 연결될 수도 있다. 샤워헤드(25)는 파이프(28,29)에 의해 N2또는 다른 불활성 운반가스에 있는 실란(SiH4) 공급원 및 N2O 공급원에 연결된다.
사용시 PECVD 챔버가 작동되어 도핑된 폴리머층 침전에 앞서서 반도체 웨이퍼 또는 다른 반도체 기판상에 베이스층 또는 기저층을 침전시킬 수 있다. 유사하게 CVD 챔버(11)에서 폴리머층 침전후 반도체 웨이퍼가 PECVD 챔버로 복귀되어서 캐핑층이 플라즈마 침전될 수 있다. 기저층 또는 베이스층과 캐핑층은 유사한 이산화실리콘 화학구조를 가진다.
웨이퍼가 기계에 실려서 PECVD 챔버에 전달된다. 1000Å의 이산화실리콘 베이스층이 350℃의 온도에서 침전된다(베이스층은 100 내지 3000Å의 두께일 수 있다). PECVD 챔버에 있는 동안 웨이퍼는 N2O, O2또는 N2와 같은 가스를 사용하여 플라즈마 전-처리를 받을 수 있다.
이후에 웨이퍼는 CVD 챔버에 전달되어서 0℃의 지지부 온도에서 8000Å 두께의 폴리머층이 형성된다. 폴리머층 형성동안 CVD 챔버(11)의 압력은 850mT 정도이다. 양질의 필름 형성 및 유전상수 감소를 위해서 초기 단계에서 필름으로 부터 물과 OH를 제거하는 것이 바람직하다. 이후에 층은 30초간 감압(1∼2mT)에 노출된다.
이후에 웨이퍼가 PECVD 챔버에 전달되어서 1000 내지 6000Å 두께의 캐핑층이 350℃의 온도에서 침전된다. 이후에 기계에서 웨이퍼를 제거하고 30분간 400℃의 온도의 로에서 열처리되어서 필름으로 부터 잔류 수분 및 OH를 제거하는데, 이것은 유전상수를 더 높일 수 있다.
PECVD 및 CVD 공정이 동일한 챔버에서 수행될 경우에 지지부(13)의 불필요한 가열을 막기 위해서 웨이퍼 가열동안 웨이퍼를 중간 위치(23)로 들어올리는데 웨이퍼 적재장치(21)가 사용될 수 있다.
실험
관련된 기본화학을 분석해보니 CH3-SiH3의 SiH3성분에서 Si-H 결합은 SiH4의 Si-H 결합과 유사한 방식으로 H2O2와 반응하고 Si-CH3결합은 그대로 놔둔다. 그러므로 결과의 필름은 각 실리콘 원자에 CH3기가 부착된 기본 SiO2구조를 포함하는 것으로 기대된다. 이러한 구조의 예가 도 7 에 도시된다.
초기 관찰은 도핑된 폴리머층이 새로운 공정을 사용하여 정말 형성되었음을 확인시켜준다. 이후에 필름을 평가해보니 Si-CH3가 필름에 존재함이 확인되었다.
Si-CH3및 C-H 결합이 층에 존재함을 확인하기 위해서 층을 퓨리에 변환 적외선(FTIR) 분석을 하고 결과를 도 2 에 도시해보니 C-H 및 Si-C 결합이 존재함을 알 수 있었다.
재료의 굴절율은 유전상수에 관련된다. 굴절율 측정은 질소대기에서 30분간 가열처리한 도핑된 폴리머층이 더 낮은 굴절율을 가짐을 확인시켜준다. 앞서 토론한 바와 같이 열처리는 층으로 부터 잔류수분을 제거시킨다. 도 3 에서 본 발명의 "도핑된" 폴리머층과 WO 94/01885 "ET2"에서 기술된 실란/과산화수소층과 상기 두층의 "50%/50%" 혼성층에 대해서 가열온도 증가에 따른 결과가 도시된다. WO 94/01885 에 따른 층에 비해서 본 발명의 도핑된 폴리머층의 경우에 굴절율의 현저한 감소가 관찰되었다. 혼성층(50%/50%)은 소스가스에 더 작은 비율의 메틸실란이 주어지므로 일정한 굴절율에서 더 작은 감소를 보여주었다.
주사전자현미경(SEM) 사진은 도 4 에서 도시된 바와 같이 본 발명의 폴리머층이 양호한 유동성을 보임을 확인시켜주었다.
상기 실시예에 따라 제조된 5개의 웨이퍼에 대해서 웨이퍼당 25카페시터로 유전상수 측정이 행해졌다. 웨이퍼는 측정에 앞서 400℃의 온도에서 30분간 질소에서 가열처리되었다. 도핑된 폴리머층은 1㎒에서 평균 3.24의 유전상수를 가진다.
도핑된 산화물층의 중요한 성질은 온도 안정성이다. 이론적으로는 Si-C 결합은 약 400℃의 온도까지 일반적으로 안정함을 제시하며, 우리는 동일한 이론이 도핑된 층내의 Si-C 결합에도 적용됨을 예측하였다. 도핑된 폴리머층의 온도 안정성을 확인하기 위해서 FTIR을 사용하여 Si-C 및 C-H 피크를 모니터하는 동안 점차적으로 높아지는 온도에서 질소대기에서 웨이퍼가 열처리되었다. 도 5 는 가열온도에 따른 Si-C 및 C-H 피크 적분 면적을 보여준다. 이 곡선은 Si-C 및 C-H 결합이 최소한 400℃의 온도까지 경화된 도핑 폴리머층내에서 안정함을 보여주었고 이후에 피크의 면적과 결합의 수가 감소된다.
챔버압력을 감소시키기 위해서 챔버(22)가 제공된다.
메틸실란은 에틸, 페닐, 비닐실란 또는 기타 유기실란으로 대체될 수 있으며 과산화수소 이외의 다른 과산화결합 소스가 사용될 수 있다. 웨이퍼에 인접한 가스상으로 부터 유지되는 Si-C 결합을 반도체기판상의 경화된 폴리머층에 제공하는 추가 선구물질이 사용될 수 있다.

Claims (16)

  1. 일반식 RaSi(OH)b또는 (R)aSiHb(OH)c의 액체 단쇄 폴리머를 기판상에 침전시키는 단계를 포함하는 반도체 기판 처리방법으로 a+b=4; a+b+c=4이며 a, b 및 c는 정수이고 R은 탄소함유기이고 실리콘 탄소결합이 유지되는 반도체 기판 처리방법.
  2. 제 1 항에 있어서, R이 메틸, 에틸, 페닐 또는 비닐기임을 특징으로 하는 방법.
  3. 기판을 챔버에 위치시키고, 일반식 CxHy-SinHa의 유기실란 화합물과 과산화결합을 포함한 화합물을 가스 또는 증기상태로 챔버에 도입하고, 실리콘함유 화합물과 과산화결합을 포함한 화합물을 반응시켜 상기 기판상에 단쇄 폴리머를 형성시키는 단계를 포함하는 반도체 기판 처리방법.
  4. 제 3 항에 있어서, 상기 실리콘 함유 화합물의 일반식이 R-SiH3임을 특징으로 하는 방법.
  5. 제 4 항에 있어서, R이 메틸, 에틸, 페닐 또는 비닐기임을 특징으로 하는 방법.
  6. 제 4 항 또는 5 항에 있어서, 상기 실리콘함유 화합물이 메틸실란(CH3SiH3)임을 특징으로 하는 방법.
  7. 앞선 청구항중 한 항에 있어서, 상기 단쇄 폴리머가 표면반응으로서 형성됨을 특징으로 하는 방법.
  8. 앞선 청구항중 한 항에 있어서, 추가 중합이 일어나서 일반식 -(RxSiOy)n의 비정질 구조를 형성함을 특징으로 하는 방법.
  9. 앞선 청구항중 한 항에 있어서, 상기 침전된 재료의 유전상수가 1㎒에서 3.5 미만임을 특징으로 하는 방법.
  10. 앞선 청구항중 한 항에 있어서, 침전속도가 약하게 이온화된 플라즈마를 사용함으로써 향상됨을 특징으로 하는 방법.
  11. 앞선 청구항중 한 항에 있어서, 기저층 또는 베이스층을 형성시키는 단계를 더욱 포함하는 방법.
  12. 앞선 청구항중 한 항에 있어서, 형성된 층의 표면에 캐핑층을 형성하는 단계를 더욱 포함하는 방법.
  13. 앞선 청구항중 한 항에 있어서, 층의 기계적 안정성을 제공하기 위해서 폴리머층을 화학적 또는 복사에너지 처리하는 단계를 더욱 포함하는 방법.
  14. 두 개이상의 반응가스 또는 증기를 도입하는 수단, 반도체기판 지지수단, 및 지지수단의 온도를 필요한 수준으로 유지하는 수단을 포함하는 CVD 챔버와 PECVD 챔버를 포함하며, 상기 PECVD 또는 CVD 챔버는 반도체 기판 지지수단, 하나이상의 반응가스 또는 증기 도입수단, 반응가스를 반응시키도록 플라즈마를 발생하는 수단을 포함하는 앞선 청구항에 따른 방법 실시 장치.
  15. 제 14 항에 있어서, 단일한 이중 CVD 및 PECVD 기능 챔버를 가지는 장치.
  16. 제 14 항에 있어서, 지지수단을 가열시키지 않고 PECVD 처리동안 기판을 가열할 수 있도록 기판을 지지수단으로 부터 상승시키는 수단을 포함하는 장치.
KR10-1999-7001460A 1996-08-24 1997-08-21 반도체 기판 처리방법 KR100440233B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
GBGB9617793.6A GB9617793D0 (en) 1996-08-24 1996-08-24 Methods and apparatus for treating a semiconductor wafer
GB9617793.6 1996-08-24
GB9707950.3 1997-04-19
GBGB9707950.3A GB9707950D0 (en) 1997-04-19 1997-04-19 Method and apparatus for treating a semiconductor wafer

Publications (2)

Publication Number Publication Date
KR20000068308A true KR20000068308A (ko) 2000-11-25
KR100440233B1 KR100440233B1 (ko) 2004-07-15

Family

ID=26309922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7001460A KR100440233B1 (ko) 1996-08-24 1997-08-21 반도체 기판 처리방법

Country Status (6)

Country Link
US (1) US6242366B1 (ko)
JP (1) JP2001504989A (ko)
KR (1) KR100440233B1 (ko)
DE (2) DE19781956T1 (ko)
GB (1) GB2331626B (ko)
WO (1) WO1998008249A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030002993A (ko) * 2001-06-29 2003-01-09 학교법인 포항공과대학교 저유전체 박막의 제조방법

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001504989A (ja) 1996-08-24 2001-04-10 トリコン エクウィプメンツ リミテッド 平坦化された誘電層を半導体基板上に堆積させるための方法及び装置
DE19861329B4 (de) * 1997-06-26 2006-02-02 Mitsubishi Denki K.K. Struktur eines Zwischenschichtisolierfilmes in einer Halbleitereinrichtung
DE19804375B4 (de) * 1997-06-26 2005-05-19 Mitsubishi Denki K.K. Verfahren zur Herstellung eines Zwischenschichtisolierfilmes
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6413583B1 (en) 1998-02-11 2002-07-02 Applied Materials, Inc. Formation of a liquid-like silica layer by reaction of an organosilicon compound and a hydroxyl forming compound
US6627532B1 (en) * 1998-02-11 2003-09-30 Applied Materials, Inc. Method of decreasing the K value in SiOC layer deposited by chemical vapor deposition
US6340435B1 (en) 1998-02-11 2002-01-22 Applied Materials, Inc. Integrated low K dielectrics and etch stops
US6068884A (en) 1998-04-28 2000-05-30 Silcon Valley Group Thermal Systems, Llc Method of making low κ dielectric inorganic/organic hybrid films
GB9810917D0 (en) * 1998-05-21 1998-07-22 Trikon Technologies Ltd Method and apparatus for treating a semi-conductor substrate
US7923383B2 (en) 1998-05-21 2011-04-12 Tokyo Electron Limited Method and apparatus for treating a semi-conductor substrate
US6159871A (en) * 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US6383951B1 (en) 1998-09-03 2002-05-07 Micron Technology, Inc. Low dielectric constant material for integrated circuit fabrication
US6800571B2 (en) * 1998-09-29 2004-10-05 Applied Materials Inc. CVD plasma assisted low dielectric constant films
AU2814000A (en) 1999-02-26 2000-09-14 Trikon Holdings Limited A method of processing a polymer layer
US6503818B1 (en) * 1999-04-02 2003-01-07 Taiwan Semiconductor Manufacturing Company Delamination resistant multi-layer composite dielectric layer employing low dielectric constant dielectric material
DE10081808T1 (de) * 1999-06-26 2002-11-07 Trikon Holdings Ltd Verfahren und Vorrichtung zur Ausbildung eines Filmes auf einem Substrat
EP1077479A1 (en) * 1999-08-17 2001-02-21 Applied Materials, Inc. Post-deposition treatment to enchance properties of Si-O-C low K film
GB2354107B (en) * 1999-09-01 2004-04-28 Mitel Corp Surface stabilization of silicon rich silica glass using increased post deposition delay
US6399489B1 (en) 1999-11-01 2002-06-04 Applied Materials, Inc. Barrier layer deposition using HDP-CVD
AU2001250886A1 (en) * 2000-03-20 2001-10-03 N V. Bekaert S.A. Materials having low dielectric constants and methods of making
AU5268701A (en) * 2000-05-08 2001-11-20 Denki Kagaku Kogyo Kabushiki Kaisha Low relative permittivity SIOx film, production method, semiconductor device comprising the film
EP1172847A3 (en) * 2000-07-10 2004-07-28 Interuniversitair Micro-Elektronica Centrum Vzw A method to produce a porous oxygen-silicon layer
US6531398B1 (en) 2000-10-30 2003-03-11 Applied Materials, Inc. Method of depositing organosillicate layers
US6926926B2 (en) 2001-09-10 2005-08-09 Applied Materials, Inc. Silicon carbide deposited by high density plasma chemical-vapor deposition with bias
US6936309B2 (en) 2002-04-02 2005-08-30 Applied Materials, Inc. Hardness improvement of silicon carboxy films
US6815373B2 (en) 2002-04-16 2004-11-09 Applied Materials Inc. Use of cyclic siloxanes for hardness improvement of low k dielectric films
US7582555B1 (en) 2005-12-29 2009-09-01 Novellus Systems, Inc. CVD flowable gap fill
US9257302B1 (en) 2004-03-25 2016-02-09 Novellus Systems, Inc. CVD flowable gap fill
US7524735B1 (en) 2004-03-25 2009-04-28 Novellus Systems, Inc Flowable film dielectric gap fill process
TW200631095A (en) * 2005-01-27 2006-09-01 Koninkl Philips Electronics Nv A method of manufacturing a semiconductor device
US7410915B2 (en) 2006-03-23 2008-08-12 Asm Japan K.K. Method of forming carbon polymer film using plasma CVD
US7888273B1 (en) 2006-11-01 2011-02-15 Novellus Systems, Inc. Density gradient-free gap fill
US9245739B2 (en) 2006-11-01 2016-01-26 Lam Research Corporation Low-K oxide deposition by hydrolysis and condensation
US8557712B1 (en) 2008-12-15 2013-10-15 Novellus Systems, Inc. PECVD flowable dielectric gap fill
US8278224B1 (en) 2009-09-24 2012-10-02 Novellus Systems, Inc. Flowable oxide deposition using rapid delivery of process gases
KR101758944B1 (ko) 2009-12-09 2017-07-18 노벨러스 시스템즈, 인코포레이티드 신규한 갭 충진 집적화
US8685867B1 (en) 2010-12-09 2014-04-01 Novellus Systems, Inc. Premetal dielectric integration process
US9719169B2 (en) 2010-12-20 2017-08-01 Novellus Systems, Inc. System and apparatus for flowable deposition in semiconductor fabrication
US8846536B2 (en) 2012-03-05 2014-09-30 Novellus Systems, Inc. Flowable oxide film with tunable wet etch rate
US9847222B2 (en) 2013-10-25 2017-12-19 Lam Research Corporation Treatment for flowable dielectric deposition on substrate surfaces
US10049921B2 (en) 2014-08-20 2018-08-14 Lam Research Corporation Method for selectively sealing ultra low-k porous dielectric layer using flowable dielectric film formed from vapor phase dielectric precursor
US9773698B2 (en) 2015-09-30 2017-09-26 International Business Machines Corporation Method of manufacturing an ultra low dielectric layer
US9916977B2 (en) 2015-11-16 2018-03-13 Lam Research Corporation Low k dielectric deposition via UV driven photopolymerization
US10388546B2 (en) 2015-11-16 2019-08-20 Lam Research Corporation Apparatus for UV flowable dielectric
US10115586B2 (en) 2016-05-08 2018-10-30 Tokyo Electron Limited Method for depositing a planarization layer using polymerization chemical vapor deposition
EP3997729A4 (en) * 2019-08-16 2023-07-12 Versum Materials US, LLC SILICON COMPOUNDS AND METHODS OF DEPOSITIONING FILMS USING THEM

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2886460A (en) * 1954-09-14 1959-05-12 Du Pont Organophilic and hydrophilic composition
US3147179A (en) * 1959-06-26 1964-09-01 St Joe Paper Company Pulping processes
US3822928A (en) 1971-08-02 1974-07-09 Bell Telephone Labor Inc Thin film light guide
US4096315A (en) 1976-12-15 1978-06-20 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Process for producing a well-adhered durable optical coating on an optical plastic substrate
US4397722A (en) 1981-12-31 1983-08-09 International Business Machines Corporation Polymers from aromatic silanes and process for their preparation
CA1204527A (en) 1982-08-13 1986-05-13 Theodore F. Retajczyk, Jr. Polymeric films for electronic circuits
US4781942A (en) * 1985-12-19 1988-11-01 Hughes Aircraft Company Process for the photochemical vapor deposition of siloxane polymers
IT1226701B (it) 1988-07-29 1991-02-05 Eniricerche Spa Procedimento per la deposizione di organosilani su substrati di silicio o di ossido di silicio per dispositivi del tipo eos o chemfet.
CA1334911C (en) 1989-02-15 1995-03-28 David M. Dobuzinsky Process for the vapor deposition of polysilanes
US5314724A (en) 1991-01-08 1994-05-24 Fujitsu Limited Process for forming silicon oxide film
JPH04245629A (ja) 1991-01-31 1992-09-02 Texas Instr Japan Ltd 半導体装置の絶縁膜形成方法および半導体装置
DE4202652C2 (de) 1992-01-30 1996-03-28 Fraunhofer Ges Forschung Verfahren zum Aufbringen einer UV- und/oder elektronenstrahlempfindlichen Lackschicht
US5439780A (en) 1992-04-29 1995-08-08 At&T Corp. Energy sensitive materials and methods for their use
US5874367A (en) * 1992-07-04 1999-02-23 Trikon Technologies Limited Method of treating a semi-conductor wafer
JP2684942B2 (ja) * 1992-11-30 1997-12-03 日本電気株式会社 化学気相成長法と化学気相成長装置および多層配線の製造方法
JPH07288251A (ja) * 1994-04-19 1995-10-31 Sony Corp 半導体装置の製造方法
JP3281209B2 (ja) * 1995-01-30 2002-05-13 株式会社東芝 半導体装置の製造方法
FR2734402B1 (fr) 1995-05-15 1997-07-18 Brouquet Pierre Procede pour l'isolement electrique en micro-electronique, applicable aux cavites etroites, par depot d'oxyde a l'etat visqueux et dispositif correspondant
JP3463416B2 (ja) * 1995-06-23 2003-11-05 ソニー株式会社 絶縁膜の製造方法および半導体装置
US5835987A (en) * 1995-10-31 1998-11-10 Micron Technology, Inc. Reduced RC delay between adjacent substrate wiring lines
JP2001504989A (ja) 1996-08-24 2001-04-10 トリコン エクウィプメンツ リミテッド 平坦化された誘電層を半導体基板上に堆積させるための方法及び装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030002993A (ko) * 2001-06-29 2003-01-09 학교법인 포항공과대학교 저유전체 박막의 제조방법

Also Published As

Publication number Publication date
DE19781956B4 (de) 2006-06-14
US6242366B1 (en) 2001-06-05
GB2331626B (en) 2001-06-13
DE19781956T1 (de) 1999-07-08
WO1998008249A1 (en) 1998-02-26
GB2331626A (en) 1999-05-26
JP2001504989A (ja) 2001-04-10
GB9903626D0 (en) 1999-04-07
KR100440233B1 (ko) 2004-07-15

Similar Documents

Publication Publication Date Title
KR100440233B1 (ko) 반도체 기판 처리방법
TWI654335B (zh) 製造用於填充表面特徵的低ｋ膜的前驅物及流動ｃｖｄ方法
CN1042577C (zh) 处理半导体晶片的方法
US6649540B2 (en) Organosilane CVD precursors and their use for making organosilane polymer low-k dielectric film
US7354873B2 (en) Method for forming insulation film
US8728958B2 (en) Gap fill integration
US8062983B1 (en) Creation of porosity in low-k films by photo-disassociation of imbedded nanoparticles
US6440876B1 (en) Low-K dielectric constant CVD precursors formed of cyclic siloxanes having in-ring SI—O—C, and uses thereof
CN101316945B (zh) 低介电常数薄膜的灰化/湿法蚀刻损伤的抵抗性以及整体稳定性的改进方法
KR102571297B1 (ko) N-h 부재 및 si-풍부 퍼하이드로폴리실라잔 조성물, 이의 합성, 및 적용
KR20150022677A (ko) 유기아미노실란 어닐링을 이용한 SiOCH 막의 형성 방법
TWI673826B (zh) 可流動膜固化穿透深度之改進以及應力調諧
TW201808973A (zh) 雙胺基烷氧基矽烷化合物及使用其沉積含矽膜的方法
KR20100069603A (ko) Ｐｅｃｖｄ 유동성 유전체 갭 충전
JP2005019980A (ja) 低誘電率有機ケイ酸塩ガラス膜の作製方法
KR102509390B1 (ko) 산화규소 상의 초박형 비정질 규소 막의 연속성을 개선하기 위한 전처리 접근법
WO2007083654A1 (ja) シリカ質膜の製造法およびそれにより製造されたシリカ質膜付き基板
KR101361454B1 (ko) 반도체 소자의 실리콘 산화막 형성 방법
JPH05102040A (ja) 成膜方法
JP2006503165A (ja) オルガノシロキサン
US9371430B2 (en) Porous film with high hardness and a low dielectric constant and preparation method thereof
WO2023167031A1 (ja) 絶縁膜の形成方法および基板処理システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee