KR20150022677A - 유기아미노실란 어닐링을 이용한 SiOCH 막의 형성 방법 - Google Patents

유기아미노실란 어닐링을 이용한 SiOCH 막의 형성 방법 Download PDF

Info

Publication number
KR20150022677A
KR20150022677A KR20140105478A KR20140105478A KR20150022677A KR 20150022677 A KR20150022677 A KR 20150022677A KR 20140105478 A KR20140105478 A KR 20140105478A KR 20140105478 A KR20140105478 A KR 20140105478A KR 20150022677 A KR20150022677 A KR 20150022677A
Authority
KR
South Korea
Prior art keywords
film
chamber
substrate
sioch film
curing
Prior art date
Application number
KR20140105478A
Other languages
English (en)
Other versions
KR102291889B1 (ko
Inventor
다이 이시카와
기요히로 마츠시타
아키노리 나카노
신타로 우에다
히로후미 아라이
Original Assignee
에이에스엠 아이피 홀딩 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠 아이피 홀딩 비.브이. filed Critical 에이에스엠 아이피 홀딩 비.브이.
Publication of KR20150022677A publication Critical patent/KR20150022677A/ko
Application granted granted Critical
Publication of KR102291889B1 publication Critical patent/KR102291889B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

기판 상에 개질된 저유전 SiOCH 막을 형성하는 방법으로서, 유동성 CVD 에 의해 기판 상에 형성된 저유전 SiOCH 막을 제공하는 단계; 전자기 에너지를 인가하지 않고서 분자 내 Si-N 결합을 포함하는 가스에 저유전 SiOCH 막을 노출시켜 상기 SiOCH 막에서 Si-O 결합들 및/또는 Si-C 결합들을 증가시키는 단계; 및 다음으로, 상기 저유전 SiOCH 막을 경화시키는 단계를 포함한다.

Description

유기아미노실란 어닐링을 이용한 SiOCH 막의 형성 방법{METHOD FOR FORMING SiOCH FILM USING ORGANOAMINOSILANE ANNEALING}
본 발명은 일반적으로 기판 상에 탄소 도핑 실리콘 산화물 (SiOCH) 막을 형성하는 방법에 관한 것이고, 특히, 예를 들어, 유기아미노실란 어닐링에 의해 개질된 SiOCH 막의 형성 방법에 관한 것이다.
대규모 집적 (LSI) 디바이스들의 배선 피치의 소형화에 따라, 결과적으로 증가된 배선 용량에 기인한 신호 지연이 문제가 되었다. 배선 용량을 감소시키기 위하여, 층간 막들의 유전 상수를 감소시키기 위한 시도들이 이루어졌고, 결과적으로, 막들에 기공들을 갖는 다공질 SiOCH 막들이 이용되었다.
최근, 종래 Cu 배선에 사용되는 다마신 프로세스 (damascene process) 대신에, 금속 배선들을 형성하고 그들 사이에 저유전 (low-K) 막 (예를 들어, SiOCH 막) 을 임베딩하는 프로세스가 고려된다. 그 프로세스를 위하여, 저온에서 고도의 유동성 막을 형성하는 방법이 필요하다.
유동성 저유전 막을 형성함에 있어서, 강한 Si-O 결합을 형성하기 위하여 UV 또는 열 어닐링과 같은 경화를 수행하는 것에 의한 막 형성 후에 막에 포함된 알코올 및 탄화수소를 제거할 필요가 있다. 유동성 저유전 막들은 다량의 탄화수소, 알코올, 미반응 전구체 및 Si-OH 결합들을 포함한다. 경화 동안 이들 화합물들의 탈착 (desorption) 또는 가교 (cross-linkage) 의 발생에 기인하여, 광범위한 막 수축이 일어난다. 결과적으로, 공극 (void) 들이, 좁은 피치로 트렌치들에 임베딩된 막에 생성되고, 절연 막의 기능성이 손실되고, 이는 문제가 된다.
또한, 막의 안정성을 향상시키기 위하여, UV 광 경화의 지속시간이 연장되면, 막 수축이 더 진행되고, 이는 배선의 단선, 배선의 붕괴, 및 막의 균열을 초래할 수도 있다. 따라서, 막 수축의 감소를 가능하게 하는 기술이 막 품질을 향상시키기 위하여 크게 요망된다.
관련 기술에 수반된 문제 및 해법들에 대한 임의의 논의는 오로지 본 발명을 위한 맥락을 제공하는 목적을 위해서만 포함되고, 그 논의의 일부 또는 전부가 본 발명이 이루어졌을 때 알려져 있었다라는 것을 인정하는 것으로 받아들여져서는 안된다.
일부 실시형태들에서, 고 유동성을 갖는 (SiOCH 막과 같은) 저유전 막을 성막한 후에, 그 막은, -OH 기에 대해 반응성인 (유기아미노실란과 같은) 반응성 가스에 그 막을 노출시키는 단계를 받는다. 고도 유동성의 SiOCH 막은 많은 불안정한 기들 (이를테면 알코올 기, 히드록실 기) 를 포함하므로, 위의 가스를 도입함으로써, 불안정한 기들이 안정한 Si-Me 기들로 치환될 수 있거나 또는 Si-O 결합들이 유기아미노실란을 통해서 형성될 수 있으며, 그에 의해 경화 단계 동안 해리 및 제거된 성분들의 양을 감소시키고 Si-O 결합들을 포함하는 골격 (skeleton) 을 강화시키고, 결과적으로 Si-O 결합들을 포함하는 성분들의 양을 증가시키고, 막의 수축을 억제하고, 막 강도를 증가시킨다.
또한, 일부 실시형태들에서, 막을 반응성 가스에 노출시키기 전 또는 후에, 그 막이 산화 분위기에 노출되어 실라놀 (Si-OH) 을 형성하는 산화 단계를 추가한 다음 유기아미노실란 노출 단계에 의해, Si-O 결합들을 포함하는 성분들의 양이 증가될 수 있으며, 그에 의해 막 수축을 더 억제하고 막 강도를 증가시킨다.
일부 실시형태들에서, 산화 단계에서, 산소 플라즈마, 오존 발생기, 및/또는 UV 광 조사를 산화 분위기에서 사용하여 오존 등을 발생시킴으로써, 그 막이 산화될 수 있다.
위의 산화 단계 및 노출 단계는 한번 수행되거나 또는 여러 번 반복될 수 있다.
결과적인 막은 후속 열 어닐링 단계 및 UV 광을 사용한 후속 경화 단계를 사용하여, 막이 원하는 강도를 나타낼 때까지, 개질될 수 있다.
다른 양태에서, 막의 열 수축을 더 감소시키고 막 품질의 안정성을 보장하기 위하여, 기판이, 저유전 막의 형성, 어닐링, 및 UV 경화를 수행하기 위한 클러스터화된 챔버들에서 프로세싱되고, 여기서 저유전 막이 형성된 기판은 비활성 가스 분위기에서 어닐링 챔버로 연속적으로 이송된다. 이에 의해, 기판은 대기에 노출됨이 없이 어닐링되고, 그에 의해 산화 및 습기 흡수에 의해 야기되는 막 품질의 변화를 방지한다. 또한, 상이한 프로세스들간의 일정 시간 관리 (constant time management) (Q-타임 제어) 가 수행될 수 있고, 따라서, 챔버에서 열 수축에 기인한 막 품질의 변화들이 일정 시간 관리하에서 제어될 수 있고, 그에 의해 기판들 사이에 작은 변동들을 갖는 막들을 제조한다.
또 다른 양태에서, 유기아미노실란 노출 단계 전에 원격 플라즈마 유닛을 사용하여 산화 단계를 수행하는 것에 의해, 막의 탄성률 (elastic modulus) 이 현저히 향상될 수 있다.
또 다른 양태에서, 2 단계 UV-경화 (저온 UV-경화 및 고온 UV-경화) 를 수행하는 것에 의해, 막 수축이 더 감소될 수 있다.
본 발명의 양태들 및 관련 기술에 비해 달성되는 이점들을 요약하는 목적으로, 본 발명의 어떠한 목적들 및 이점들이 본 개시에서 설명된다. 물론, 모든 그러한 목적들 또는 이점들이 반드시 본 발명의 임의의 특정 실시형태에 따라 달성되는 것은 아닐 수도 있다는 것이 이해되야 한다. 따라서, 예를 들어, 당업자는, 본 발명이 여기에 교시되거나 또는 시사될 수도 있는 바처럼 반드시 다른 목적들 또는 이점들을 달성하는 것은 아닌 여기에 교시된 바처럼 하나의 이점 또는 군의 이점들을 달성하거나 또는 최적화하는 방식으로 구체화되거나 또는 수행될 수도 있다는 것을 인식할 것이다.
본 발명의 추가 양태들, 특징들 및 이점들은 다음의 상세한 설명으로부터 분명해질 것이다.
본 발명의 이들 및 다른 특징들이 이제 본 발명을 제한하는 것이 아닌 본 발명을 예시하도록 의도된 바람직한 실시형태들의 도면들을 참조하여 설명될 것이다. 그 도면들은 예시적인 목적들으로 크게 단순화되고 반드시 스케일대로인 것은 아니다.
도 1은, 본 발명의 실시형태에 따른 유기아미노실란 어닐링으로 형성된 탄소 도핑된 실리콘 산화물 막 (실선) 및 유기아미노실란 어닐링없이 형성된 탄소 도핑된 실리콘 산화물 막 (파선) 의 푸리에 변환 적외 (FTIR) 스펙트럼들을 도시한다.
도 2은, 본 발명의 실시형태에 따른 유기아미노실란 어닐링으로 형성된 탄소 도핑된 실리콘 산화물 막 및 유기아미노실란 어닐링없이 형성된 탄소 도핑된 실리콘 산화물 막의 경화에 의한 수축 (%) 을 예시하는 그래프이다.
도 3은, (A) 본 발명의 실시형태에 따른 유기아미노실란 어닐링으로 패턴화된 실리콘 기판 상에 형성된 갭필 실리콘 산화물 막의 단면도의 주사 전자 현미경 (SEM) 사진의 개략적인 예시, 그리고 (B) 유기아미노실란 어닐링 없이 패턴화된 실리콘 기판 상에 형성된 갭필 실리콘 산화물 막의 단면도의 주사 전자 현미경 (SEM) 사진의 개략적인 예시를 나타낸다.
도 4는 본 발명의 실시형태에 따른 클러스터화된 챔버들의 개략도이다.
도 5는, 본 발명의 실시형태에 따른 이송 챔버를 사용한 (◆) 그리고 이송 챔버를 사용하지 않은 (□) 동일한 로트 (lot) 로부터의 프로세싱 기판들의 누적 수와 경화된 막의 두께 (a.u.) 사이의 관계를 나타내는 그래프이다.
도 6은, 프로세싱된 기판의 노출 시간과 유동성 CVD 에 의한 성막된 그대로 (as-deposited) 의 저유전 SiOCH 막의 두께 (a.u.) 사이의 관계를 나타내는 그래프이다.
도 7은, 유기아미노실란 어닐링 전에 산화 단계가 수행된 본 발명의 일 실시형태와 산화 단계가 수행되지 않은 본 발명에 따른 다른 실시형태에 따른 막들의 탄성률을 보여주는 그래프이다.
도 8은 본 발명의 실시형태에서 사용가능한 UV 광 조사 장치의 개략도이다.
도 9 는 참조 실시형태에 따른 경화 시간 (초) 과 수축 (%) 사이의 관계를 보여주는 그래프이다.
도 10은 참조 실시형태들에 따른 전기장 (MV/cm) 과 누설 전류 (A/cm2) 사이의 관계를 보여주는 그래프이다.
본 개시에서, “가스” 는 증기화된 고체 및/또는 액체를 포함할 수도 있고 단일 가스 또는 가스들의 혼합물에 의해 구성될 수도 있다. 마찬가지로, 관사 "a" 또는 "an" 는 하나의 종 또는 다수의 종들을 포함하는 속을 지칭한다. 본 개시에서, 샤워헤드 또는 가스 유입 포트를 통해 반응 챔버에 도입된 프로세스 가스는 기판을 처리하는데 사용된 가스이고, 실리콘 함유 가스 및 희가스 (rare gas) 와 같은 캐리어 가스로 구성되거나, 본질적으로 이루어지거나, 또는 이루어질 수도 있다. 프로세스 가스외의 가스, 즉 샤워헤드를 통과하지 않고서 도입된 가스는, 예를 들어 ,반응 공간을 실링하는데 사용될 수도 있고, 이는 희가스와 같은 시일 가스를 포함한다. 일부 실시형태들에서, "막" 은 실질적으로 핀홀들 없이 두께 방향에 수직한 방향으로 연속적으로 연장되어 전체 타겟 또는 관련 표면 (concerned surface) 을 커버하는 층, 또는 간단히 타겟 또는 관련 표면을 커버하는 층을 지칭한다. 일부 실시형태들에서, "층" 은, 표면 상에 형성된 어떠한 두께를 갖는 구조물 또는 막 또는 막이 아닌 구조물의 동의어를 지칭한다. 막 또는 층은, 어떠한 특성들을 갖는 별개 (discrete) 단일 막 또는 층, 또는 다수의 막들 또는 층들에 의해 구성될 수도 있고, 인접하는 막들 또는 층들 사이의 경계는 클리어 (clear) 하거나 또는 그렇지 않을 수도 있고, 물리적, 화학적 및/또는 임의의 다른 특성들, 형성 프로세스들 또는 시퀀스, 및/또는 인접 막들 또는 층들의 기능들 또는 목적들에 기초하여 확립될 수도 있다. 또한, 본 개시에서, 변수의 임의의 2개 수들은 변수의 작업가능한 범위를 구성할 수 있는데, 그 작업가능한 범위는 일상적인 작업 (routine work) 에 기초하여 결정될 수 있기 때문이고, 표시된 임의의 범위들은 종점 (endpoint) 들을 포함하거나 또는 제외할 수도 있다. 또한, 표시된 변수들의 임의의 값들은 ("약" 표시되든지 또는 그렇지 않든지에 상관 없이) 정확한 값들 또는 근사 값들을 지칭할 수도 있고 동등물 (equivalent) 들을 포함하고, 일부의 실시형태들에서는, 평균, 중간 (median), 대표, 다수 (majority) 등을 지칭할 수도 있다.
본 개시에서 조건들 및/또는 구조들이 명시되지 않는 경우에, 당업자는, 일상적인 실험의 문제로서, 본 개시를 고려하여, 그러한 조건들 및/또는 구조들을 손쉽게 제공할 수 있다.
모든 개시된 실시형태들에서, 실시형태에 사용된 임의의 요소는 그와 동등한 임의의 요소에 의해 치환될 수 있고, 의도된 목적들을 위해 여기에서 명시적으로, 필요적으로, 또는 내재적으로 개시된 것들을 포함한다. 또한, 본 발명은 장치 및 방법들에 동일하게 적용될 수 있다.
본 개시에서, 임의의 정의된 의미들은 일부 실시형태들에서 보통 및 관습적인 의미들을 반드시 제외하는 것은 아니다.
그 실시형태들은 바람직한 실시형태들을 참조하여 설명될 것이다. 하지만, 본 발명은 그 바람직한 실시형태들에 한정되지 않는다.
일부 실시형태들에서, 기판 상에 개질된 저유전 SiOCH 막을 형성하는 방법은 :
(i) 유동성 CVD 에 의해 기판 상에 형성된 저유전 SiOCH 막을 제공하는 단계;
(ii) 분자 내 Si-N 결합을 포함하는 가스에 상기 저유전 SiOCH 막을 노출시켜 상기 SiOCH 막에서 Si-O 결합들 및/또는 Si-C 결합들을 증가시키는 단계; 및
(iii) 단계 (ii) 에서 획득된 상기 저유전 SiOCH 막을 경화시키는 단계를 포함한다.
본 개시에서, “Si-N 결합을 포함하는 것”은 Si-N 결합 또는 Si-N 결합들에 의해 실질적으로 구성되는 주 골격을 갖거나, 및/또는 Si-N 결합 또는 Si-N 결합들에 의해 실질적으로 구성되는 치환기를 갖는, Si-N 결합 또는 Si-N 결합들을 특징으로 하는 것을 지칭할 수도 있다. 본 개시에서, "경화"는, 화학 반응 (이를테면 중합 또는 가교) 및/또는 물리적 작용 (이를테면 휘발성 성분들의 제거 또는 증발) 이 일어나서, 더 높은 경도, 더 높은 인성, 및/또는 더 안정한 결합의 막 매트릭스를 생성하는 프로세스를 지칭한다. 본 개시에서, "어닐링" 은, 재료가 처리되어 그의 안정한 형태가 되는, 예를 들어, 성분에 존재하는 말단기 (이를테면, 일코올 기 및 히드록실 기) 가 더 안정한 기 (이를테면 Si-Me 기) 로 치환되거나 및/또 더 안정한 형태 (이를테면 Si-O 결합) 을 형성하는 프로세스를 지칭한다. 일부 실시형태들에서, 경화 및 어닐링은 상호 배타적 프로세스들로서 정의된다. 통상적으로 어닐링 및 경화에서, 실질적으로 막이 기판 상에 형성되지 않는다.
단계 (ii) 는 단계 (iii) 으로부터 분리된 별개의 단계인 어닐링 단계로 지칭될 수도 있고, 일부 실시형태들에서, 단계 (ii) 는 UV 광 조사 및 RF 전력 인가와 같은 전자기 에너지 (전자기 파장에서의 에너지) 없이 수행되는 반면, 단계 (iii) 는 Si-N 결합을 포함하는 가스 없이 그러한 전자기 에너지로 수행된다. 전자기 에너지가 단계 (ii) 에서 인가되면, 성막하는 막의 수축은 단계 (iii) 전에 단계 (ii) 동안 일어나기 쉽다. 단계 (ii) 에서, 히드록실 기들의 양이 또한 감소될 수도 있다. 일부 실시형태들에서, 단계 (ii) 에서, Si-O 결합들의 양이 증가하고, 막의 휘발성 성분들이 비휘발성 성분들로 치환된다. 휘발성 성분들은, H2O, 알코올 이를테면 메탄올 및 에탄올, 그리고 단쇄 실라놀을 포함하지만 이들에 한정되지는 않는다. 비휘발성 성분들은, 막에 존재하는 Si-O 골격에 결합된 알킬실록산, 및 장쇄 실록산을 포함하지만 이들에 한정되지는 않는다. 비휘발성 성분들은 또한, 휘발성이었지만 막에 존재하는 Si-O 골격에 결합함으로써 비휘발성이 되는 성분들을 포함한다. 휘발성 성분들을 감소시키고 비휘발성 성분들을 증가시키는 것의 결과로서, 결과적인 막의 수축이 효과적으로 감소될 수 있다.
저유전 SiOCH 막은, 실질적으로 Si, O, C, 및 H를 특징으로 하거나 및/또는 실질적으로 Si, O, C, 및 H에 의해 형성되는 매트릭스에 의해 구성되는 유전성 막이며, 하나 이상의 다른 원소들이 거기에 도핑되거나 도핑되지 않는다. 유전성 막은 약 1.9 내지 약 5.0, 통상적으로 약 2.1 내지 약 3.5, 바람직하게는 2.5 미만의 유전 상수를 가질 수도 있다. 일부 실시형태들에서, 유전성 막이, 유동성 CVD 또는 임의의 다른 동등한 박막 성막 방법들에 의해, 측벽들 및 바닥 표면들을 포함하는 트렌치들 또는 비아들, 및/또는 평탄 표면들에 형성된다. 통상적으로, 유전성 막의 두께는, 약 50 nm 내지 약 500 nm의 범위이다 (원하는 막 두께는 막의 용도 및 목적 등에 따라 적절한 것으로 여겨지는 것으로서 선택될 수 있다). 유동성 CVD 프로세스는, 고종횡비를 갖는 (예를 들어, 1:2 또는 1:5 를 넘는) 트렌치들 및 비아들과 같은 갭들로 실질적으로 자유롭게 유동하고 (경화전에) 실질적으로 공극들 없이 갭들을 그들의 바닥으로부터 충전하는 액체상 (liquid-like) 막을 CVD 에 의해 성막하는 프로세스이다.
일부 실시형태들에서, Si-N 결합을 포함하는 가스는 히드록실 기들에 대한 반응성인 가스이고 알킬 기를 포함한다. 일부 실시형태들에서, 가스는 유기아미노실란이고, 유기아미노실란은 비스디에틸아미노 실란 (BDEAS), 비스디에틸아미노 메틸실란 (BDEAMS), 비스디에틸아미노 디메틸실란 (BDEADMS), 비스디메틸아미노실란 (BDMAS), 비스디메틸아미노 메틸실란 (BDMADMS), 비스디메틸아미노 디메틸실란 (BDMADMS), 비스터트-부틸아미노실란 (BTBAS), 디메틸아미노 트리메틸실란 (DMATMS), 디메틸아미노 디메틸실란 (DMADMS), 디에틸아미노 트리메틸실란 (DEATMS), 디에틸아미노 디메틸실란 (DEADMS), 터트-부틸아미노실란 (TBAS), 터트-부틸아미노 트리메틸실란 (TBATMS), 디세크-부틸아미노실란 (disec-butylaminosilane; DSBAS), 트리스디메틸아미노실란 (TDMAS), 트리스디메틸아미노메틸실란 (TDMAMS), 비스트리메틸실릴아민 (BTMSA), 비스트리메틸실릴메틸아민 (BTMSMA), 비스디메틸실릴아민 (BDMSA), 비스디메틸실릴메틸아민 (BDMSMA), 트리스트리메틸실릴아민 (TTMSA), 트리스디메틸실릴아민 (TDMSA), 및 이들의 유도체로 이루어지는 군으로부터 선택된 하나 이상의 화합물일 수도 있다.
일부 실시형태들에서, Si-N 결합을 포함하는 가스는 유기실라잔 이를테면 알킬-치환 디실라잔, 알킬-치환 트리실라잔, 알킬-치환 테트라실라잔, 알킬-치환 폴리실라잔, 알킬-치환 실라잔, 알킬-치환 시클로트리실라잔, 알킬-치환 시클로테트라실라잔, 및 이들의 유도체이다. 일부 실시형태들에서, 유기아미노실란은, 유기실라잔을 포함하는 탄화수소들 및 Si-N 결합들을 포함하는 실란 화합물들을 지칭한다.
일부 실시형태들에서, 단계 (iii) 는, 저유전 SiOCH 막을 UV 광으로 조사하는 단계 또는 저유전 SiOCH 막을 가열하는 단계를 포함한다.
일부 실시형태들에서, 단계들 (i) 및 (ii) 은 동일한 챔버에서 연속적으로 수행된다. 위에서, "연속적으로" 는, 타임라인으로서 중단 없이, 또는 그 직후에, 일부 실시형태들에서는 다음 단계로서 진공 파괴 없음을 지칭한다.
일부 실시형태들에서, 단계 (ii) 는, 기판의 온도가 약 0℃ 내지 약 200℃ (통상적으로 약 0℃ 내지 약 100℃) 로 제어되고, 압력이 약 0.5 Pa 내지 표준 대기압 (통상적으로 약 500 Pa 내지 약 12000 Pa) 으로 제어되고, 단계 (ii) 의 지속시간은 약 1초 내지 약 60분 (통상적으로 약 1 분 내지 약 5 분) 이고, 막이 노출되는 분위기에서 Si-N 결합을 포함하는 가스의 농도는 약 100 ppm 내지 100% (통상적으로 약 10% 내지 약 100%) 인 조건들하에서 수행되고, 여기서 Si-N 결합을 포함하는 가스에 대해 반응성이지 않은 희가스 및/또는 질소 가스와 같은 비활성 가스가 첨가 가스 또는 캐리어 가스로서 사용될 수 있다. Si-N 결합을 포함하는 가스가 기판이 놓여진 챔버로 로딩되면, 가스가 단계 (ii) 의 전체에 걸쳐 챔버로 연속적으로 공급될 필요는 없다.
일부 실시형태들에서, 그 방법은, 단계 (ii) 전 또는 후에, (iia) 단계 (i) 의 온도와 실질적으로 유사하거나 또는 동등한 온도로 단계 (i) 에서 제공된 저유전 SiOCH 막을 산화시키는 단계를 더 포함한다. 산화 단계를 추가함으로써, Si-O 결합들의 양이 증가하고, 그에 의해 단계 (iii) 동안 막의 수축을 더 감소시킨다. 일부 실시형태들에서, 단계들 (iia) 및 (ii) 가 한번 또는 여러번 (예를 들어, 2 내지 10 번, 통상적으로 2 내지 5 번) 반복된다. 단계 (iia) 는 산화 분위기에서 UV 광 조사를 사용하여, 산소 함유 플라즈마를 사용하여, 또는 오존을 사용하여 수행될 수도 있다.
일부 실시형태들에서, 단계 (iia) (산화 단계) 는, 기판이 노출되는 분위기가 약 10 ppm 내지 약 100% (통상적으로 약 50 ppm 내지 약 5%) 의 농도로 산소를 포함하고, 여기서 비활성 가스 이를테면 희가스 및/또는 질소가 캐리어 가스 또는 첨가물 가스로서 사용될 수도 있고, 산소의 유량은 약 0.1 sccm 내지 약 20 slm (통상적으로 2 sccm 내지 약 200 sccm) 이고, 여기서 전체 가스 흐름은 약 100 sccm 내지 약 20 slm (통상적으로 약 4 slm 내지 약 10 slm) 이고, 분위기의 온도는 약 0℃ 내지 약 100℃ (통상적으로 약 0℃ 내지 약 50℃) 이고, 압력은 약 1 Pa 내지 약 1 ATM (통상적으로 약 500 Pa 내지 약 12,000 Pa 이고), 단계 (iia) 의 지속시간은 약 1초 내지 약 10 분 (통상적으로 약 10 초 내지 약 2분) 인, 조건들하에서 UV 광 조사를 이용하여 수행된다.
일부 실시형태들에서, 단계 (iia) (산화 단계) 는, 기판이 노출되는 분위기에 공급된 오존의 농도가 약 10 ppm 내지 약 100% (통상적으로 약 1% 내지 약 20%) 이고, 여기서 비활성 가스 이를테면 희가스 및/또는 질소가 캐리어 가스 또는 첨가물 가스로서 사용될 수도 있고, 전체 흐름은 약 100 sccm 내지 약 20 slm (통상적으로 약 500 sccm 내지 약 2 slm) 이고, 분위기의 온도는 약 0℃ 내지 약 100℃ (통상적으로 약 0℃ 내지 약 50℃) 이고, 압력은 약 1 Pa 내지 약 1 ATM (통상적으로 약 500 Pa 내지 약 12,000 Pa 이고), 단계 (iia) 의 지속시간은 약 1초 내지 약 10 분 (통상적으로 약 10 초 내지 약 2분) 인, 조건들하에서 오존 발생기를 사용하여 수행된다.
일부 실시형태들에서, 단계 (iia) (산화 단계) 는, 기판이 놓여지는 챔버에 공급된 산소의 유량이 약 1 sccm 내지 약 10 slm (통상적으로 약 10 sccm 내지 약 500 sccm) 이고, 여기서 비활성 가스 이를테면 희가스가 캐리어 가스 또는 첨가물 가스로서 사용될 수도 있고, 전체 흐름은 약 100 sccm 내지 약 20 slm (통상적으로 약 200 sccm 내지 약 2,000 sccm) 이고, 분위기의 온도는 약 0℃ 내지 약 100℃ (통상적으로 약 0℃ 내지 약 50℃) 이고, 압력은 약 10 Pa 내지 약 2,000 Pa (통상적으로 약 200 Pa 내지 약 1,000 Pa) 이고, 챔버에서 가스에 인가된 RF 전력은 약 10 W 내지 약 2,000 W (통상적으로 약 30 W 내지 500 W) 이고, 단계 (iia) 의 지속 시간은 약 1초 내지 약 10 분 (통상적으로 약 5 초 내지 약 1분) 인, 조건들하에서 산소 플라즈마를 사용하여 수행된다.
일부 실시형태들에서, 기판 상에 개질된 저유전 막을 형성하는 방법은, 다음을 포함한다:
(1) 플라즈마 반응기에서 진공 환경에서 약 20℃로 온도가 제어되는 하부 전극 상에 패턴화된 기판을 배치하는 단계;
(2) 프로세스 가스 (실록산, 산화 가스, 및 희가스) 를 반응기에 공급하고 반응기에서의 압력을 소정 압력 (약 200 Pa 내지 약 800 Pa) 로 제어하는 단계;
(3) RF 전력 (약 10 MHz 내지 약 60 MHz, 약 10 W 내지 약 3,000 W) 을 반응기에 인가하여 플라즈마를 생성하는 단계;
(4) 플라즈마를 사용하여 프로세스 가스의 반응에 기인하여 패턴화된 기판 상에 갭필 저유전 막을 형성하는 단계로서, 상기 갭필 저유전 막은 알코올, 실라놀, H2O 등을 포함하고, 고도 유동성인, 상기 갭필 저유전 막을 형성하는 단계;
(5) 반응기를 배기 (evacuating) 한 후에, 유기아미노실란 (또는 유기살라잔) (예를 들어, 디메틸아미노트리메틸실란) 을 포함하는 가스를 공급하고 반응기에서의 압력을 소정 압력 (약 0.5 Pa 내지 약 1 ATM) 으로 제어하여, 막을 유기아미노실란 가스에 소정 시간 기간 동안 노출시키는 단계로서, 상기 유기아미노실란은 알코올, 실라놀, H2O 등과 막에서 반응하며, (비제한적인 예시 목적을 위한) 다음 반응들에 기초하여 -O-Si(Me)x (Me 은 메틸이고, x 는 정수이다) 를 형성하는 단계:
알코올: CxHy-OH + (CH3)3Si-N(CH3)2 → CxHy-O-Si(CH3)3 + HN(CH3)2;
실라놀: O3-Si-OH + (CH3)3Si-N(CH3)2 → O3-Si-O-Si(CH3)3 + HN(CH3)2;
H2O: H-OH + (CH3)3Si-N(CH3)2 → H-O-Si(CH3)3 + HN(CH3)2;
H-O-Si(CH3)3 + (CH3)3Si-N(CH3)2 → (CH3)3-Si-O-Si(CH3)3 + HN(CH3)2;
(6) 플라즈마 반응기와는 상이한 UV 광 반응기에 기판을 이송하고, 기판의 온도를 UV 광 반응기의 히터 테이블 상에서 약 200℃ 내지 약 450℃으로 조정하는 단계;
(7) 비활성 가스 이를테면 질소, 반응성 가스 또는 이들의 혼합물을 UV 광 반응기에 공급하고 UV 광 반응기에서의 압력을 소정 압력 (약 10 Pa 내지 약 12,000 Pa) 으로 제어하는 단계; 및
(8) 소정 시간 기간 (약 10 초 내지 약 1,200 초) 동안 UV 광으로 기판 상에 막을 조사하여, 막을 경화시키는 단계.
위에서, 유기아미노실란은 알코올, 실라놀, H2O 등과 막에서 유기아미노실란 어닐링 (단계 (5)) 동안 반응하고 실록산 결합들을 형성하여, 경화 (단계 (8)) 동안 막의 수축을 감소시킨다. 하지만, 실록산 결합들은 비휘발성 성분들뿐만 아니라 단쇄 휘발성 성분들을 구성하고, 이들은 경화 동안 높은 가열 조건 하에서 막으로부터 제거되어, 막의 수축을 야기한다. 따라서, 막이 산화 분위기에 노출되어, 실라놀 (Si-OH) 을 형성하는 산화 단계 다음, 유기아미노실란 어닐링을 수행하는 것에 의한, 유기아미노실란 어닐링 후에, Si-O 결합 성분들의 양이 증가될 수 있고, 매우 휘발성인 단쇄 실록산 결합 성분들이 더 낮은 휘발성을 갖는 장쇄 실록산 결합 성분들로 치환되어, 경화 동안 막의 수축을 감소시키고 막 강도를 증가시킨다. 위의 반응들은 (비제한적인 예시 목적을 위해) 다음과 같이 표시될 수도 있다:
(a) 기존 단쇄 실란 성분들의 메틸 기가, 산소 라디칼과의 반응에 의해 히드록실 기로 변화된다:
-Si(CH3)3 + O* → -Si(CH3)2CH2 * + OH
-Si(CH3)2CH2 * +O* → -Si(CH3)2 * + CH2O
-Si(CH3)2 * + OH → -Si(CH3)2OH;
(b) 유기아미노실란이 실라놀 결합과 반응하며, 이는 더 긴 장쇄 산소 실리콘 결합을 갖는 성분을 형성한다:
-Si(CH3)2OH + (CH3)3Si-N(CH3)2 → -Si(CH3)2-O-Si(CH3)3.
전술한 것을 고려하여, 일부 실시형태들에서 UV 광에 의한 산화 단계를 사용하여, 기판 상에 개질된 저유전 막을 형성하는 방법은 다음을 포함한다:
(1) 플라즈마 반응기에서 진공 환경에서 약 20℃로 온도가 제어되는 하부 전극 상에 패턴화된 기판을 배치하는 단계;
(2) 프로세스 가스 (실록산, 산화 가스, 및 희가스) 를 반응기에 공급하고 반응기에서의 압력을 소정 압력 (약 200 Pa 내지 약 800 Pa) 로 제어하는 단계;
(3) RF 전력 (약 10 MHz 내지 약 60 MHz, 약 10 W 내지 약 3,000 W) 을 반응기에 인가하여 플라즈마를 생성하는 단계;
(4) 플라즈마를 사용하여 프로세스 가스의 반응에 기인하여 패턴화된 기판 상에 갭필 저유전 막을 형성하는 단계로서, 상기 갭필 저유전 막은 알코올, 실라놀, H2O 등을 포함하고, 고도 유동성인, 상기 갭필 저유전 막을 형성하는 단계;
(5) 플라즈마 반응기와는 상이한 UV 광 반응기에 기판을 이송하고, 기판의 온도를 UV 광 반응기의 히터 테이블 상에서 약 25℃로 조정하는 단계;
(6) UV 광 반응기를 배기한 후에, 유기아미노실란 (예를 들어, 디메틸아미노트리메틸실란) 을 포함하는 가스를 공급하고 반응기에서의 압력을 소정 압력 (약 0.5 Pa 내지 약 1 ATM) 으로 제어하여, 막을 유기아미노실란 가스에 소정 시간 기간 동안 노출시키는 단계로서, 상기 유기아미노실란은 알코올, 실라놀, H2O 등과 막에서 반응하며, -O-Si(Me)3 (Me 은 메틸이다) 를 형성하는, 상기 노출시키는 단계;
(7) 유기아미노실란 가스 흐름을 정지시키고, 산소 가스의 공급을 시작하고, 막을 UV 광으로 조사하는 단계로서, UV 광의 파장이 약 200 nm 이하이고, UV 광 조사는 막을 산화시키는 한편, 오존을 발생시키며, 그에 의해 메틸 기들을 산화시키고 Si-O-Si 결합들 및 Si-OH 기들 (반응 식 (a) 참조) 을 형성하는, 상기 조사하는 단계;
(8) UV 광 반응기를 배기한 후에, 다시 유기아미노실란 (예를 들어, 디메틸아미노트리메틸실란) 을 포함하는 가스를 공급하여, 막을 유기아미노실란 가스에 노출시키는 단계로서, 상기 유기아미노실란은 막에서 실라놀 (Si-OH) 기들에 반응하여, Si-O-Si(Me)3 (Me은 메틸이다) 를 형성하는, 상기 노출시키는 단계;
(9) 필요에 따라, 단계들 (7) 및 (8) 을 한번 또는 다수 회 반복하는 단계;
(10) 상이한 UV 광 반응기에 기판을 이송하고, 기판의 온도를 UV 광 반응기의 히터 테이블 상에서 약 200℃ 내지 약 450℃으로 조정하는 단계;
(11) 비활성 가스 이를테면 질소, 반응성 가스 또는 이들의 혼합물을 UV 광 반응기에 공급하고 UV 광 반응기에서의 압력을 소정 압력 (약 10 Pa 내지 약 12,000 Pa) 으로 제어하는 단계; 및
(12) 소정 시간 기간 (약 10 초 내지 약 1,200 초) 동안 UV 광으로 기판 상에 막을 조사하여, 막을 경화시키는 단계.
일부 실시형태들에서 오존 발생기에 의한 산화 단계를 사용하여, 기판 상에 개질된 저유전 막을 형성하는 방법으로서, 단계들 (1) 내지 (4) 는 위와 동일하고, 다음을 포함한다:
(5) 반응기를 배기한 후에, 유기아미노실란 (예를 들어, 디메틸아미노트리메틸실란) 을 포함하는 가스를 공급하여, 막을 유기아미노실란 가스에 소정 시간 기간 동안 노출시키는 단계로서, 상기 유기아미노실란은 알코올, 실라놀, H2O 등과 막에서 반응하며, -O-Si(Me)3 (Me 은 메틸이다) 를 형성하는, 상기 노출시키는 단계;
(6) 유기아미노실란 가스 흐름을 정지시키고, 반응기에 대한 오존 발생기에 의해 생성된 오존의 공급을 시작하여, 메틸 기들을 산화시키고 Si-O-Si 결합들 및 Si-OH 기들 (반응식 (a) 참조) 을 형성하는 단계;
(7) 반응기를 배기한 후에, 다시 유기아미노실란 (예를 들어, 디메틸아미노트리메틸실란) 을 포함하는 가스를 공급하여, 막을 유기아미노실란 가스에 노출시키는 단계로서, 상기 유기아미노실란은 막에서 실라놀 (Si-OH) 기들에 반응하여, Si-O-Si(Me)3 (Me은 메틸이다) 를 형성하는, 상기 노출시키는 단계;
(8) 필요에 따라, 단계들 (6) 및 (7) 을 한번 또는 다수 회 반복하는 단계;
(9) 상이한 UV 광 반응기에 기판을 이송하고, 기판의 온도를 UV 광 반응기의 히터 테이블 상에서 약 200℃ 내지 약 450℃으로 조정하는 단계;
(10) 비활성 가스 이를테면 질소, 반응성 가스 또는 이들의 혼합물을 UV 광 반응기에 공급하고 UV 광 반응기에서의 압력을 소정 압력 (약 10 Pa 내지 약 12,000 Pa) 으로 제어하는 단계; 및
(11) 소정 시간 기간 (약 10 초 내지 약 1,200 초) 동안 UV 광으로 기판 상에 막을 조사하여, 막을 경화시키는 단계.
일부 실시형태들에서 산소 플라즈마에 의한 산화 단계를 사용하여, 기판 상에 개질된 저유전 막을 형성하는 방법으로서, 단계들 (1) 내지 (5) 는 위와 동일하고, 다음을 포함한다:
(6) 유기아미노실란 가스 흐름을 정지시키고, 반응기에 대한 산소 가스의 공급을 시작하여, RF 전력 (약 10 MHz 내지 약 60 MHz) 을 사용하여 산소 플라즈마를 생성하는 단계로서, RF 전력, 압력, 및 지속시간이 제어되며, 메틸 기들을 산화시키고 Si-O-Si 결합들 및 Si-OH 기들 (반응식 (a) 참조) 를 형성하는, 상기 생성하는 단계;
(7) 다시 유기아미노실란 (예를 들어, 디메틸아미노트리메틸실란) 을 포함하는 가스를 공급하여, 막을 유기아미노실란 가스에 노출시키는 단계로서, 상기 유기아미노실란은 막에서 실라놀 (Si-OH) 기들에 반응하여, Si-O-Si(Me)3 (Me은 메틸이다) 를 형성하는, 상기 노출시키는 단계;
(8) 필요에 따라, 단계들 (6) 및 (7) 을 한번 또는 다수 회 반복하는 단계;
(9) 상이한 UV 광 반응기에 기판을 이송하고, 기판의 온도를 UV 광 반응기의 히터 테이블 상에서 약 200℃ 내지 약 450℃으로 조정하는 단계;
(10) 비활성 가스 이를테면 질소, 반응성 가스 또는 이들의 혼합물을 UV 광 반응기에 공급하고 UV 광 반응기에서의 압력을 소정 압력 (약 10 Pa 내지 약 12,000 Pa) 으로 제어하는 단계; 및
(11) 소정 시간 기간 (약 10 초 내지 약 1,200 초) 동안 UV 광으로 기판 상에 막을 조사하여, 막을 경화시키는 단계.
다른 양태에서, 막 품질의 안정성을 보장하기 위하여, 기판이, 저유전 막의 형성, 어닐링, 및 UV 경화를 수행하기 위한 클러스터화된 챔버들에서 프로세싱되고, 여기서 저유전 막이 형성된 기판은 비활성 가스 분위기에서 어닐링 챔버로 연속적으로 이송된다. 이에 의해, 기판은 대기에 노출됨이 없이 어닐링되고, 그에 의해 산화 및 습기 흡수에 의해 야기되는 막 품질의 변화를 방지한다. 일부 실시형태들에서 다음을 포함한다: (i) 유동성 CVD 에 의해 기판 상에 형성된 저유전 SiOCH 막을 제공하는 단계; (ii) 분자 내 Si-N 결합을 포함하는 가스에 저유전 SiOCH 막을 노출시켜 상기 SiOCH 막에서 Si-O 결합들 및/또는 Si-C 결합들을 증가시키는 단계; 및 (iii) 단계 (ii) 에서 획득된 상기 저유전 SiOCH 막을 경화시키는 단계, 단계 (i) 는 반응 챔버에서 수행되고, 단계 (ii) 는 어닐링 챔버에서 수행되고, 단계 (iii) 는 경화 챔버에서 수행되고, 여기서 반응 챔버, 어닐링 챔버 및 경화 챔버는 공통 이송 챔버에 접속되고, 기판은 분위기에 노출됨이 없이, 반응 챔버로부터 어닐링 챔버로, 그리고 어닐링 챔버로부터 경화 챔버로 공통 이송 챔버를 통해 이송된다. 전술한 것에서, 상이한 프로세스들간의 일정 시간 관리 (Q-타임 제어) 가 수행될 수 있고, 따라서, 챔버에서 열 수축에 기인한 막 품질의 변화들이 일정 시간 관리하에서 제어될 수 있고, 그에 의해 기판들 사이에 작은 변동들을 갖는 막들을 제조한다.
일부 실시형태들에서, 어닐링 챔버는 플라즈마 처리, UV 처리 또는 전자기파를 사용한 다른 처리를 위해 갖춰지지 않고, 경화 챔버는 플라즈마 처리를 위해 갖춰지지 않는다.
도 4는 본 발명의 실시형태에 따른 클러스터화된 챔버들의 개략도이다. 도 4에 도시된 장치를 사용한 프로세스 시퀀스는 다음과 같다:
(1) 웨이퍼 대기 챔버 (46) 로부터 이송 챔버 (41) 를 통해 막 형성 챔버 (42) 로 패턴화된 기판을 로딩하는 단계;
(2) 막 형성 챔버 (42) 에서의 진공 환경에서 약 20℃로 온도가 제어되는 하부 전극 상에 패턴화된 기판을 유지하는 단계;
(3) 프로세스 가스 (실록산, 산화 가스, 및 희가스) 를 막 형성 챔버 (42) 에 공급하고 챔버에서의 압력을 소정 압력 (약 200 Pa 내지 약 800 Pa) 로 제어하는 단계;
(4) RF 전력 (약 10 MHz 내지 약 60 MHz, 약 10 W 내지 약 3,000 W) 을 막 형성 챔버 (42) 의 내부에 인가하여 플라즈마를 생성하는 단계;
(5) 플라즈마를 사용한 프로세스 가스의 반응에 기인하여 패턴화된 기판 상에 갭필 저유전 막을 형성하는 단계로서, 상기 갭필 저유전 막은 알코올, 실라놀, H2O 등을 포함하고, 고도로 유동성인, 상기 갭필 저유전 막을 형성하는 단계;
(6) 막이 형성된 기판을 막 형성 챔버 (42) 로부터 어닐링 챔버 (43) 로 이송 챔버 (41) 를 통해 이송하는 단계;
(7) 어닐링 챔버 (43) 에서 소정 압력하에서 약 25℃ 로 기판의 온도를 조정하는 단계;
(8) 유기아미노실란 (또는 유기실라잔) 을 포함하는 가스를 공급하고 반응기에서의 압력을 소정 압력 (약 1 ATM) 으로 제어함으로써, 막을 유기아미노실란 가스에 노출시켜, -O-Si(Me)x 를 형성하는 단계:
(9) 이송 챔버 (41) 를 통해 경화 챔버 (44) 로 기판을 이송하는 단계;
(10) 소정 압력 (약 10 Pa 내지 약 12,000 Pa) 하에서 약 200℃ 내지 약 450℃ 로 기판의 온도를 조정하는 단계;
소정 시간 기간 (약 10초 내지 약 1,200 초) 동안 경화 챔버 (44) 에서 (약 200 nm 이하의 파장을 갖는) UV 광으로 기판 상에 막을 조사하는 단계;
(12) 그에 의해 치밀화된 저유전 막을 형성하는 단계로서, 막에서 메틸 기들이 해리되고 새로운 Si-O-Si 결합들이 형성되는, 상기 치밀화된 저유전 막을 형성하는 단계; 및
(13) 안정화된 저유전 막을 갖는 기판을 웨이퍼 대기 챔버 (45) 로 이송 챔버 (41) 를 통해 반환하는 단계.
전술한 것에서, 기판은 전체 프로세스들 동안 외부 분위기에 노출되지 않는다.
또 다른 양태에서, 일부 실시형태들에서 그 방법은, 단계 (ii) 전 또는 후에, (iia) 단계 (i) 에서 제공된 저유전 SiOCH 막을 산화시키는 단계를 더 포함하고, 단계 (iia) 는 원격 플라즈마 유닛에서 생성된 산소 플라즈마를 사용하여 수행된다. 일부 실시형태들에서, 단계 (iia) (산화 단계) 는, 원격 플라즈마 유닛에 공급된 산소의 유량이 약 1 sccm 내지 약 5 slm (통상적으로 약 50 sccm 내지 약 1500 sccm) 이고, 비활성 가스 이를테면 희가스가 캐리어 가스 또는 첨가물 가스로서 사용될 수도 있고, 전체 흐름은 약 100 sccm 내지 약 12 slm (통상적으로 약 500 sccm 내지 약 8 slm) 이고, 서셉터의 온도는 약 0℃ 내지 약 100℃ (통상적으로 약 0℃ 내지 약 50℃) 이고, 반응기의 압력은 약 1 Pa 내지 약 12,000 Pa (통상적으로 약 100 Pa 내지 약 2,000 Pa 이고), 단계 (iia) 의 지속시간은 약 1초 내지 약 10 분 (통상적으로 약 30 초 내지 약 3분) 인, 조건들하에서 원격 플라즈마 유닛을 사용하여 수행된다.
일부 실시형태들에서 어닐링 전에 원격 플라즈마 유닛을 사용한 산화 단계를 사용하여, 기판 상에 개질된 저유전 막을 형성하는 단계는, 다음을 포함한다:
(1) 플라즈마 반응기에서 진공 환경에서 약 0℃ 내지 약 25℃로 온도가 제어되는 하부 전극 상에 패턴화된 기판을 배치하는 단계;
(2) 프로세스 가스 (실록산, 산화 가스, 및 희가스) 를 반응기에 공급하고 반응기에서의 압력을 소정 압력 (약 200 Pa 내지 약 800 Pa) 로 제어하는 단계;
(3) RF 전력 (약 10 MHz 내지 약 60 MHz, 약 10 W 내지 약 3,000 W) 을 반응기에 인가하여 연속 플라즈마를 생성하는 단계;
(4) 연속 플라즈마를 사용한 프로세스 가스의 반응에 기인하여 패턴화된 기판 상에 갭필 저유전 막을 형성하는 단계로서, 상기 갭필 저유전 막은 알코올, 실라놀, H2O 등을 포함하고, 매우 유동성인, 상기 갭필 저유전 막을 형성하는 단계;
(5) 반응기 상류의 원격 플라즈마 유닛에 대한 산소 가스의 공급을 시작하여 반응기에 산소 플라즈마를 공급함으로써, 메틸 기들을 산화시키고 Si-O-Si 결합들 및 Si-OH 기들을 형성하는 단계;
(6) 반응기로부터 산소를, 그것을 비활성 가스 또는 희가스로 치환하여, 퍼징한 후에, 반응기에 대해 유기아미노실란 (예들 들어, 디메틸아미노트리메틸실란) 을 포함하는 가스를 공급함으로써, 막을 유기아미노실란 가스에 노출시키는 단계로서, 상기 유기아미노실란은 막에서 알코올, 실라놀, H2O 등에 반응하여, -O-Si(Me)3 (Me 은 메틸이다) 를 형성하는, 상기 노출시키는 단계;
(7) 상이한 UV 광 반응기에 기판을 이송하고, 기판의 온도를 UV 광 반응기의 히터 테이블 상에서 약 200℃ 내지 약 450℃으로 조정하는 단계;
(8) 비활성 가스 이를테면 질소, 반응성 가스 또는 이들의 혼합물을 UV 광 반응기에 공급하고 UV 광 반응기에서의 압력을 소정 압력 (약 10 Pa 내지 약 12,000 Pa) 으로 제어하는 단계; 및
(9) 소정 시간 기간 (약 10 초 내지 약 1,200 초) 동안 UV 광으로 기판 상에 막을 조사하여, 막을 경화시키는 단계.
일부 실시형태들에서 어닐링 후에 원격 플라즈마 유닛을 사용한 산화 단계를 사용하여, 기판 상에 개질된 저유전 막을 형성하는 방법으로서, 단계들 (1) 내지 (4) 및 (7) 내지 (9) 가 어닐링 전에 산화 단계를 사용한 실시형태들에서와 동일한, 상기 방법은 다음을 포함한다:
(5) 반응기를 배기한 후에, 반응기에 유기아미노실란 (예를 들어, 디메틸아미노트리메틸실란) 을 포함하는 가스를 공급함으로써, 막을 유기아미노실란 가스에 노출시키는 단계로서, 상기 유기아미노실란은 알코올, 실라놀, H2O 등과 막에서 반응하며, -O-Si(Me)3 (Me 은 메틸이다) 를 형성하는, 상기 노출시키는 단계;
(6) 반응기로부터 유기아미노실란 가스를, 그것을 비활성 가스 또는 희가스로 치환하여, 퍼징한 후에, 반응기 상류의 원격 플라즈마 유닛에 대한 산소 가스의 공급을 시작하여 반응기에 산소 플라즈마를 공급함으로써, 메틸 기들을 산화시키고 Si-O-Si 결합들 및 Si-OH 기들을 형성하는 단계.
또 다른 양태에서, 단계 (iii) (즉, 경화) 는 저유전 SiOCH 막을 UV 광으로 -10℃ 내지 50℃, 통상적으로 약 0℃ 내지 약 30℃의 온도에서 조사하는 단계 (“저온 UV-경화”), 및 그 후에 저유전 SiOCH 막을 UV 광으로 200℃ 내지 400℃, 통상적으로 약 300℃ 내지 약 400℃의 온도에서 조사하는 단계 (“고온 UV-경화”) 를 포함한다. 2 단계 UV 경화를 수행하는 것에 의해, 막 수축이, 예를 들어, 종래 단일 단계 UV 경화에 비하여, 약 30% 만큼 더 감소될 수 있다. 또한, 2 단계 UV 경화를 수행하는 것에 의해, 막의 누설 전류가, 예를 들어, 종래 단일 단계 UV 경화에 비하여, 한 자릿수 (one digit) 만큼 향상될 수 있다. 또한, 2 단계 UV 경화를 수행하는 것에 의해, 막에서 공극들의 생성이 효과적으로 억제될 수 있다.
일부 실시형태들에서, 저온 UV 경화에 사용된 UV 광은 400 nm 이하 (통상적으로는 약 170 nm 내지 약 300 nm) 의 파장 및 약 120 W/cm2 미만 (통상적으로 약 25 W/cm2 내지 약 100 W/cm2) 미만의 조명 강도를 갖는다. Xe 램프가 바람직하게는 이 목적에 사용될 수 있다. 일부 실시형태들에서, 고온 UV 경화에 사용된 UV 광은 파장의 폭넓은 범위 및 약 150 W/cm2 미만의 조명 강도를 가질 수 있다. 고온 UV-경화는, Xe 램프 및 다른 종래 램프들을 포함하는 임의의 적합한 UV 램프를 사용하여 수행될 수 있다. 일부 실시형태들에서, 저온 UV 경화는 고온 UV 경화에 사용된 조명 강도보다 더 낮은 조명 강도로, 지속 시간 (예를 들어, 막의 두께 등에 따라, 약 10 초 내지 약 600 초, 통상적으로는 약 30 초 내지 약 180 초) 동안 수행되고, 이는 고온 UV 경화의 지속시간과 같거나 또는 그보다 더 길다.
위의 온도들은, UV 경화 챔버에 제공된 서셉터에서 측정되고, 서셉터는 냉각 시스템이 구비된다. 400 nm 이하의 파장을 갖는 UV 광의 사용은 기판의 온도의 상승을 방지할 수 있다. 저온 UV 경화 및 고온 UV 경화 양자 모두는 0 Pa 내지 1 ATM 의 압력하에서 수행될 수 있다.
일부 실시형태들에서, 저온 UV 경화 및 고온 UV 경화는 동일한 UV 경화 챔버 또는 상이한 UV 경화 챔버들에서 수행된다.
일부 실시형태들에서, 패턴화된 기판은 텅스텐 배선을 포함한다. 개시된 방법들 중 임의의 것을 사용하는 것에 의해, 저유전 막이 공극들 없이 트렌치들에서 형성될 수 있고 따라서, 배선 패턴들이 소형화될 수 있어, 배선이 구리 대신 텅스텐에 의해 구성될 수 있으며, 이는 복잡한 다마신 방법을 제거한다.
저온 UV 경화 및 고온 UV 경화가 임의의 프로세스들과 조합하여 임의의 타입의 막에 적용될 수 있어서, 막 수축이 감소될 수 있고, 일부 실시형태들에서 유기아미노실란 어닐링과 관계 없이, 채용될 수 있으며, 즉, 어닐링 없이도 저온 UV 경화 및 고온 UV 경화를 사용하는 것에, 막 수축이 종래 UV 경화가 수행될 때 나타내는 것과 비교하여 현저히 감소될 수 있다.
도 8은 본 발명의 일부 실시형태들에서 2 단계 UV 경화를 수행하기 위한 UV 광 조사 장치의 개략도이다. 먼저, 기판 (8) 이, 온도가 약 50℃ 이하, 바람직하게는 약 30℃ 이하로 조정된, 냉각 시스템이 구비된 서셉터 (1) 로 로딩된다. 다음으로, 비활성 가스가 경화 챔버 (2) 에 가스 유입 파이프 (4) 및 가스 분배 노즐 (5) 을 통해 공급되고, 여기서 경화 챔버 (2) 의 압력은 약 100 Pa 내지 약 1 ATM, 바람직하게는 약 800 Pa 내지 약 1,300 Pa 으로, 압력 조정 밸브 (7) 를 사용하여 조정된다. 다음으로, UV 경화 유닛 (3) 으로부터 경화 챔버 (2) 를 격리시키는 셔터 (6) 가 개방되어, UV 경화 유닛 (3) 으로부터 기판 (8) 으로 UV 광을 방출시킴으로써, 저온 UV 경화를 수행한다. 그 후에, 서셉터 (1) 의 온도는 약 300℃ 내지 약 400℃, 바람직하게는 약 380℃ 으로 조정되고, 다음으로 기판 (8) 이 서셉터 (1) 로 로딩된 다음에, 저온 UV 경화와 실질적으로 유사한 방식으로 고온 UV 경화가 뒤따른다.
저온 UV 경화 및 고온 UV 경화는, 2개의 별개 단계들로서 수행될 수 있다, 즉, 저온 UV 경화 후에, 기판이 언로딩되고 서셉터의 온도가 상승되고, 그 후에 기판이 고온 UV 경화를 위해 리로딩된다. 따라서, UV 경화의 이들 2개 단계들은 상이한 UV 경화 챔버들에서 수행될 수 있다. 다르게는, 저온 UV 경화 및 고온 UV 경화가 연속적으로, 즉 기판의 언로딩 및 리로딩 없이, 수행될 수 있고, 여기서 저온 UV 경화를 위한 설정 온도로부터 고온 UV 경화를 위한 설정 온도로의 온도의 변화는 연속적 또는 단계적일 수 있다.
실시예
다음의 실시예들에서 조건들 및/또는 구조들이 명시되지 않는 경우에, 당업자는, 일상적인 실험의 문제로서, 본 개시를 고려하여, 그러한 조건들 및/또는 구조들을 손쉽게 제공할 수 있다. 당업자는, 실시예들에 사용된 장치가, 본원의 다른 곳에 기재된 성막 및 반응기 세정 프로세스들이 수행되게 하도록 프로그램되거나 또는 다른 방법으로 구성된 하나 이상의 제어기(들) (미도시) 를 포함한다는 것을 인식할 것이다. 제어기(들) 은 다양한 전력 소스들, 가열 시스템들, 펌프들, 로보틱스 및 가스 흐름 제어기들 또는 반응기의 밸브들과 연통되는데, 이는 당업자에 의해 인식될 것이다.
(실시예 1)
이 예에서, 탄소 도핑된 실리콘 산화물 막이 기판 상에 다음과 같이 형성되었다:
(1) 플라즈마 반응기에서의 진공 환경에서 약 20℃로 온도가 제어되는 하부 전극 상에 패턴화된 기판을 배치하는 단계;
(2) 약 0.3 g/min 의 실록산 (디에톡시메틸실란), 약 40 sccm 의 산화 가스 (산소), 및 약 300 sccm의 희가스 (He) 를 반응기에 공급하고 반응기에서의 압력을 약 300 Pa 로 제어하는 단계;
(3) RF 전력 (약 13 MHz, 약 100W) 을 반응기에 인가하는 것에 의해 플라즈마를 생성하는 단계;
(4) 플라즈마를 사용한 가스들의 반응에 기인하여 패턴화된 기판 상에 갭 필 저유전 막을 형성하는 단계;
(5) 반응기를 배기한 후에, 희가스 (Ar) 에서 약 30%의 디메틸아미노트리메틸실란을 함유하는 약 100 sccm 의 가스를 공급하고 반응기에서의 압력을 약 1,200 Pa 로 제어함으로써, 막을 디메틸아미노트리메틸실란 가스에 2분간 약 25℃ 의 온도로 노출시키는 단계;
(6) 플라즈마 반응기와는 상이한 UV 광 반응기에 기판을 이송하고, 기판의 온도를 UV 광 반응기의 히터 테이블 상에서 약 380℃로 조정하는 단계;
(7) 비활성 가스 (N2) 를 UV 광 반응기에 공급하고 UV 광 반응기에서 압력을 약 1,200 Pa 로 제어하는 단계; 및
(8) 기판 상의 막을 UV 광으로 약 90초 동안 조사함으로써, 약 200 nm의 두께를 가진 막을 경화시키는 단계.
또 다른 탄소 도핑된 실리콘 산화물 막이, 단계 (5) ("유기아미노실란 어닐링" 이라 한다) 이 수행되지 않은 것을 제외하고 전술한 것과 동일한 방법에 의해 기판 상에 형성되었다.
도 1은, 유기아미노실란 어닐링으로 형성된 이렇게 획득된 탄소 도핑된 실리콘 산화물 막 (실선) 및 유기아미노실란 어닐링없이 형성된 탄소 도핑된 실리콘 산화물 막 (파선) 의 푸리에 변환 적외 (FTIR) 스펙트럼들을 도시한다. 도 1에 도시된 바처럼, 유기아미노실란 어닐링을 수행함으로써, 모든 히드록실 기들이 막으로부터 (실질적으로 검출가능하지 않은 레벨로) 실질적으로 완전히 제거된다. 전술한 것으로부터 분명한 바처럼, 도입된 유기아미노실란이 막에 깊게 침투되며, 이는 전체 막의 막 품질을 향상시킨다. 또한, 유기 아미노실란 어닐링을 수행하는 것에 의해, Si-O 결합들에 대응하는 피크가 증가되고, 이는 Si-O 골격의 형성이 증진되었다는 것을 나타낸다. 또한, 유기아미노실란 어닐링을 수행함으로써, Si-Me3 결합들에 대응하는 피크가 증가되고, 이는 막 매트릭스가 유기아미노실란과 반응했다는 것을 나타낸다.
도 2은, 유기아미노실란 어닐링으로 형성된 탄소 도핑된 실리콘 산화물 막 및 유기아미노실란 어닐링없이 형성된 탄소 도핑된 실리콘 산화물 막의 경화에 의한 수축 (%) 을 예시하는 그래프이다. 도 2에 나타낸 바처럼, 유기아미노실란 어닐링을 이용한 막의 경화에 의한 수축 (약 6%) 은 10% 보다 작았고, 이는 어닐링을 이용하지 않은 막의 그것 (21%) 보다 현저히 낮다.
도 3은 다음을 나타낸다: (A) 유기아미노실란 어닐링을 이용하여 패턴화된 실리콘 기판 (31) 의 트렌치들 (33) 에 형성된 갭 필 실리콘 산화물 막 (32) 의 단면도의 주사 전자 현미경 (SEM) 사진의 개략도, 및 (B) 유기아미노실란 어닐링을 이용하지 않은 패턴화된 실리콘 기판 (31’) 의 트렌치들 (33) 에 형성된 갭 필 실리콘 산화물 막 (32’) 의 단면도의 주사 전자 현미경 (SEM) 사진의 개략도. 양자 모두의 도면들은 경화된 후의 막을 보여준다. 도 3에 도시된 바처럼, 유기아미노실란 어닐링 없으면, 수축에 기인하여 형성된 (예를 들어, 약 20 nm 이상의 크기를 갖는) 다수의 공극들 (34) 이 관찰된 반면, 유기아미노실란 어닐링을 이용하면, 수축에 기인하여 형성된 공극들이 실질적으로 관찰되지 않았다.
(실시예 2)
다수의 기판들이, 도 4에 예시된 클러스터화된 장치를 사용하여, 실시예 1에 있는 것들과 실질적으로 유사한 조건들하에서 연속적으로 프로세싱되었고, 여기서 각 기판은 챔버들간에 이송 챔버 (41) 를 통해 이송되어 기판은 외부 분위기에 노출되지 않았다. 챔버들 간에 기판들을 이송하는 동안, 이송 챔버의 압력은, 질소 가스를 사용한 막 형성 챔버에서의 압력보다 더 높은 압력 (100 내지 1,500 mTorr) 으로 조정되었다. 비교예로서, 다수의 기판들은, 그 기판들이 각 챔버에서 뱃치 (batch) 에 의해 (25개 웨이퍼들이 하나의 뱃치 또는 로트를 구성함) 프로세싱된 것을 제외하고 동일한 조건들하에서 프로세싱되었고, 여기서 이송 챔버는 사용되지 않아서, 기판들은 로트의 모든 기판들이 프로세싱될 때까지 외부 분위기에 노출되었다.
도 5는, 이송 챔버를 사용한 (◆) 그리고 이송 챔버를 사용하지 않은 (□) 동일한 로트로부터 프로세싱된 기판들의 누적 수와 경화된 막의 두께 (a.u.) 사이의 관계를 나타내는 그래프이다. 이 그래프는 막 품질 안정성을 나타낸다. 도 5에 도시된 바처럼, 이송 챔버 없이, 막 형성 후에 로트의 초기 슬롯에 저장된 기판들이, 로트의 후기 슬롯들에 저장된 기판들보다 더 긴 기간 동안, 기판들의 전부가 막 형성이 완료될 때까지 대기하고 외부 분위기에 노출되기 때문에, 초기 스롯들에 저장된 기판들의 막들은 막 수축을 야기했으며, 기판들 중에 두께의 더 큰 변동을 일으켰다 (WTW, 웨이퍼간 변동은 13.34% 이었다). 대조적으로, 기판들이 이송 챔버를 통해 이송될 때, 기판들은 외부 분위기에 노출되지 않고, 기판들 중에 두께의 변동은 실질적으로 관찰되지 않았다 (WTW 는 0.53% 이었다).
도 6은, 프로세싱된 기판의 노출 시간 (시간 단위) 과 갭 필 성막된 그대로의 저유전 막의 두께 (a.u.) 사이의 관계를 나타내는 그래프이다. 도 6에 나타낸 바처럼, 막 형성 후 1 시간 시점에서, 막의 두께는 이미 10% 넘게 감소되었고, 막 형성 후 24 시간 시점에서, 막의 두께는 약 22% 만큼 감소되었고, 이는 막에 포함된 알코올 또는 탄화수소와 같은 낮은 끓는점을 갖는 성분들이 막 형성 직후에, 탈가스 성분들로서 외부 분위기로 이동함으로써, 외부 분위기에 노출되는 동안 막의 수축을 야기했다는 것을 나타낸다. 막 형성 직후에 외부 분위기에 대한 노출이 완전히 회피되는 막의 어닐링 및 경화를 수행함으로써, 두께의 변동이 또한 도 5에 나타낸 바처럼 억제될 수 있다.
(실시예 3)
이 예에서, 탄소 도핑된 실리콘 산화물 막이 기판 상에 다음과 같이 형성되었다:
(1) 플라즈마 반응기에서의 진공 환경에서 약 20℃로 온도가 제어되는 하부 전극 상에 패턴화된 기판을 배치하는 단계;
(2) 약 0.3 g/min 의 실록산 (디에톡시메틸실란), 약 40 sccm 의 산화 가스 (산소), 및 약 300 sccm의 희가스 (He) 를 반응기에 공급하고 반응기에서의 압력을 약 300 Pa 로 제어하는 단계;
(3) RF 전력 (약 13 MHz, 약 100 W) 을 반응기에 인가하는 것에 의해 플라즈마를 생성하는 단계;
(4) 플라즈마를 사용한 가스들의 반응에 기인하여 패턴화된 기판 상에 갭 필 저유전 막을 형성하는 단계;
(5) 반응기 상류의 원격 플라즈마 유닛으로 약 1,000 sccm 의 산소 (O2) 및 약 5,000 sccm 의 희가스 (Ar) 의 공급을 시작하여 산소 플라즈마를 반응기에 공급하는 한편, 반응기에서의 압력을 약 1,000 Pa 로 제어하는 단계;
(6) 반응기를 배기한 후에, 희가스 (Ar) 에서 약 30%의 디메틸아미노트리메틸실란을 함유하는 약 100 sccm 의 가스를 공급하고 반응기에서의 압력을 약 1,200 Pa 로 제어함으로써, 막을 디메틸아미노트리메틸실란 가스에 2분간 약 25℃ 의 온도로 노출시키는 단계;
(7) 상이한 UV 광 반응기에 기판을 이송하고, 기판의 온도를 UV 광 반응기의 히터 테이블 상에서 약 30℃로 조정하는 단계;
(8) 비활성 가스 (N2) 를 UV 광 반응기에 공급하고 UV 광 반응기에서 압력을 소정 압력 (약 1 ATM) 으로 제어하는 단계; 및
(9) 약 180 초 동안 UV 광으로 기판 상의 막을 조사하는 단계;
(10) 상이한 UV 광 반응기에 기판을 이송하고, 기판의 온도를 UV 광 반응기의 히터 테이블 상에서 약 380℃로 조정하는 단계;
(11) 비활성 가스 (N2) 를 UV 광 반응기에 공급하고 UV 광 반응기에서 압력을 소정 압력 (약 1 ATM) 으로 제어하는 단계; 및
(12) 기판 상의 막을 UV 광으로 약 60초 동안 조사함으로써, 약 200 nm의 두께를 가진 막을 경화시키는 단계.
패턴화된 실리콘 기판의 트렌치들에 형성된 갭 필 실리콘 산화물 막의 단면도의 주사 전자 현미경 (SEM) 사진을, 막이 트렌치들에서 공극들을 갖는지 체크하기 위하여 찍었다. 도 3의 (A) 에 나타낸 것과 유사하게, 산화 및 유기아미노실란 어닐링으로, 수축에 기인하여 형성된 공극들이 실질적으로 관찰되지 않는다는 것이 확인되었다.
막이 또한, 산화가 수행되지 않은 것을 제외하고는 동일한 조건들하에서 형성되었다. 각 막의 탄성률이 관찰되었다. 도 7은 각 막의 탄성률을 보여주는 그래프이다. 도 7에 나타낸 바처럼, 유기아미노실란 어닐링 전에 산화 단계를 추가함으로써, 막의 탄성률은 약 50% 만큼 약 15 GPa 으로 증가되었다.
(참조예 1)
막들이, 어닐링 없이 실시예 1에서의 조건들과 유사한 조건들하에서 나 기판 (bare substrate) 들 상에 형성되었다. 그 후에, 막들은 표 1에 나타낸 조건들 하에서 도 8에 예시된 장치를 사용하여 저온 UV-경화되었다.
Figure pat00001
연속적으로, 고온 UV 경화가 표 2에 나타낸 조건들하에서 수행되었다.
Figure pat00002
(참조예 2)
막들은, 저온 UV 경화 없이, 참조예 1에서의 고온 UV 경화에 대한 것들과 유사한 조건들하에서 나 기판들 상에 형성되었다.
도 9 는 경화 시간 (초) 과 수축 (%) 사이의 관계를 보여주는 그래프이다 (원에 있는 점들로 나타낸 라인들: 참조예 1; 점들로 나타낸 라인: 참조예 2). 도 9에 나타낸 바처럼, 2 단계 UV-경화에 의해 획득된 막의 수축은 56.4% 인 반면, 단일 단계 UV 경화에 의해 획득된 막의 수축은 82.7% 이었고, 이는 2 단계 UV 경화가 낮은 막 수축을 갖는 막을 제공할 수 있다는 것을 나타낸다.
도 10에 나타낸 바처럼, 2 단계 UV 경화에 의해 획득된 막의 누설 전류 (1.6E-8 A/cm2@2 MV/cm) 는 단일 단계 UV 경화에 의해 획득된 것 (1.4E-7 A/cm2@2 MV/cm) 보다 현저히 더 낮았다. 또한, 2 단계 UV 경화에 의해 획득된 막의 유전 상수 및 기계 강도는 각각 2.86 및 6.6 GPa 인 반면, 단일 단계 UV 경화에 의해 획득된 막의 유전 상수 및 기계 강도는 각각 2.88 및 6.0 GPa 이었으며, 이는 2 단계 UV 경화가 양호한 막 품질을 갖는 막들을 제공할 수 있다는 것을 나타낸다.
당업자는, 본 발명의 사상으로부터 이탈함이 없이 수많은 그리고 다양한 변경들이 이루어질 수 있다는 것을 이해할 것이다. 그러므로, 본 발명의 형태들은 단지 예시적이고 본 발명의 범위를 제한하도록 의도된 것이 아니라는 것이 분명히 이해되야 한다.

Claims (15)

  1. 기판 상에 개질된 저유전 (low-k) SiOCH 막을 형성하는 방법으로서,
    (i) 유동성 CVD 에 의해 기판 상에 형성된 저유전 SiOCH 막을 제공하는 단계;
    (ii) 전자기 에너지를 인가하지 않고서 분자 내 Si-N 결합을 포함하는 가스에 상기 저유전 SiOCH 막을 노출시켜 상기 SiOCH 막에서 Si-O 결합들 및/또는 Si-C 결합들을 증가시키는 단계; 및
    (iii) 단계 (ii) 에서 획득된 상기 저유전 SiOCH 막을 경화시키는 단계를 포함하는, 개질된 저유전 SiOCH 막을 형성하는 방법.
  2. 제 1 항에 있어서,
    단계 (ii) 전 또는 후에, (iia) 단계 (i) 에서 제공된 상기 저유전 SiOCH 막을 산화시키는 단계를 더 포함하는, 개질된 저유전 SiOCH 막을 형성하는 방법.
  3. 제 2 항에 있어서,
    단계들 (iia) 및 (ii) 은 한번 또는 여러번 반복되는, 개질된 저유전 SiOCH 막을 형성하는 방법.
  4. 제 1 항에 있어서,
    단계 (iii) 은 상기 저유전 SiOCH 막을 UV 광으로 조사하는 단계를 포함하는, 개질된 저유전 SiOCH 막을 형성하는 방법.
  5. 제 1 항에 있어서,
    상기 Si-N 결합을 포함하는 가스는 유기아미노실란인, 개질된 저유전 SiOCH 막을 형성하는 방법.
  6. 제 5 항에 있어서,
    상기 유기아미노실란은 비스디에틸아미노 실란 (BDEAS), 비스디에틸아미노 메틸실란 (BDEAMS), 비스디에틸아미노 디메틸실란 (BDEADMS), 비스디메틸아미노실란 (BDMAS), 비스디메틸아미노 메틸실란 (BDMADMS), 비스디메틸아미노 디메틸실란 (BDMADMS), 비스터트-부틸아미노실란 (BTBAS), 디메틸아미노 트리메틸실란 (DMATMS), 디메틸아미노 디메틸실란 (DMADMS), 디에틸아미노 트리메틸실란 (DEATMS), 디에틸아미노 디메틸실란 (DEADMS), 터트-부틸아미노실란 (TBAS), 터트-부틸아미노 트리메틸실란 (TBATMS), 디세크-부틸아미노실란 (DSBAS), 트리스디메틸아미노실란 (TDMAS), 트리스디메틸아미노메틸실란 (TDMAMS), 비스트리메틸실릴아민 (BTMSA), 비스트리메틸실릴메틸아민 (BTMSMA), 비스디메틸실릴아민 (BDMSA), 비스디메틸실릴메틸아민 (BDMSMA), 트리스트리메틸실릴아민 (TTMSA), 및 트리스디메틸실릴아민 (TDMSA) 으로 이루어지는 군으로부터 선택된 하나 이상의 화합물인, 개질된 저유전 SiOCH 막을 형성하는 방법.
  7. 제 1 항에 있어서,
    단계들 (i) 및 (ii) 은 동일한 챔버에서 연속적으로 수행되는, 개질된 저유전 SiOCH 막을 형성하는 방법.
  8. 제 1 항에 있어서,
    단계 (i) 는 반응 챔버에서 수행되고, 단계 (ii) 는 어닐링 챔버에서 수행되고, 단계 (iii) 는 경화 챔버에서 수행되고, 상기 반응 챔버, 상기 어닐링 챔버 및 상기 경화 챔버는 공통 이송 챔버에 접속되고, 상기 기판은 분위기에 노출됨이 없이, 상기 반응 챔버로부터 상기 어닐링 챔버로, 그리고 상기 어닐링 챔버로부터 상기 경화 챔버로 상기 공통 이송 챔버를 통해 이송되는, 개질된 저유전 SiOCH 막을 형성하는 방법.
  9. 제 8 항에 있어서,
    상기 어닐링 챔버는 전자기파를 사용한 처리를 위해 갖춰지지 않고, 상기 경화 챔버는 플라즈마 처리를 위해 갖춰지지 않는, 개질된 저유전 SiOCH 막을 형성하는 방법.
  10. 제 2 항에 있어서,
    단계 (iia) 는 원격 플라즈마 유닛에서 생성된 산소 플라즈마를 사용하여 수행되는, 개질된 저유전 SiOCH 막을 형성하는 방법.
  11. 제 1 항에 있어서,
    단계 (ii) 후에, (iib) 단계 (i) 에서 제공된 상기 저유전 SiOCH 막을 산화시키는 단계를 더 포함하는, 개질된 저유전 SiOCH 막을 형성하는 방법.
  12. 제 1 항에 있어서,
    단계 (iii) 는 상기 저유전 SiOCH 막을 -10℃ 내지 50℃ 의 온도에서 UV 광으로 조사하는 단계, 및 다음으로, 200℃ 내지 450℃ 의 온도에서 UV 광으로 상기 저유전 SiOCH 막을 조사하는 단계를 포함하는, 개질된 저유전 SiOCH 막을 형성하는 방법.
  13. 제 12 항에 있어서,
    상기 -10℃ 내지 50℃의 온도에서 사용된 UV 광은 400 nm 이하의 파장을 갖는, 개질된 저유전 SiOCH 막을 형성하는 방법.
  14. 제 12 항에 있어서,
    상기 -10℃ 내지 50℃ 의 온도에서 UV 광 조사는, 상기 200℃ 내지 450℃ 의 온도에서 UV 광 조사에 사용된 조명 강도보다 더 낮은 조명 강도로, 상기 200℃ 내지 450℃ 의 온도에서 UV 광 조사의 지속시간 이상인 지속시간 동안, 수행되는, 개질된 저유전 SiOCH 막을 형성하는 방법.
  15. 제 1 항에 있어서,
    패턴화된 상기 기판은 텅스텐 배선을 포함하는, 개질된 저유전 SiOCH 막을 형성하는 방법.
KR1020140105478A 2013-08-22 2014-08-13 유기아미노실란 어닐링을 이용한 SiOCH 막의 형성 방법 KR102291889B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/973,777 2013-08-22
US13/973,777 US9190263B2 (en) 2013-08-22 2013-08-22 Method for forming SiOCH film using organoaminosilane annealing

Publications (2)

Publication Number Publication Date
KR20150022677A true KR20150022677A (ko) 2015-03-04
KR102291889B1 KR102291889B1 (ko) 2021-08-20

Family

ID=52480751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140105478A KR102291889B1 (ko) 2013-08-22 2014-08-13 유기아미노실란 어닐링을 이용한 SiOCH 막의 형성 방법

Country Status (3)

Country Link
US (1) US9190263B2 (ko)
KR (1) KR102291889B1 (ko)
TW (1) TWI613724B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200024360A (ko) * 2017-08-08 2020-03-06 어플라이드 머티어리얼스, 인코포레이티드 저-k 막들의 증착을 위한 방법들 및 장치

Families Citing this family (331)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10378106B2 (en) 2008-11-14 2019-08-13 Asm Ip Holding B.V. Method of forming insulation film by modified PEALD
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
US8802201B2 (en) 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
US9312155B2 (en) 2011-06-06 2016-04-12 Asm Japan K.K. High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules
US9793148B2 (en) 2011-06-22 2017-10-17 Asm Japan K.K. Method for positioning wafers in multiple wafer transport
US10364496B2 (en) 2011-06-27 2019-07-30 Asm Ip Holding B.V. Dual section module having shared and unshared mass flow controllers
US10854498B2 (en) 2011-07-15 2020-12-01 Asm Ip Holding B.V. Wafer-supporting device and method for producing same
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
US8946830B2 (en) 2012-04-04 2015-02-03 Asm Ip Holdings B.V. Metal oxide protective layer for a semiconductor device
US9558931B2 (en) 2012-07-27 2017-01-31 Asm Ip Holding B.V. System and method for gas-phase sulfur passivation of a semiconductor surface
US9659799B2 (en) 2012-08-28 2017-05-23 Asm Ip Holding B.V. Systems and methods for dynamic semiconductor process scheduling
US9021985B2 (en) 2012-09-12 2015-05-05 Asm Ip Holdings B.V. Process gas management for an inductively-coupled plasma deposition reactor
US9324811B2 (en) 2012-09-26 2016-04-26 Asm Ip Holding B.V. Structures and devices including a tensile-stressed silicon arsenic layer and methods of forming same
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US9640416B2 (en) 2012-12-26 2017-05-02 Asm Ip Holding B.V. Single-and dual-chamber module-attachable wafer-handling chamber
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US9589770B2 (en) 2013-03-08 2017-03-07 Asm Ip Holding B.V. Method and systems for in-situ formation of intermediate reactive species
US9484191B2 (en) 2013-03-08 2016-11-01 Asm Ip Holding B.V. Pulsed remote plasma method and system
US8993054B2 (en) 2013-07-12 2015-03-31 Asm Ip Holding B.V. Method and system to reduce outgassing in a reaction chamber
US9018111B2 (en) 2013-07-22 2015-04-28 Asm Ip Holding B.V. Semiconductor reaction chamber with plasma capabilities
US9793115B2 (en) 2013-08-14 2017-10-17 Asm Ip Holding B.V. Structures and devices including germanium-tin films and methods of forming same
US9240412B2 (en) 2013-09-27 2016-01-19 Asm Ip Holding B.V. Semiconductor structure and device and methods of forming same using selective epitaxial process
US9556516B2 (en) 2013-10-09 2017-01-31 ASM IP Holding B.V Method for forming Ti-containing film by PEALD using TDMAT or TDEAT
US10179947B2 (en) 2013-11-26 2019-01-15 Asm Ip Holding B.V. Method for forming conformal nitrided, oxidized, or carbonized dielectric film by atomic layer deposition
US10683571B2 (en) 2014-02-25 2020-06-16 Asm Ip Holding B.V. Gas supply manifold and method of supplying gases to chamber using same
US10167557B2 (en) 2014-03-18 2019-01-01 Asm Ip Holding B.V. Gas distribution system, reactor including the system, and methods of using the same
US9447498B2 (en) 2014-03-18 2016-09-20 Asm Ip Holding B.V. Method for performing uniform processing in gas system-sharing multiple reaction chambers
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
US9404587B2 (en) 2014-04-24 2016-08-02 ASM IP Holding B.V Lockout tagout for semiconductor vacuum valve
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9543180B2 (en) 2014-08-01 2017-01-10 Asm Ip Holding B.V. Apparatus and method for transporting wafers between wafer carrier and process tool under vacuum
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US9657845B2 (en) 2014-10-07 2017-05-23 Asm Ip Holding B.V. Variable conductance gas distribution apparatus and method
KR102300403B1 (ko) 2014-11-19 2021-09-09 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
KR102263121B1 (ko) 2014-12-22 2021-06-09 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 및 그 제조 방법
US9478415B2 (en) 2015-02-13 2016-10-25 Asm Ip Holding B.V. Method for forming film having low resistance and shallow junction depth
US10529542B2 (en) 2015-03-11 2020-01-07 Asm Ip Holdings B.V. Cross-flow reactor and method
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10600673B2 (en) 2015-07-07 2020-03-24 Asm Ip Holding B.V. Magnetic susceptor to baseplate seal
US10043661B2 (en) 2015-07-13 2018-08-07 Asm Ip Holding B.V. Method for protecting layer by forming hydrocarbon-based extremely thin film
US9899291B2 (en) 2015-07-13 2018-02-20 Asm Ip Holding B.V. Method for protecting layer by forming hydrocarbon-based extremely thin film
US9947576B2 (en) * 2015-07-13 2018-04-17 Applied Materials, Inc. UV-assisted material injection into porous films
US10083836B2 (en) 2015-07-24 2018-09-25 Asm Ip Holding B.V. Formation of boron-doped titanium metal films with high work function
US10087525B2 (en) 2015-08-04 2018-10-02 Asm Ip Holding B.V. Variable gap hard stop design
US9647114B2 (en) 2015-08-14 2017-05-09 Asm Ip Holding B.V. Methods of forming highly p-type doped germanium tin films and structures and devices including the films
US9711345B2 (en) 2015-08-25 2017-07-18 Asm Ip Holding B.V. Method for forming aluminum nitride-based film by PEALD
US9960072B2 (en) 2015-09-29 2018-05-01 Asm Ip Holding B.V. Variable adjustment for precise matching of multiple chamber cavity housings
US9909214B2 (en) 2015-10-15 2018-03-06 Asm Ip Holding B.V. Method for depositing dielectric film in trenches by PEALD
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US10322384B2 (en) 2015-11-09 2019-06-18 Asm Ip Holding B.V. Counter flow mixer for process chamber
US9455138B1 (en) 2015-11-10 2016-09-27 Asm Ip Holding B.V. Method for forming dielectric film in trenches by PEALD using H-containing gas
US9905420B2 (en) 2015-12-01 2018-02-27 Asm Ip Holding B.V. Methods of forming silicon germanium tin films and structures and devices including the films
US9607837B1 (en) 2015-12-21 2017-03-28 Asm Ip Holding B.V. Method for forming silicon oxide cap layer for solid state diffusion process
US9627221B1 (en) 2015-12-28 2017-04-18 Asm Ip Holding B.V. Continuous process incorporating atomic layer etching
KR102458309B1 (ko) 2015-12-28 2022-10-24 삼성전자주식회사 SiOCN 물질막의 형성 방법 및 반도체 소자의 제조 방법
US9735024B2 (en) 2015-12-28 2017-08-15 Asm Ip Holding B.V. Method of atomic layer etching using functional group-containing fluorocarbon
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US9754779B1 (en) 2016-02-19 2017-09-05 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10468251B2 (en) 2016-02-19 2019-11-05 Asm Ip Holding B.V. Method for forming spacers using silicon nitride film for spacer-defined multiple patterning
EP3427293B1 (en) 2016-03-07 2021-05-05 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof
US10501866B2 (en) 2016-03-09 2019-12-10 Asm Ip Holding B.V. Gas distribution apparatus for improved film uniformity in an epitaxial system
US10343920B2 (en) 2016-03-18 2019-07-09 Asm Ip Holding B.V. Aligned carbon nanotubes
US9892913B2 (en) 2016-03-24 2018-02-13 Asm Ip Holding B.V. Radial and thickness control via biased multi-port injection settings
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10087522B2 (en) 2016-04-21 2018-10-02 Asm Ip Holding B.V. Deposition of metal borides
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US10032628B2 (en) 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
KR102592471B1 (ko) 2016-05-17 2023-10-20 에이에스엠 아이피 홀딩 비.브이. 금속 배선 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10388509B2 (en) 2016-06-28 2019-08-20 Asm Ip Holding B.V. Formation of epitaxial layers via dislocation filtering
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9793135B1 (en) 2016-07-14 2017-10-17 ASM IP Holding B.V Method of cyclic dry etching using etchant film
US10714385B2 (en) 2016-07-19 2020-07-14 Asm Ip Holding B.V. Selective deposition of tungsten
US10381226B2 (en) 2016-07-27 2019-08-13 Asm Ip Holding B.V. Method of processing substrate
US10395919B2 (en) 2016-07-28 2019-08-27 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10177025B2 (en) 2016-07-28 2019-01-08 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10090316B2 (en) 2016-09-01 2018-10-02 Asm Ip Holding B.V. 3D stacked multilayer semiconductor memory using doped select transistor channel
US10410943B2 (en) 2016-10-13 2019-09-10 Asm Ip Holding B.V. Method for passivating a surface of a semiconductor and related systems
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10643904B2 (en) 2016-11-01 2020-05-05 Asm Ip Holdings B.V. Methods for forming a semiconductor device and related semiconductor device structures
US10435790B2 (en) 2016-11-01 2019-10-08 Asm Ip Holding B.V. Method of subatmospheric plasma-enhanced ALD using capacitively coupled electrodes with narrow gap
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10134757B2 (en) 2016-11-07 2018-11-20 Asm Ip Holding B.V. Method of processing a substrate and a device manufactured by using the method
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US10340135B2 (en) 2016-11-28 2019-07-02 Asm Ip Holding B.V. Method of topologically restricted plasma-enhanced cyclic deposition of silicon or metal nitride
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US9916980B1 (en) 2016-12-15 2018-03-13 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
KR20180070971A (ko) 2016-12-19 2018-06-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10655221B2 (en) 2017-02-09 2020-05-19 Asm Ip Holding B.V. Method for depositing oxide film by thermal ALD and PEALD
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10283353B2 (en) 2017-03-29 2019-05-07 Asm Ip Holding B.V. Method of reforming insulating film deposited on substrate with recess pattern
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
US10103040B1 (en) 2017-03-31 2018-10-16 Asm Ip Holding B.V. Apparatus and method for manufacturing a semiconductor device
USD876504S1 (en) 2017-04-03 2020-02-25 Asm Ip Holding B.V. Exhaust flow control ring for semiconductor deposition apparatus
USD830981S1 (en) 2017-04-07 2018-10-16 Asm Ip Holding B.V. Susceptor for semiconductor substrate processing apparatus
US11011384B2 (en) * 2017-04-07 2021-05-18 Applied Materials, Inc. Gapfill using reactive anneal
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10446393B2 (en) 2017-05-08 2019-10-15 Asm Ip Holding B.V. Methods for forming silicon-containing epitaxial layers and related semiconductor device structures
US10504742B2 (en) 2017-05-31 2019-12-10 Asm Ip Holding B.V. Method of atomic layer etching using hydrogen plasma
US10886123B2 (en) 2017-06-02 2021-01-05 Asm Ip Holding B.V. Methods for forming low temperature semiconductor layers and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
US10685834B2 (en) 2017-07-05 2020-06-16 Asm Ip Holdings B.V. Methods for forming a silicon germanium tin layer and related semiconductor device structures
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US10605530B2 (en) 2017-07-26 2020-03-31 Asm Ip Holding B.V. Assembly of a liner and a flange for a vertical furnace as well as the liner and the vertical furnace
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10312055B2 (en) 2017-07-26 2019-06-04 Asm Ip Holding B.V. Method of depositing film by PEALD using negative bias
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US10249524B2 (en) 2017-08-09 2019-04-02 Asm Ip Holding B.V. Cassette holder assembly for a substrate cassette and holding member for use in such assembly
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US10236177B1 (en) 2017-08-22 2019-03-19 ASM IP Holding B.V.. Methods for depositing a doped germanium tin semiconductor and related semiconductor device structures
USD900036S1 (en) 2017-08-24 2020-10-27 Asm Ip Holding B.V. Heater electrical connector and adapter
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10607895B2 (en) 2017-09-18 2020-03-31 Asm Ip Holdings B.V. Method for forming a semiconductor device structure comprising a gate fill metal
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10319588B2 (en) 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
KR102443047B1 (ko) 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
KR102597978B1 (ko) 2017-11-27 2023-11-06 에이에스엠 아이피 홀딩 비.브이. 배치 퍼니스와 함께 사용하기 위한 웨이퍼 카세트를 보관하기 위한 보관 장치
CN111344522B (zh) 2017-11-27 2022-04-12 阿斯莫Ip控股公司 包括洁净迷你环境的装置
US10290508B1 (en) 2017-12-05 2019-05-14 Asm Ip Holding B.V. Method for forming vertical spacers for spacer-defined patterning
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
USD903477S1 (en) 2018-01-24 2020-12-01 Asm Ip Holdings B.V. Metal clamp
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US10535516B2 (en) 2018-02-01 2020-01-14 Asm Ip Holdings B.V. Method for depositing a semiconductor structure on a surface of a substrate and related semiconductor structures
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
EP3737779A1 (en) 2018-02-14 2020-11-18 ASM IP Holding B.V. A method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10658181B2 (en) 2018-02-20 2020-05-19 Asm Ip Holding B.V. Method of spacer-defined direct patterning in semiconductor fabrication
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US10510536B2 (en) 2018-03-29 2019-12-17 Asm Ip Holding B.V. Method of depositing a co-doped polysilicon film on a surface of a substrate within a reaction chamber
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
TW202344708A (zh) 2018-05-08 2023-11-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
TWI816783B (zh) 2018-05-11 2023-10-01 荷蘭商Ａｓｍ 智慧財產控股公司 用於基板上形成摻雜金屬碳化物薄膜之方法及相關半導體元件結構
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
US11492703B2 (en) 2018-06-27 2022-11-08 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
WO2020003000A1 (en) 2018-06-27 2020-01-02 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
KR20200002519A (ko) 2018-06-29 2020-01-08 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10755922B2 (en) * 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) * 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US10483099B1 (en) 2018-07-26 2019-11-19 Asm Ip Holding B.V. Method for forming thermally stable organosilicon polymer film
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US10847365B2 (en) 2018-10-11 2020-11-24 Asm Ip Holding B.V. Method of forming conformal silicon carbide film by cyclic CVD
US10811256B2 (en) 2018-10-16 2020-10-20 Asm Ip Holding B.V. Method for etching a carbon-containing feature
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US10381219B1 (en) 2018-10-25 2019-08-13 Asm Ip Holding B.V. Methods for forming a silicon nitride film
CN111128850A (zh) * 2018-10-30 2020-05-08 长鑫存储技术有限公司 沟槽隔离结构的形成方法及介电膜的形成方法
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10559458B1 (en) 2018-11-26 2020-02-11 Asm Ip Holding B.V. Method of forming oxynitride film
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP2020096183A (ja) 2018-12-14 2020-06-18 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
TW202104632A (zh) 2019-02-20 2021-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
TW202044325A (zh) 2019-02-20 2020-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充一基板之一表面內所形成的一凹槽的方法、根據其所形成之半導體結構、及半導體處理設備
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
TW202100794A (zh) 2019-02-22 2021-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
KR20200123380A (ko) 2019-04-19 2020-10-29 에이에스엠 아이피 홀딩 비.브이. 층 형성 방법 및 장치
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141003A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 가스 감지기를 포함하는 기상 반응기 시스템
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112242296A (zh) 2019-07-19 2021-01-19 Asm Ip私人控股有限公司 形成拓扑受控的无定形碳聚合物膜的方法
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
KR20210018759A (ko) 2019-08-05 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 화학물질 공급원 용기를 위한 액체 레벨 센서
KR20210021420A (ko) * 2019-08-16 2021-02-26 삼성전자주식회사 저유전체 물질 층을 포함하는 반도체 소자 형성 방법
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
TW202125596A (zh) 2019-12-17 2021-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成氮化釩層之方法以及包括該氮化釩層之結構
KR20210080214A (ko) 2019-12-19 2021-06-30 에이에스엠 아이피 홀딩 비.브이. 기판 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
JP2021109175A (ja) 2020-01-06 2021-08-02 エーエスエム・アイピー・ホールディング・ベー・フェー ガス供給アセンブリ、その構成要素、およびこれを含む反応器システム
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
KR20210117157A (ko) 2020-03-12 2021-09-28 에이에스엠 아이피 홀딩 비.브이. 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11898243B2 (en) 2020-04-24 2024-02-13 Asm Ip Holding B.V. Method of forming vanadium nitride-containing layer
KR20210132605A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 냉각 가스 공급부를 포함한 수직형 배치 퍼니스 어셈블리
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202219628A (zh) 2020-07-17 2022-05-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於光微影之結構與方法
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
KR20220027026A (ko) 2020-08-26 2022-03-07 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
KR20220053482A (ko) 2020-10-22 2022-04-29 에이에스엠 아이피 홀딩 비.브이. 바나듐 금속을 증착하는 방법, 구조체, 소자 및 증착 어셈블리
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050092430A (ko) * 2003-01-13 2005-09-21 어플라이드 머티어리얼스, 인코포레이티드 낮은 k의 장벽층의 안정성을 강화시키는 방법
KR20080043844A (ko) * 2005-10-14 2008-05-19 요시미 시오야 반도체 제조 장치 및 제조 방법
KR20090105977A (ko) * 2007-02-06 2009-10-07 샌트랄 글래스 컴퍼니 리미티드 저유전율막의 개질제 및 제조방법
KR20120094490A (ko) * 2009-11-12 2012-08-24 어플라이드 머티어리얼스, 인코포레이티드 비­탄소 유동성 ｃｖｄ 필름의 경화

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5028366A (en) 1988-01-12 1991-07-02 Air Products And Chemicals, Inc. Water based mold release compositions for making molded polyurethane foam
US5601641A (en) 1992-07-21 1997-02-11 Tse Industries, Inc. Mold release composition with polybutadiene and method of coating a mold core
US5827757A (en) 1996-07-16 1998-10-27 Direct Radiography Corp. Fabrication of large area x-ray image capturing element
EP1077479A1 (en) 1999-08-17 2001-02-21 Applied Materials, Inc. Post-deposition treatment to enchance properties of Si-O-C low K film
US6627268B1 (en) 2001-05-03 2003-09-30 Novellus Systems, Inc. Sequential ion, UV, and electron induced chemical vapor deposition
US6531412B2 (en) 2001-08-10 2003-03-11 International Business Machines Corporation Method for low temperature chemical vapor deposition of low-k films using selected cyclosiloxane and ozone gases for semiconductor applications
US6895158B2 (en) 2002-12-09 2005-05-17 Eastman Kodak Company Waveguide and method of smoothing optical surfaces
US6939817B2 (en) 2003-05-08 2005-09-06 Micron Technology, Inc. Removal of carbon from an insulative layer using ozone
US7265061B1 (en) 2003-05-09 2007-09-04 Novellus Systems, Inc. Method and apparatus for UV exposure of low dielectric constant materials for porogen removal and improved mechanical properties
US7582555B1 (en) 2005-12-29 2009-09-01 Novellus Systems, Inc. CVD flowable gap fill
US7790633B1 (en) 2004-10-26 2010-09-07 Novellus Systems, Inc. Sequential deposition/anneal film densification method
JP4435666B2 (ja) * 2004-11-09 2010-03-24 東京エレクトロン株式会社 プラズマ処理方法、成膜方法
US7790634B2 (en) * 2006-05-30 2010-09-07 Applied Materials, Inc Method for depositing and curing low-k films for gapfill and conformal film applications
US7851232B2 (en) 2006-10-30 2010-12-14 Novellus Systems, Inc. UV treatment for carbon-containing low-k dielectric repair in semiconductor processing
US7867923B2 (en) 2007-10-22 2011-01-11 Applied Materials, Inc. High quality silicon oxide films by remote plasma CVD from disilane precursors
US7803722B2 (en) 2007-10-22 2010-09-28 Applied Materials, Inc Methods for forming a dielectric layer within trenches
US7541297B2 (en) 2007-10-22 2009-06-02 Applied Materials, Inc. Method and system for improving dielectric film quality for void free gap fill
US8003174B2 (en) 2007-12-13 2011-08-23 Asm Japan K.K. Method for forming dielectric film using siloxane-silazane mixture
US8741788B2 (en) 2009-08-06 2014-06-03 Applied Materials, Inc. Formation of silicon oxide using non-carbon flowable CVD processes
US9029272B1 (en) * 2013-10-31 2015-05-12 Asm Ip Holding B.V. Method for treating SiOCH film with hydrogen plasma

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050092430A (ko) * 2003-01-13 2005-09-21 어플라이드 머티어리얼스, 인코포레이티드 낮은 k의 장벽층의 안정성을 강화시키는 방법
KR20080043844A (ko) * 2005-10-14 2008-05-19 요시미 시오야 반도체 제조 장치 및 제조 방법
KR20090105977A (ko) * 2007-02-06 2009-10-07 샌트랄 글래스 컴퍼니 리미티드 저유전율막의 개질제 및 제조방법
KR20120094490A (ko) * 2009-11-12 2012-08-24 어플라이드 머티어리얼스, 인코포레이티드 비­탄소 유동성 ｃｖｄ 필름의 경화

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200024360A (ko) * 2017-08-08 2020-03-06 어플라이드 머티어리얼스, 인코포레이티드 저-k 막들의 증착을 위한 방법들 및 장치

Also Published As

Publication number Publication date
US9190263B2 (en) 2015-11-17
KR102291889B1 (ko) 2021-08-20
TW201511132A (zh) 2015-03-16
US20150056821A1 (en) 2015-02-26
TWI613724B (zh) 2018-02-01

Similar Documents

Publication Publication Date Title
KR102291889B1 (ko) 유기아미노실란 어닐링을 이용한 SiOCH 막의 형성 방법
KR102427218B1 (ko) 기판 표면들 상에 유동성 유전체 디포지션 처리
US9029272B1 (en) Method for treating SiOCH film with hydrogen plasma
US10049921B2 (en) Method for selectively sealing ultra low-k porous dielectric layer using flowable dielectric film formed from vapor phase dielectric precursor
KR102438577B1 (ko) 고 품질 fcvd 막들을 위한 진보된 프로세스 플로우
US9299559B2 (en) Flowable oxide film with tunable wet etch rate
US8728958B2 (en) Gap fill integration
US8685867B1 (en) Premetal dielectric integration process
US20150118863A1 (en) Methods and apparatus for forming flowable dielectric films having low porosity
US9570287B2 (en) Flowable film curing penetration depth improvement and stress tuning
TWI692008B (zh) 用於形成高品質薄膜的循環連續製程
US20150196933A1 (en) Carbon dioxide and carbon monoxide mediated curing of low k films to increase hardness and modulus
JPH0570119A (ja) 半導体装置の製造方法
US11469100B2 (en) Methods of post treating dielectric films with microwave radiation
CN113196462A (zh) SiOC膜的氧化还原

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant