CN111128850A - 沟槽隔离结构的形成方法及介电膜的形成方法 - Google Patents
沟槽隔离结构的形成方法及介电膜的形成方法 Download PDFInfo
- Publication number
- CN111128850A CN111128850A CN201811278659.8A CN201811278659A CN111128850A CN 111128850 A CN111128850 A CN 111128850A CN 201811278659 A CN201811278659 A CN 201811278659A CN 111128850 A CN111128850 A CN 111128850A
- Authority
- CN
- China
- Prior art keywords
- curing
- layer
- ozone
- dielectric
- dielectric material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Element Separation (AREA)
Abstract
本发明一实施方式提供了一种沟槽隔离结构的形成方法及介电膜的形成方法，该沟槽隔离结构的形成方法包括提供具有至少一沟槽的衬底；在所述沟槽内沉积介质材料；以及先通过臭氧再通过紫外光对所述介质材料进行固化处理，在所述沟槽内形成介质层。本发明一实施方式的沟槽隔离结构的形成方法，通过先使用臭氧、后使用紫外光对介质材料进行固化，可以降低固化过程中膜的体积变化产生的应力，从而防止衬底位错产生。
Description
技术领域
本发明涉及半导体沟槽内介质层的形成，具体为一种不会使衬底结构产生影响的沟槽隔离结构的形成方法。
背景技术
半导体工艺的发展对集成度提出了更高的要求，器件尺寸微缩对浅沟道隔离(STI)的空隙填充(gap fill)提出了更高的要求，传统的化学气相沉积(CVD)已经不能满足要求，可流动化学气相沉积(FCVD)工艺应运而生，该工艺不仅可以降低等离子对衬底产生的伤害，同时产生的膜密度(film density)高且具有类流动性能，很容易填充深宽比高的孔隙。
FCVD工艺的主要步骤包括沉积、固化，后续的退火使中间产物转化为例如SiO2，固化过程中沉积的膜经过初步的转化，其内部结构发生变化。沉积的膜经过不同方式的固化后得到的膜的结构不同，对衬底产生的影响也不同。其中，现有的固化方式分为：O3固化和UV固化。O3固化使膜结构发生变化，体积膨胀，退火后体积收缩产生位错；而UV固化使膜发生收缩产生位错，退火后体积膨胀，位错一旦产生无法恢复。
因此，O3固化或UV固化以及退火后，膜结构变化导致产生不同的应力使衬底中产生一维缺陷-位错，位错的产生会使衬底噪音增加，直接影响器件敏感电路的工作信号，间接影响了器件的稳定性。
发明内容
本发明的一个主要目的在于提供一种沟槽隔离结构的形成方法，包括提供具有至少一沟槽的衬底；在所述沟槽内沉积介质材料；以及先通过臭氧再通过紫外光对所述介质材料进行固化处理，在所述沟槽内形成介质层。
根据本发明一实施方式，在10～20℃的温度下对所述介质材料进行固化。
根据本发明一实施方式，所述臭氧固化过程中，臭氧的流量为8000～12000sccm。
根据本发明一实施方式，所述紫外光的波长为10～400nm。
根据本发明一实施方式，在所述固化处理完成后进行退火工艺。
根据本发明一实施方式，所述介质层为氧化硅层或氮氧化硅层。
根据本发明一实施方式，在所述衬底上依次设置有氧化物层、氮化物层，所述沟槽贯穿所述氧化物层、所述氮化物层。
根据本发明一实施方式，在所述氮化物层和所述介质层上形成二氧化硅层。
本发明一实施方式进一步提供了一种介电膜的形成方法，包括：
在衬底上沉积介质材料，以及；
先通过臭氧再通过紫外光对所述介质材料进行固化，制得所述介电膜。
本发明一实施方式的沟槽隔离结构的形成方法，通过先使用臭氧、后使用紫外光对介质材料进行固化，可以降低固化过程中膜的体积变化产生的应力，从而防止衬底位错产生。
附图说明
通过结合附图考虑以下对本发明的优选实施例的详细说明，本发明的各种目标、特征和优点将变得更加显而易见。附图仅为本发明的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：
图1为本发明一实施方式的沟槽隔离结构的示意图；
图2A至2F为本发明实施例的制备沟槽隔离结构的中间结构的过程示意图；
图2G为本发明实施例的进行退火处理、沉积二氧化硅层的流程示意图；
图3A为本发明实施例所制得的沟槽隔离结构的傅利叶红外光谱分析结果(FTIR)图；
图3B为本发明实施例的无位错的衬底结构的示意图；
图4为对比例1的进行退火处理、沉积二氧化硅层的流程示意图；
图4A为对比例1所制得的沟槽隔离结构的傅利叶红外光谱分析结果(FTIR)图；
图4B为有位错的图4、5结构中方框所示位置的衬底结构的示意图；
图5为对比例2的进行退火处理、沉积二氧化硅层的流程示意图；
图5A为对比例2所制得的沟槽隔离结构的傅利叶红外光谱分析结果(FTIR)图。
具体实施方式
体现本发明特征与优点的典型实施方式将在以下的说明中详细叙述。应理解的是本发明能够在不同的实施方式上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及图示在本质上是当作说明之用，而非用以限制本发明。
本发明一实施方式提供了一种以FCVD工艺形成介电膜的方法，包括在衬底上沉积介质材料，以及先通过臭氧再通过紫外光对介质材料进行固化以形成介电膜。
本发明一实施方式的方法，通过先使用臭氧、后使用紫外光对介质材料进行固化，可以降低固化过程中膜的体积变化产生的应力，从而防止衬底位错产生。
本发明一实施方式提供了一种沟槽隔离结构的形成方法，包括：
提供具有至少一沟槽的衬底；
在沟槽内沉积介质材料；以及
先通过臭氧再通过紫外光对介质材料进行固化，形成介质层。
固化过程中，若臭氧固化与紫外光固化同时进行会互相影响，具体而言，紫外光会降低臭氧的分解，臭氧会吸收紫外光使光源能量降低。本发明一实施方法的方法，通过先臭氧固化、后紫外光固化可消除上述影响。
于一实施方式中，在衬底上还可设置依次叠置的氧化物层(例如二氧化硅层)、氮化硅层，一个或多个沟槽开设于氧化硅层、氮化硅层、衬底。
于一实施方式中，在10～20℃的温度下对介质材料进行固化，例如固化温度可以是12℃、15℃、18℃等。若固化温度较高会造成臭氧固化反应剧烈，使薄膜本身变化太快，导致固化过程中膜的体积变化所产生的应力会过大，从而对所形成的膜造成影响。
于一实施方式中，介质材料沉积后，将臭氧通入沉积室(腔体)内，使介质材料置于臭氧环境中进行固化。
于一实施方式中，臭氧固化过程中，腔体内的压强可以为500～700torr，例如600torr；固化时间可以为200～240s；臭氧的流量可以为8000～12000sccm，例如10000sccm。
于一实施方式中，臭氧固化过程中，腔体内还包括不活泼气体，例如氩气，氩气的流量可以为7000～9000sccm。
于一实施方式中，臭氧固化、紫外光固化在同一腔体进行，这样可以减少腔体转换的时间以及转换中环境的不同对膜的影响。
于一实施方式中，臭氧固化完成后，停止通入臭氧，开启紫外光进行紫外固化。
于一实施方式中，用于紫外固化的紫外光的波长可以为10～400nm，优选为100～250nm。
于一实施方式中，紫外固化过程中，腔体内的压强可以为40～60torr，例如50torr；固化时间可以为200～240s。
于一实施方式中，紫外固化过程中，腔体内还包括不活泼气体，例如氩气，氩气的流量可以为25000～30000sccm。
于一实施方式中，对臭氧、紫外固化后的介质层进行退火处理。通过依次使用臭氧、紫外光对介质材料进行固化，不仅可以降低固化过程中膜的体积变化产生的应力，还可降低之后的退火工艺对膜体积变化的影响。
于一实施方式中，臭氧、紫外固化后，膜体积收缩介于5～10％；经最终退火后，膜体积收缩介于3～7％的收缩。
于一实施方式中，退火工艺可在小于600℃的温度下进行，例如可在400～600℃的温度下进行。
于一实施方式中，退火工艺在水蒸气中进行。
于一实施方式中，所形成的介电膜/介质层为氧化硅膜/层或氮氧化硅膜/层。
于一实施方式中，通过含硅前驱物和含氧前驱物的反应沉积介质材料。
于一实施方式中，含硅前驱物可以是有机硅化合物，例如硅烷、二硅烷、正硅酸乙酯(TEOS)、四甲基二硅氧烷(TMDSO)、三硅基氮(TSA)等。
于一实施方式中，含氧前驱物可以是O3、O2、H2O2中的一种或多种。
于一实施方式中，介质材料中含有Si-N、Si-H等化学键，通过固化处理后上述化学键会发生如下变化：Si-H→Si-O-Si/Si-Si、Si-N→Si-O-Si，从而形成氧化硅膜。
如图1所示，本发明一实施方式制得的沟槽隔离结构包括衬底10、第一氧化硅层(SiO2)20、氮化硅层30、介质层60和第二氧化硅层70。其中，第一氧化硅层20设置于衬底10上，氮化硅层30设置于第一氧化硅层20上，沿衬底10、第一氧化硅层20、氮化硅层30开设有一个或多个沟槽，介质层60填充于沟槽内并覆盖氮化硅层30，第二氧化硅层70形成于介质层60上。
于一实施方式中，第二氧化硅层70可通过高密度等离子体化学气相沉积(HDPCVD)工艺形成。
以下，结合附图及具体实施例对本发明一实施方式的沟槽隔离结构的形成方法做进一步说明。
实施例
S1：如图2A所示，提供一初始结构，其包括依次叠置的衬底10、第一氧化硅层20及氮化硅层30；
S2：通过涂布工艺在氮化硅层30上形成光阻层40，得到图2B所示的结构；
S3：通过曝光工艺在光阻层40上形成多个开口，得到图2C所示的结构；
S4：通过蚀刻工艺沿多个开口在衬底10、第一氧化硅层20、氮化硅层30开设多个沟槽50，得到图2D所示的结构；
S5：通过曝光工艺去除光阻层40，得到图2E所示的结构；
S6：将S5所得图2E所示的结构置于沉积室内，以TSA为含硅前驱物、O2为含氧前驱物在沟槽50内以及氮化硅层30上沉积介质材料，得到图2F所示的中间结构；材料中存在如下式所示的化学结构；
S7：通过臭氧固化沟槽50内及氮化硅层30上的介质材料，臭氧的流量为10000sccm，固化时间为200s，沉积室内的压强为500torr、温度为15℃；
S8：停止向腔室内通臭氧，开启紫外光进行紫外光固化，沉积室内的压强为60torr、温度为15℃，固化时间为240s，得到图2G中所示的结构110；固化完成后，此时介质材料中的部分化学结构如下所示；
S9：将介质材料在500℃的温度、水蒸气氛围下进行退火处理，形成二氧化硅介质层60，得到如图2G中所示的结构120；
S10：通过HDPCVD在介质层60上形成第二氧化硅层70，得到图2G所示的结构130。
对步骤S6制得的中间结构、步骤S8所得的退火前的结构及步骤S9所得的退火后的结构中的介质层60进行傅利叶红外光谱测试，结果如图3A所示。从图中可以看出，经臭氧、紫外固化后，N-H、Si-H键的峰较固化前变小，Si-O键的峰较固化前变大，介质材料的Si-N、Si-H键转化为Si-O键，所制得的介质层60为二氧化硅层。
另外，通过TEM(透射电子显微镜)分析显示，臭氧、紫外固化后，化学键的变化造成介质层60的晶格结构发生了8％的收缩；经过最终退火后，介质层60的晶格结构产生了4％的收缩；固化后、退火后，衬底结构如图3B所示，晶格结构基本无位错产生。
对比例1
(1)采用上述实施例步骤S6制得的图2F所示的中间结构，通过臭氧固化沟槽50内及氮化硅层30上的介质材料，臭氧的流量为10000sccm，固化时间为200s，沉积室内的压强为500torr、温度为15℃，得到图4中所示的结构210；固化完成后，此时介质材料中的部分化学结构如下所示；
(2)对介质材料在500℃的温度、水蒸气分为下进行退火处理，形成二氧化硅介质层61，得到如图4中所示的结构220；
(3)通过HDPCVD在介质层61上形成第二氧化硅层71，得到图4所示的结构230。
对中间结构、步骤(1)所得的退火前的结构及步骤(2)所得的退火后的结构中的沉积材料或介质层61进行傅利叶红外光谱测试，结果如图4A所示。从图中可以看出，经臭氧固化后，N-H、Si-H键的峰较固化前变小，Si-O键的峰较固化前变大，但N-H、Si-H键的峰较实施例1的图3A中对应的峰更大；介质材料的Si-N、Si-H键转化为Si-O键，所制得的介质层61为二氧化硅层。
另外，通过TEM分析显示，臭氧固化后，化学键的变化造成介质层61的晶格结构产生了3％的膨胀，衬底结构无位错产生；经过最终退火后，介质层61的晶格结构产生了18％的收缩，且衬底结构在图4的结构220、230的方框所示的位置产生了如图4B所示的位错。
对比例2
(1)采用上述实施例步骤S6制得的图2F所示的中间结构，通过紫外光固化沟槽50内及氮化硅层30上的介质材料，沉积室内的压强为60torr、温度为15℃，固化时间为240s，得到图5中所示的结构310；固化完成后，此时介质材料中的部分化学结构如下所示；
(2)对介质材料在500℃的温度、水蒸气分为下进行退火处理，形成二氧化硅介质层62，得到如图5中所示的结构320；
(3)通过HDPCVD在介质层62上形成第二氧化硅层72，得到图5所示的结构330。
对中间结构、步骤(1)所得的退火前的结构及步骤(2)所得的退火后的结构中的沉积材料或介质层62进行傅利叶红外光谱测试，结果如图5A所示。从图中可以看出，经紫外固化后，N-H、Si-H键的峰较固化前变小，Si-O键的峰较固化前变大，但N-H、Si-H键的峰较实施例1的图3A中对应的峰更大；介质材料的Si-N、Si-H键转化为Si-O键，所制得的介质层62为二氧化硅层。
另外，通过TEM分析显示，紫外固化后，化学键的变化造成介质层62的晶格结构产生了18％的收缩；经过最终退火后，介质层62的晶格结构产生了不到10％的膨胀；固化后、退火后，衬底结构均有位错产生，具体参见图5的结构310、320、330的方框所示的位置。
除非特别限定，本发明所用术语均为本领域技术人员通常理解的含义。
本发明所描述的实施方式仅出于示例性目的，并非用以限制本发明的保护范围，本领域技术人员可在本发明的范围内作出各种其他替换、改变和改进，因而，本发明不限于上述实施方式，而仅由权利要求限定。
Claims (11)
1.一种沟槽隔离结构的形成方法，包括：
提供具有至少一沟槽的衬底；
在所述沟槽内沉积介质材料；以及
先通过臭氧再通过紫外光对所述介质材料进行固化处理，在所述沟槽内形成介质层。
2.根据权利要求1所述的方法，其中，在10～20℃的温度下对所述介质材料进行固化。
3.根据权利要求1所述的方法，其中，所述臭氧固化过程中，臭氧的流量为8000～12000sccm。
4.根据权利要求1所述的方法，其中，所述紫外光的波长为10～400nm。
5.根据权利要求1所述的方法，其中，在所述固化处理完成后进行退火工艺。
6.根据权利要求1所述的方法，其中，所述介质层为氧化硅层或氮氧化硅层。
7.根据权利要求1所述的方法，其中，在所述衬底上依次设置有氧化物层、氮化物层，所述沟槽贯穿所述氧化物层、所述氮化物层。
8.根据权利要求7所述的方法，其中，在所述氮化物层和所述介质层上形成二氧化硅层。
9.根据权利要去1所述的方法，其中，臭氧和紫外的处理在同一个腔体内完成。
10.一种介电膜的形成方法，包括：
在衬底上沉积介质材料，以及；
先通过臭氧再通过紫外光对所述介质材料进行固化，制得所述介电膜。
11.根据权利要求10所述的方法，其中，在10～20℃的温度下对所述介质材料进行固化。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811278659.8A CN111128850A (zh) | 2018-10-30 | 2018-10-30 | 沟槽隔离结构的形成方法及介电膜的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811278659.8A CN111128850A (zh) | 2018-10-30 | 2018-10-30 | 沟槽隔离结构的形成方法及介电膜的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111128850A true CN111128850A (zh) | 2020-05-08 |
Family
ID=70484563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811278659.8A Pending CN111128850A (zh) | 2018-10-30 | 2018-10-30 | 沟槽隔离结构的形成方法及介电膜的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111128850A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112382604A (zh) * | 2020-11-02 | 2021-02-19 | 上海华力集成电路制造有限公司 | 可流动性电介质层的稳定方法 |
| WO2022148013A1 (zh) * | 2021-01-08 | 2022-07-14 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150056821A1 (en) * | 2013-08-22 | 2015-02-26 | Asm Ip Holding B.V. | Method for Forming SiOCH Film Using Organoaminosilane Annealing |
| CN105489484A (zh) * | 2014-10-13 | 2016-04-13 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
| CN105575768A (zh) * | 2014-10-29 | 2016-05-11 | 应用材料公司 | 可流动膜固化穿透深度改善和应力调谐 |
-
2018
- 2018-10-30 CN CN201811278659.8A patent/CN111128850A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150056821A1 (en) * | 2013-08-22 | 2015-02-26 | Asm Ip Holding B.V. | Method for Forming SiOCH Film Using Organoaminosilane Annealing |
| CN105489484A (zh) * | 2014-10-13 | 2016-04-13 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
| CN105575768A (zh) * | 2014-10-29 | 2016-05-11 | 应用材料公司 | 可流动膜固化穿透深度改善和应力调谐 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112382604A (zh) * | 2020-11-02 | 2021-02-19 | 上海华力集成电路制造有限公司 | 可流动性电介质层的稳定方法 |
| WO2022148013A1 (zh) * | 2021-01-08 | 2022-07-14 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9396986B2 (en) | Mechanism of forming a trench structure | |
| US7947551B1 (en) | Method of forming a shallow trench isolation structure | |
| KR101615814B1 (ko) | 얕은 트렌치 격리 구조물의 형성 방법 | |
| KR102482618B1 (ko) | 규소 함유 막의 증착을 위한 조성물, 및 이를 이용한 방법 | |
| US9184089B2 (en) | Mechanism of forming a trench structure | |
| TWI693641B (zh) | 圖案化低介電常數介電膜之方法 | |
| KR100660890B1 (ko) | Ａｌｄ를 이용한 이산화실리콘막 형성 방법 | |
| US8232176B2 (en) | Dielectric deposition and etch back processes for bottom up gapfill | |
| US6719012B2 (en) | Method of forming trench isolation regions | |
| KR102655396B1 (ko) | 고품질 얇은 필름들을 형성하기 위한 사이클식 순차 프로세스들 | |
| US9786542B2 (en) | Mechanisms for forming semiconductor device having isolation structure | |
| CN107109643A (zh) | 高质量流动式化学气相沉积膜的先进工艺流程 | |
| US20210083048A1 (en) | Semiconductor device | |
| US6723611B2 (en) | Vertical hard mask | |
| CN111128850A (zh) | 沟槽隔离结构的形成方法及介电膜的形成方法 | |
| US7235856B1 (en) | Trench isolation for semiconductor devices | |
| US6051480A (en) | Trench isolation for semiconductor devices | |
| CN101473426A (zh) | 用于从下向上填充间隙的介电材料沉积与回蚀方法 | |
| CN110246750B (zh) | 形成氧化物层的方法和制作半导体器件的方法 | |
| US6548426B1 (en) | Method for improving a quality of dielectric layer and semiconductor device | |
| US9406544B1 (en) | Systems and methods for eliminating seams in atomic layer deposition of silicon dioxide film in gap fill applications | |
| Sun et al. | STI gap-fill technology and flowable CVD process application | |
| US20240258101A1 (en) | Substrate processing method | |
| KR20240051363A (ko) | 박막 형성 방법 | |
| CN118173495A (zh) | 半导体沟槽的填充方法和半导体沟槽结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200508 |
|
| WD01 | Invention patent application deemed withdrawn after publication |