DE10240176A1 - Ein dielektrischer Schichtstapel mit kleiner Dielektrizitätskonstante einschliesslich einer Ätzindikatorschicht zur Anwendung in der dualen Damaszenertechnik - Google Patents

Ein dielektrischer Schichtstapel mit kleiner Dielektrizitätskonstante einschliesslich einer Ätzindikatorschicht zur Anwendung in der dualen Damaszenertechnik Download PDF

Info

Publication number
DE10240176A1
DE10240176A1 DE10240176A DE10240176A DE10240176A1 DE 10240176 A1 DE10240176 A1 DE 10240176A1 DE 10240176 A DE10240176 A DE 10240176A DE 10240176 A DE10240176 A DE 10240176A DE 10240176 A1 DE10240176 A1 DE 10240176A1
Authority
DE
Germany
Prior art keywords
dielectric layer
layer
etching
semiconductor structure
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10240176A
Other languages
English (en)
Inventor
Hartmut Ruelke
Christof Streck
Georg Sulzer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE10240176A priority Critical patent/DE10240176A1/de
Priority to US10/420,214 priority patent/US6927161B2/en
Publication of DE10240176A1 publication Critical patent/DE10240176A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329Insulating materials
    • H01L23/53295Stacked insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Es wird ein dielektrischer Schichtstapel mit kleinem epsilon bereitgestellt mit einem dielektrischen Material auf Siliziumbasis mit geringer Permittivität, wobei eine Ätzindikatorschicht auf Siliziumoxidbasis dazwischen bei einer Tiefe angeordnet ist, die die Tiefe eines in dem dielektrischen Schichtstapel zu bildenden Grabens repräsentiert. Eine Dicke der Ätzindikatorschicht ist ausreichend klein, um nicht unnötig die Gesamtpermittivität des dielektrischen Schichtstapels zu beeinträchtigen. Andererseits liefert die Ätzindikatorschicht ein deutliches optisches Emissionsspektrum, um zuverlässig den Zeitpunkt zu bestimmen, wenn der Ätzvorgang die Ätzindikatorschicht erreicht hat. Somit kann die Tiefe von Gräben in technisch fortgeschrittenen dielektrischen Schichtstapeln mit kleinem epsilon in zuverlässiger Weise so eingestellt werden, um Widerstandsschwankungen der Metallleitungen zu minimieren.

Description

  • GEBIET DER VORLIEGENDEN ERFINDUNG
  • Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung integrierter Schaltungen und betrifft insbesondere die Herstellung von Metallisierungsschichten mit einem Dielektrikum, das eine geringe Permittivität aufweist, um die Bauteilleistungsfähigkeit zu verbessern.
  • In modernen integrierten Schaltungen haben die Strukturgrößen, etwa die Kanallänge von Feldeffekttransistoren, den Bereich deutlich unterhalb eines Mikrometers erreicht, wodurch die Leistungsfähigkeit dieser Schaltungen hinsichtlich der Geschwindigkeit und der Leistungsaufnahme stetig verbessert wird. Wenn die Größe der einzelnen Schaltungselemente deutlich reduziert wird, wodurch beispielsweise die Schaltgeschwindigkeit von Transistorelementen verbessert wird, wird dadurch ebenso der verfügbare Platz für Verbindungsleitungen, die die einzelnen Schaltungselemente elektrisch verbinden, reduziert. Folglich müssen die Abmessungen dieser Verbindungsleitungen kleiner gemacht werden, um einen kleineren Anteil an verfügbarem Platz und eine vergrößerte Anzahl von Schaltungselementen pro Chip auszugleichen. In integrierten Schaltungen mit minimalen Abmessungen von ungefähr 0,35 um und darunter ist ein begrenzender Faktor der Bauteilleistungsfähigkeit die Signalausbreitungsverzögerung, die durch die Schaltgeschwindigkeit der beteiligten Transistorelemente verursacht wird. Da die Kanallänge dieser Elemente nunmehr 0,18 um und darunter erreicht hat, ergibt sich jedoch, dass die Signalausbreitungsverzögerung nicht mehr durch die Feldeftekttransistoren begrenzt ist, sondern dass diese aufgrund der gestiegenen Schaltungsdichte durch den geringen Abstand der Verbindungsleitungen begrenzt ist, da die Kapazität zwischen den benachbarten Leitungen in Kombination mit einer reduzierten Leitfähigkeit dieser Leitungen aufgrund einer verringerten Querschnittsfläche angestiegen ist. Die parasitären RC-Zeitkonstanten erfordern daher die Verwendung einer neuen Art eines dielektrischen Materials, vorzugsweise in Kombination mit einem äußerst leitfähigen Metall.
  • Herkömmlicher Weise werden Metallisierungsschichten mittels eines dielektrischen Schichtstapels mit beispielsweise Siliziumdioxid und/oder Siliziumnitrid mit Aluminium als typisches Metall hergestellt. Da Aluminium in signifikanter Weise Elektromigration bei höheren Stromdichten zeigt, wird üblicherweise in technisch sehr fortschrittlichen integrierten Schaltungen Aluminium durch Kupfer ersetzt, das einen deutlich geringeren elektrischen Widerstand und eine höhere Widerstandsfähigkeit gegenüber Elektromigration aufweist. Ferner werden die etablierten und gut bekannten dielektrischen Materialien Siliziumdioxid (ε = 4,2) und Siliziumnitrid (ε > 5) zunehmend durch Materialien mit niedrigem ε ersetzt, um die parasitären Kapazitäten zu reduzieren. Der Übergang von der gut bekannten und etablierten Aluminium/Siliziumdioxid-Metallisierungsschicht zu einer Metallisierungsschicht mit Kupfer und einem Dielektrikum mit niedrigem ε ist jedoch mit einer Reihe von Problemen verknüpft, die zu lösen sind.
  • Beispielsweise kann Kupfer nicht in größeren Mengen in effizienter Weise durch die etablierten Abscheidevertahren, etwa chemische oder physikalische Dampfabscheidung, aufgebracht werden. Ferner kann Kupfer nicht in effizienter Weise durch etablierte anisotrope Ätzprozesse strukturiert werden, so dass folglich die sogenannte Damaszenertechnik bei der Herstellung von Metallisierungsschichten mit Kupferleitungen angewendet wird. Typischerweise wird in der Damaszenertechnik die dielektrische Schicht abgeschieden und anschließend mit Gräben und Kontaktlöchern strukturiert, die nachfolgend mit Kupfer durch Galvanisierungsvertahren, etwa das Elektroplattieren oder stromlose Plattieren, gefüllt werden. Zur Herstellung von Kontaktlöchern, die eine elektrische Verbindung von einer oberen Kupferleitung zu einer darunter liegenden Kupferleitung einer darunter liegenden Metallisierungsschicht herstellen, können die Kontaktlöcher und die Gräben in einem einzelnen Vorgang gefüllt werden, so dass das Kontaktloch und der Graben vor dem Füllen mit dem Kupfer strukturiert werden müssen. Eine entsprechende Technik, die auch als duale Damaszenertechnik bezeichnet wird, wird für einen konventionellen dielektrischen Schichtstapel ausgeführt, indem eine Siliziumdioxidschicht und eine Siliziumnitridzwischenschicht, die als eine Ätzstoppschicht für die Grabenätzung dient, und eine zweite darauf gebildete Siliziumdioxidschicht vorgesehen wird. Anschließend kann ein Kontaktloch in der oberen Siliziumdioxidschicht geätzt werden und die Si liziumnitridschicht wird für eine nachfolgende Lochätzung geöffnet, wobei vor dem Ätzen des Kontaktlochs in der unteren Siliziumdioxidschicht eine entsprechende Fotolackmaske für die Grabenätzung der oberen Siliziumdioxidschicht gebildet wird. Anschließend können die Grabenätzung und die Ätzung des unteren Kontaktlochs gleichzeitig ausgeführt werden, wobei die Tiefe des Grabens zuverlässig durch die Siliziumnitridätzstoppschicht gesteuert wird. Wenn das Siliziumdioxidmaterial mit hohem ε durch ein Material mit kleinem ε ersetzt wird, ist die Sachlage bei der Herstellung des Kontaktlochs und des Grabens deutlich anders, da das Ausbilden einer zwischenliegenden Ätzstoppschicht, etwa der Siliziumnitridschicht, die einen hohen ε-Wert aufweist, in unzulässigerweise die Permittivität des gesamten dielektrischen Schichtstapels erhöhen kann. Um eine minimale Permittivität zu erreichen, wird die dazwischen liegende Ätzstoppschicht im Allgemeinen weggelassen. Ein häufig angewendetes Ätzschema zur Herstellung von Gräben und Kontaktlöchern kann entsprechend der Sequenz ausgeführt werden, die nunmehr mit Bezug zu den 1a1g beschrieben wird.
  • 1a zeigt schematisch eine Querschnittsansicht einer Halbleiterstruktur 100 mit einem Substrat 101, das Schaltungselemente, etwa Transistoren, Kondensatoren, Widerstände und dergleichen und eine oder mehrere Metallisierungsschichten aufweisen kann, die ähnlich zu einer auf dem Substrat 101 herzustellende Metallisierungsschicht sind. Eine untere Ätzstoppschicht 102, die auch als eine Diffusionsbarriere dient, ist auf dem Substrat 101 mit einer Dicke ausgebildet, die ausreicht, um zuverlässig einen Ätzprozess zu stoppen oder zu verlangsamen um damit eine Beschädigung des darunter liegenden Substrats 101 zu vermeiden und um im Wesentlichen eine Diffusion eines Metalls, etwa von Kupfer, in darunter liegenden Materialien zu vermeiden. In äußerst anspruchsvollen Anwendungen wird vorzugsweise die Ätzstoppschicht 102 als ein Material mit kleinem ε bereit gestellt, das beispielsweise eine Siliziumnitridschicht ersetzt. Beispielsweise kann eine Siliziumcarbidnitridschicht (SiCN) als die Ätzstoppschicht 102 vennrendet werden, die auch als eine Barriere mit geringem ε (BLOK) bezeichnet wird. Eine dielektrische Schicht 103 mit kleinem ε ist auf der Ätzstoppschicht 102 gebildet. Ein guter Kandidat für ein Material mit kleinem ε für die dielektrische Schicht 103 ist ein Wasserstoff enthaltendes Silizium-Oxy-Carbid (SiCOH) mit einer Permittivität von ungefähr 2. In einigen Anwendungen ist eine antireflektierende Beschichtung 104, die auf der dielektrischen Schicht 103 gebildet ist, erforderlich, um die dielektrische Schicht 103 zu strukturieren. Schließlich ist eine strukturierte Fotolackmaske 105 über der dielektri schen Schicht 103 mit einer darin gebildeten Öffnung 106 vorgesehen, die die Abmessungen des in der dielektrischen Schicht 103 herzustellenden Öffnungen repräsentiert. Die Prozessverfahren, die zur Herstellung der in 1a gezeigten Halbleiterstruktur 100 notwendig sind, sind etabliert und gut bekannt und daher wird eine Beschreibung davon weggelassen.
  • Anschließend wird ein anisotropen Ätzvorgang ausgeführt, wobei die Fotolackmaske 105 als eine Ätzmaske dient.
  • 1b zeigt schematisch die Halbleiterstruktur 100 nach Abschluss des anisotropen Ätzprozesses. Ein Kontaktloch 107 ist in der dielektrischen Schicht 103 entsprechend den Abmessungen der Öffnung 106 (1a) gebildet.
  • 1c zeigt schematisch die Halbleiterstruktur 100 mit einer Fotolackmaske 109 mit einer Öffnung 108 entsprechend den Entwurfsabmessungen eines zu bildenden Grabens. Optional kann die Fotolackmaske 109 so gestaltet sein, dass die Unterseite der Öffnung 107 ebenso beschichtet ist. Anschließend wird das Substrat 101 anisotrop geätzt, wobei Prozessparameter, insbesondere die Prozesszeit, präzise zu steuern sind, um eine erforderliche Tiefe für den zu bildenden Graben zu erreichen.
  • 1d zeigt die Halbleiterstruktur 100 schematisch nach Abschluss des anisotropen Ätzprozesses, wobei ein Graben 110 in einem oberen Bereich der dielektrischen Schicht 103 gebildet ist. Eine Tiefe 111 des Grabens 110 ist somit durch die Ätzprozessparameter bestimmt. Es ist somit offensichtlich, dass, obwohl eine einfache und effektive Prozesssequenz erstellt werden kann, indem die dielektrische Schicht 103 ohne eine zwischenliegende Ätzstoppschicht bereit gestellt wird, wodurch ein optimaler geringer ε-Wert resultiert, beliebige Schwankungen in dem anisotropen Ätzprozess zu einer Tiefenvariation führen können und damit eine Änderung des elektrischen Verhaltens einer in dem Graben 100 gebildeten Kupferleitung nach sich ziehen können, da deren Widerstand von dem Querschnitt des Grabens 110 abhängt.
  • Da eine Änderung des Kupferleitungswiderstandes einen negativen Einfluss auf die Bauteilleistungsfähigkeit haben kann, wäre es daher äußerst wünschenswert, ein Schema für die duale Damaszenertechnik bereit zu stellen, das einen optimalen gerin gen ε-Wert für ein gegebenes dielektrisches Material zulässt, ohne dabei deutliche Grabentiefenänderungen mit sich zu bringen.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Im Allgemeinen richtet sich die vorliegende Erfindung an ein duales Damaszenerverfahren mit einem dielektrischen Schichtstapel mit einer unteren Ätzstoppschicht und eine erste und eine zweite dielektrische Schicht mit kleinem ε, die durch eine äußerst dünne Ätzindikatorschicht getrennt sind, die es ermöglicht, ein Ende der Grabenätzung genauer zu bestimmen als im konventionellen Prozess, so dass die Grabentiefenänderungen deutlich reduzierbar sind, wobei die äußerst dünne Indikatorschicht die Gesamtpermittivität des dielektrischen Stapels mit kleinem ε im Wesentlichen nicht beeinflusst.
  • Gemäß einer anschaulichen Ausführungsform der vorliegenden Erfindung umfasst eine Halbleiterstruktur einen dielektrischen Schichtstapel mit kleinem ε. Der dielektrische Schichtstapel umfasst eine Barrierenschicht, eine erste dielektrische Schicht mit einem Wasserstoff enthaltenden Silizium-Oxy-Carbid (SiCOH)-Material und eine zweite dielektrische Schicht mit Wasserstoff enthaltendem Silizium-Oxy-Carbid (SiCOH)-Material. Ferner umfasst der dielektrische Schichtstapel eine Ätzindikatorschicht, die zwischen der ersten und der zweiten dielektrischen Schicht angeordnet ist.
  • Gemäß einer weiteren anschaulichen Ausführungsform der vorliegenden Erfindung umfasst eine Halbleiterstruktur einen dielektrischen Schichtstapel mit kleinem e, der eine Barrierenschicht und eine erste dielektrische Schicht, die auf der Barrierenschicht angeordnet ist, und eine zweite dielektrische Schicht. Eine Ätzindikatorschicht auf Siliziumdioxidbasis ist zwischen der ersten und der zweiten dielektrischen Schicht angeordnet.
  • Gemäß einer noch weiteren anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zur Herstellung eines dielektrischen Schichtstapels mit kleinem ε das Bereitstellen eines Substrats mit einer darauf gebildeten Barrierenschicht. Es wird eine erste dielektrische Schicht auf der Barrierenschicht gebildet und anschließend wird eine Ätzindikatorschicht auf Siliziumdioxidbasis auf der ersten dielektrischen Schicht gebildet. Schließlich wird eine zweite dielektrische Schicht auf der Ätzindikatorschicht hergestellt.
  • Gemäß einer noch weiteren anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zur Herstellung einer Metallisierungsstruktur eines Halbleiterbauteils das Bereitstellen eines Substrats mit einem darauf ausgebildeten dielektrischen Schichtstapel mit kleinem ε, der eine Barrierenschicht, eine erste und eine zweite dielektrische Schicht und eine Ätzindikatorschicht auf Siliziumoxidbasis, die zwischen der ersten und der zweiten dielektrischen Schicht angeordnet ist, umfasst. Ein Kontaktloch wird in dem dielektrischen Schichtstapel gebildet und ein Graben wird um das Kontaktloch herum geätzt, während ein optisches Emissionsspektrum einer Cyanid- (CN) und/oder einer Kohlenstoffmonoxid (CO)-Verbindung beobachtet wird. Des Weiteren wird das Ätzen auf der Grundlage von Information, die aus dem optischen Emissionsspektrum gewonnen wird, unterbrochen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Weitere Vorteile, Aufgaben und Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird; es zeigen:
  • 1a-1d schematisch Querschnittsansichten einer dualen Damaszenerprozesssequenz gemäß einem typischen konventionellen Prozessablauf;
  • 2 schematisch eine typische Abscheideanlage, die geeignet ist, um die Abscheidesequenz gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung auszuführen;
  • 3 zeigt schematisch eine Querschnittsansicht einer Halbleiterstruktur mit einem dielektrischen Schichtstapel mit kleinem ε gemäß einer anschaulichen Ausführungsform der vorliegenden Erfindung;
  • 4 zeigt schematisch eine Plasmaätzanlage mit einem optischen Detektionssystem, die zur Herstellung von Kontaktlöchern und Gräben einer dualen Damaszenerstruktur gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung geeignet ist;
  • 5a und 5b schematisch Querschnittsansichten einer dualen Damaszenerstruktur während des Ätzens eines Grabens in die Struktur gemäß einer Ausführungsform der vorliegenden Erfindung; und
  • 5c ein Diagramm, das optische Emissionsspektren repräsentiert, die mittels der Ätzindikatorschicht während des Ätzens von Gräben in einer dualen Damaszenerstruktur gemäß der vorliegenden Erfindung erhalten werden.
  • DETAILLIERTE BESCHREIBUNG
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, beschrieben ist, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen vielmehr beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Wie zuvor ausgeführt ist, stützt sich die vorliegende Erfindung auf die Erkenntnis der Erfinder, dass das Bereitstellen einer Ätzindikatorzwischenschicht, d.h. einer Schicht, die ein deutliches Ausgangssignal liefert, das durch ein optisches Detektionssystem erfassbar ist, ein präzises Bestimmen des Endes der Ätzsequenz ermöglichen kann. Daher ist erfindungsgemäß die Dicke der Ätzindikatorschicht gering genug, um nicht unnötigerweise die Permittivität der dielektrischen Schicht mit kleinem e zu erhöhen, ist aber dennoch ausreichend um ein zuverlässiges Ausgangssignal zu liefern, um deutlich das Ende des Ätzvorganges zu identifizieren, wobei gleichzeitig ein hohes Maß an Kompatibilität mit standardmäßigen Prozessen erreicht wird.
  • In 2 ist eine typische Abscheideanlage 200 in schematischer und sehr vereinfachter Weise gezeigt. Die Abscheideanlage 200 umfasst eine Prozesskammer 201 mit einem Substrathalter 202 mit einer Heizeinrichtung 203, die darin enthalten ist. Ferner ist ein Gaszufuhreinlass 204 und ein Gasauslass 205 vorgesehen, wobei betont werden soll, dass der Einlass 204 und der Auslass 205 mit geeigneten Rohmaterialquellen (nicht gezeigt) und Pumpmitteln (nicht gezeigt) verbunden sind, um die erforderlichen Rohmaterialgase in der Prozesskammer 201 mit einer gewünschten Durchflussrate bereit zu stellen und um einen erforderlichen Unterdruck zu errichten. Ferner ist für eine plasmaunterstützte chemische Dampfabscheidung eine geeignete Einrichtung zum Anregen und Beibehalten eines Plasmas über dem Substrathalter 202 vorzusehen. Der Einfachheit halber ist die entsprechende Einrichtung in 2 nicht gezeigt. In einer anschaulichen Ausführungsform können die Abscheideanlage 200 Systeme für plasmaunterstütztes CVD sein, die von Applied Materials unter dem Namen DXZ und Producer erhältlich sind.
  • Die Betriebsweise der Abscheideanlage 200 wird im Weiteren mit Bezug zu 3 beschrieben, die schematisch eine Halbleiterstruktur mit einem dielektrischen Schichtstapel gemäß einer anschaulichen Ausführungsform der vorliegenden Erfindung zeigt.
  • In 3 umfasst eine Halbleiterstruktur 300 ein Substrat 301, das darauf und darin ausgebildete Schaltungselemente, etwa Transistoren, Kondensatoren, Widerstände und dergleichen, sowie eine oder mehrere Metallisierungsschichten aufweisen kann. Eine Ätzstoppschicht 302, die auch als eine Barrierenschicht dienen kann, ist über dem Substrat 301 gebildet und weist ein Material auf, das eine hohe Ätzselektivität zu einem Material einer ersten dielektrischen Schicht 303, die auf der Ätzstoppschicht 302 gebildet ist, besitzt. Des Weiteren kann die Ätzstoppschicht 302 vorzugsweise gute Barriereeigenschaften aufweisen, um eine Diffusion von Metall, etwa von Kupfer, in darunter liegende Materialschichten zu vermeiden. Es sollte beachtet werden, dass das Substrat 301 stellvertretend für eine beliebige Struktur sein soll, über der der dielektrische Schichtstapel gebildet werden kann. Wie der Fachmann erkennen kann, kann die vorliegende Erfindung für eine beliebige Ebene einer integrierten Schaltung angewendet werden. Somit kann diese angewendet werden, wenn leitende Verbindungen hergestellt werden, die tatsächlich die Halbleiterelemente, die in dem halbleitenden Substrat gebildet sind, kontaktieren, oder beim Herstellung Leitender Verbindungen in einer beliebigen Ebene einer Mehrebenenstruktur für Leitungen und Kontaktlöcher eines integrierten Schaltungsbauteils. In einer speziellen Ausführungsform umfasst die Ätzstoppschicht 302 Siliziumcarbidnitrid (SiCN), das einen relativ kleinen ε-Wert aufweist. Eine zweite dielektrische Schicht 305 ist über der ersten dielektrischen Schicht 303 gebildet, wobei eine Ätzindikatorschicht 320 dazwischen angeordnet ist. Die erste und die zweite dielektrische Schicht 303, 305 können aus dem gleichen oder aus unterschiedlichen Materialien mit kleinem ε gebildet sein, und in einer speziellen Ausführungsform umfassen diese im Wesentlichen Wasserstoff enthaltendes Silizium-Oxy-Carbid (SiCOH) mit einer Permittivität im Bereich von ungefähr 2,8 – 3,1. Es können andere Materialien verwendet werden, etwa poröses SiCOH, BD2, BD3, die gemäß Prozessverfahren von Applied Materials, hergestellt werden, DEMS, OMCCS, Tomcat, die gemäß Prozessverfahren von Dow Corning hergestellt werden, und dergleichen. In Herstellungsabläufen mit Aufschleudertechniken zum Auftragen der ersten und/oder der zweiten dielektrischen Schicht 303, 305 können SiLK, poröses SiLK, MSQ, HSQ, MesoELK2.2, MesoELK1.9 und der dergleichen verwendet werden.
  • Die erste und die zweite dielektrische Schicht 303, 305 werden mit einer ersten Dicke 307 und einer zweiten Dicke 306 vorgesehen, so dass die Gesamtdicke den Entwurferfordernissen genügt. Insbesondere wird die zweite Dicke 306 so gewählt, dass diese einer gewünschten Tiefe eines in der zweiten dielektrischen Schicht 305 zu bildenden Grabens entspricht. In typischen Ausführungsformen wird die zweite Dicke 306 auf einen Bereich von ungefähr 200 – 300 nm festgelegt. Die erste Dicke 307 liegt typischerweise in einem Bereich von ungefähr 200 – 300 nm. Eine Dicke 308 der Ätzindikatorschicht 320 wird so gewählt, um ein ausreichendes Monitorsignal zu liefern, wie dies später erläutert wird, während dennoch die Gesamtpermittivität des dielektrischen Schichtstapels, der die erste und die zweite dielektrische Schicht 303, 305 und die Ätzindikatorschicht 320 umfasst, nicht unnötig erhöht wird. In einer Ausführungsform weist die Ätzindikatorschicht 320 Siliziumdioxid auf und die Dicke liegt in einem Bereich von 5 – 35 nm.
  • Im Folgenden wird die Funktionsweise der Abscheideanlage 200 im Hinblick auf die Herstellung einer dielektrischen Schicht mit kleinem ε, die im Wesentlichen Wasserstoff enthaltendes Silizium-Oxy-Carbid (SiCOH) aufweist, beschrieben. Es sollte jedoch be achtet werden, dass andere Materialien mit kleinem ε verwendet werden können, etwa die Materialien, die zuvor aufgeführt sind.
  • Während des Betriebs wird das Substrat 301 mit der Ätzstoppschicht 302 auf den Substrathalter 202 durch geeignete Mittel (nicht gezeigt) aufgebracht. Dann wird die Atmosphäre in der Prozesskammer 201 stabilisiert und für das Abscheiden der ersten dielektrischen Schicht 303 aus den Rohmaterialstoffen vorbereitet. Das Wasserstoff enthaltende Silizium-Oxy-Carbid wird mit Sauerstoff (O2) und Trimethylsilan (3MS) abgeschieden, wobei gemäß einer anschaulichen Ausführungsform eine Plasmaatmosphäre erzeugt wird, die ein inertes Gas, etwa Helium, und die Rohmaterialgase Sauerstoff (O2) und Trimethylsilan (3MS) aufweist. Ein typischer Druckbereich liegt bei ca. 4 bis 6 Torr, bei einer Temperatur von ungefähr 300 – 400°C. Abhängig von den genauen Prozessparametern ist typischerweise eine Zeit von ca. 15 – 20 Sekunden erforderlich, um die erste dielektrische Schicht mit einer Dicke von ungefähr 250 Nanometer bei einer Hochfrequenzleistung im Bereich von ca. 500 – 900 W abzuschalten. Die Durchflussraten für Helium, Sauerstoff und 3MS können auf ungefähr 300 – 500 sccm, 300 – 500 sccm und 1000 -1800 sccm eingestellt werden.
  • Nach der Herstellung der ersten dielektrischen Schicht 303 wird die Ätzindikatorschicht 320 in der gleichen Prozesskammer 201 oder in einer anderen Abscheideanlage, die die gleichen Elemente als die Anlage 200 aufweisen kann, gebildet.
  • Gemäß einer anschaulichen Ausführungsform wird die Ätzindikatorschicht 320 im Wesentlichen als eine Siliziumdioxidschicht in einer separaten Prozesskammer gebildet, wobei TEOS als ein Rohmaterialgas verwendet wird. Dazu wird Sauerstoff und TEOS in die Prozesskammer eingeführt (der Einfachheit halber wird auf die Abscheideanlage 200 Bezug genommen, wobei jedoch bedacht werden sollte, dass eine andere Abscheideanlage als die zur Abscheidung der ersten dielektrischen Schicht 303 eingesetzte Anlage anwendbar ist, oder es kann eine ausreichend lange Übergangsperiode, in der ein intensives Spülen und ein Stabilisieren der Prozesskammer 201 erforderlich ist, vorgesehen werden) und es wird ein Plasma geschaffen, indem eine Hochfrequenzleistung der Prozesskamme 201 zugeführt wird, um das Abscheiden von Siliziumdioxid auf der ersten dielektrischen Schicht 303 in Gang zu setzen. Für eine auf das Substrat 301 einwirkende Temperatur von ungefähr 350 – 450°C, einem Druck im Bereich von ungefähr 6 – 8 Torr und Durchflussraten von ungefähr 400 – 600 sccm, 4100 – 4500 sccm und 4100 – 4500 sccm für TEOS, Sauerstoff und Helium, liegt die Dicke 308 im Bereich von ca. 10 – 40 nm für eine Abscheidezeit von ungefähr 5 - 7 Sekunden. Es sollte jedoch berücksichtigt werden, dass die zuvor genannten Prozessparameter in Überstimmung mit Prozesserfordernissen änderbar sind, solange die erforderliche Dicke 308 erreicht wird.
  • In einer weiteren anschaulichen Ausführungsform wird die Ätzindikatorschicht 320 im Wesentlichen als eine Siliziumdioxidschicht unter Verwendung von Silan (SiH4) als ein Rohmaterialgas gebildet. Gemäß dieser Ausführungsform wird das Substrat 301 mit der Ätzstoppschicht 302 und der ersten dielektrischen Schicht 303 in eine geeignete Abscheideanlage, etwa die Anlage 200, eingeführt und Siliziumdioxid wird in einem plasmaverstärkten Abscheidezyklus mit Silan und Stickstoffoxid (N2O) als reaktive Gase abgeschieden. Um eine Siliziumdioxidschicht mit einer Dicke von ungefähr 10 – 40 nm abzuscheiden, kann die Parametereinstellung wie folgt gewählt werden. Die Temperatur liegt in einem Bereich von ungefähr 350 – 450°C, der Kammerdruck ist im Bereich von 2 – 5 Torr und die Durchflussraten von Silan und N2O sind im Bereich von ungefähr 80 – 120 sccm und 3800 – 4200 sccm, wobei eine Abscheidezeit im Bereich von ca. 3 – 5 Sekunden liegt. Es soll betont werden, dass die Prozessparameter in Übereinstimmung mit Prozesserfordernissen variierbar sind, solange die erforderliche und spezifizierte Dicke 308 erreicht wird.
  • In anderen Ausführungsformen kann die Ätzindikatorschicht 320 auf der ersten dielektrischen Schicht 303 in der gleichen Prozesskamme 201 gebildet werden, wie sie zur Bildung der ersten dielektrischen Schicht 303 verwendet wird, ohne dass das Vakuum gebrochen wird, d.h., die Ätzindikatorschicht 320 wird in-situ gebildet. In einer speziellen Ausführungsform wird nach der Herstellung der ersten dielektrischen Schicht 303 in einer Weise, wie sie zuvor beschrieben ist, ein Übergangsschritt ausgeführt, um die Atmosphäre in der Prozesskammer 201 zu stabilisieren. Beispielsweise kann ein Pumpschritt nach Beendigung der Abscheidung der ersten dielektrischen Schicht 303 ausgeführt werden und anschließend wird Stickstoffoxid (N2O) als Gas in die Prozesskammer eingeführt, wobei ein Druck im Bereich von ungefähr 2 – 4 Torr erzeugt wird. Dann wird zusätzlich Silan in die Prozesskammer eingeführt und die Temperatur wird auf einen Bereich von 380 – 420°C festgelegt. Nach Zuführen einer Hochfrequenzleistung, um eine Plasmaumgebung aufrecht zu erhalten, wird Siliziumdioxid abgeschieden, wobei eine Dicke von ungefähr 10 – 40 nm mit einer Abscheidezeit von ungefähr 3 – 5 Sekunden erhalten wird. Anschließend können Restgase und Nebenprodukte im Wesentlichen durch einen Pumpschritt entfernt werden und die Prozesskammer 201 wird für Abscheidung der zweiten dielektrischen Schicht 305 vorbereitet. Dazu werden ähnliche Prozessparameter gewählt, wie sie zuvor mit Bezug zur Abscheidung der ersten dielektrischen Schicht 303 beschrieben sind, und somit wird die zweite dielektrische Schicht 305 mit im Wesentlichen gleichen Eigenschaften als die erste dielektrische Schicht 303 abgeschieden. Hinsichtlich der Prozessparameter zum Abscheiden der zweiten dielektrischen Schicht 305 gelten auch in diesem Falle die gleichen Kriterien, wie sie zuvor mit Bezug zu der ersten dielektrischen Schicht 303 dargelegt sind.
  • In einer weiteren anschaulichen Ausführungsform wird die Ätzindikatorschicht 320 im Wesentlichen als eine Siliziumdioxidschicht in der gleichen Prozesskammer 201 gebildet, die zuvor für die Herstellung der ersten dielektrischen Schicht 303 verwendet wird, wobei das Siliziumdioxid auf der Grundlage von 3MS und Sauerstoff unmittelbar nach Beendigung der Abscheidung der ersten dielektrischen Schicht 303 abgeschieden wird. Um das Abscheiden von SiCOH zu unterbrechen und das Abscheiden von Siliziumdioxid zu beginnen, wird das Zuführen des inerten Gases, etwa von Helium, unterbrochen und die Durchflussrate von Sauerstoff wird auf einen Bereich von ungefähr 800 – 1000 sccm angehoben. Gleichzeitig wird die Durchflussrate von 3MS verringert auf einen Bereich von ungefähr 200 – 300 sccm. Das Beibehalten dieser Parametereinstellung für ungefähr 8 – 12 Sekunden führt zu einer Dicke von ungefähr 10 – 40 nm. Anschließend können mehrere sogenannte Hochlauf-Schritte ausgeführt werden, um allmählich die Heliumdurchflussrate und die 3MS-Durchflussrate zu erhöhen, wobei die Sauerstoffdurchflussrate gesenkt wird. Vorzugsweise wird in einem ersten Hochlauf-Schritt die Sauerstoffdurchflussrate auf einen Wert herabgesetzt, der zuvor für das Abscheiden der ersten dielektrischen Schicht 303 verwendet wurde. Nachdem Prozessbedingungen ähnlich zu jenen, wie sie für das Abscheiden der ersten dielektrischen Schicht 303 verwendet wurden, erreicht sind, kann die zweite dielektrische Schicht 305 abgeschieden werden. Es sollte beachtet werden, dass abhängig von der speziellen Ausgestaltung der Hochlauf-Schritte zwischen der Abscheidung der Ätzindikatorschicht 320 und der zweiten dielektrischen Schicht 305 ein graduelles Abscheiden von Siliziumdioxid zu Wasserstoff enthaltendem Silizium-Oxy-Carbid stattfinden kann, so dass eine Grenzfläche zwischen diesen beiden Schichten einen relativ graduellen Übergang repräsentieren kann.
  • Es ist jedoch leicht ersichtlich, dass durch Variieren der zuvor beschriebenen Parameterbereiche die Dicke 308 sowie die Übergangseigenschaften zwischen der Ätzindikatorschicht 320 und der zweiten dielektrischen Schicht 305 entsprechend den Entwurfserfordernissen einstellbar ist. Entsprechendes gilt ferner ebenso für eine Grenzfläche zwischen der ersten dielektrischen Schicht 303 und der Ätzindikatorschicht 320.
  • Da das Herstellen der ersten und der zweiten dielektrischen Schicht 303 und 305 und der Ätzindikatorschicht 320 keine zusätzlichen Spülschritte erfordert, da die gleichen Rohmaterialgase verwendet werden, wird eine zeiteffiziente Abscheidesequenz erhalten.
  • In einer weiteren anschaulichen Ausführungsform wird das Substrat 301 einer Sauerstoffbehandlung unmittelbar nach Abschluss des Abscheidens der ersten dielektrischen Schicht 303 unterzogen. Der Heliumfluss und der 3MS-Fluss werden unterbrochen und die Hochfrequenzleistung wird reduziert, während der Sauerstofffluss beibehalten wird. Mit einer Behandlungszeit im Bereich von ca. 8 – 12 Sekunden, wobei möglicherweise eine Vorspannungsleistung zusätzlich zur Hochfrequenzleistung angelegt wird, etwa eine Niederfrequenzleistung im Bereich von ungefähr 10 Watt, wird Siliziumdioxid auf der ersten dielektrischen Schicht 203 mit einer Dicke im Bereich von ungefähr 10 – 40 nm gebildet. Anschließend werden mehrere Hochlauf-Schritte ausgeführt, um allmählich Prozessbedingungen wieder herzustellen, die ähnlich sind zu jenen, wie sie für das Abscheiden der ersten dielektrischen Schicht 303 beschrieben sind. Nachdem diese Bedingungen wieder hergestellt sind, kann die zweite dielektrische Schicht 305 abgeschieden werden.
  • Es sollte beachtet werden, dass insbesondere die anschaulichen Ausführungsformen, die sich auf eine in-situ-Herstellung der Ätzindikatorschicht 320 beziehen, die Zusammensetzung und damit die physikalischen Eigenschaften der Ätzindikatorschicht 320 von der genauen verwendeten Parametereinstellung für die Abscheidesequenz abhängen. Somit kann eine gewisse Menge an Sauerstoff enthaltendem Silizium-Oxy-Carbid oder anderen Nebenprodukten in der Ätzindikatorschicht 320 vorhanden sein, wobei jedoch der wesentliche Anteil Siliziumdioxid aufweist. Wie ferner bereits zuvor ausgeführt ist, können die Übergänge zwischen einem im Wesentlichen Siliziumdioxid basiertem Gebiet der Ätzindikatorschicht 320 zu der ersten und/oder der zweiten dielektrischen Schicht 303 und 305 einen graduellen Übergang mit einem variierenden Verhältnis von Siliziumdioxid zu Wasserstoff enthaltendem Silizium-Oxy-Carbid aufweisen, wobei eine Dicke eines entsprechenden Übergangsbereichs entsprechend der jeweiligen gewählten Parametereinstellung variieren kann. Wenn daher auf eine Ätzindikatorschicht 320 mit Siliziumdioxid in der Beschreibung und den anhängigen Patentansprüchen Bezug genommen wird, so soll diese Schicht eine Siliziumdioxid-artige Schicht in der zuvor definierten Weise beschreiben.
  • In anderen Ausführungsformen können die erste und/oder die zweite dielektrische Schicht 303, 305 durch Aufschleudern eines Materials mit kleinem ε auf das Substrat gebildet werden. Dazu können ein oder mehrere der zuvor genannten Materialien mit kleinem ε verwendet werden und durch gut bekannte Aufschleuder-Verfahren aufgebracht werden.
  • Folglich ermöglichen es die zuvor beschriebenen anschaulichen Ausführungsformen einerseits die Ätzindikatorschicht 320 so herzustellen, dass diese im Wesentlichen Siliziumdioxid aufweist, indem die Ätzindikatorschicht 320 separat auf der Grundlage einer TEOS-Abscheidung und auf der Grundlage einer Silanoxid-Abscheidung abgeschieden wird. Daher kann die Ätzindikatorschicht 320 eine relativ gut definierte Dicke 308 mit einer gut definierten Grenzfläche zu der ersten und der zweiten dielektrischen Schicht 303 und 305 aufweisen. Diese ex-situ-Abscheideverfahren ermöglichen ferner eine Prozesssequenz zum Aufbringen von Materialien mit kleinem e, die eine Beschichtung durch "Aufschleudern" erfordern.
  • Andererseits kann die Ätzindikatorschicht 320 in einem in-situ-Prozess gebildet werden, wobei die Herstellung der ersten und der zweiten dielektrischen Schicht 303, 305 und der Ätzindikatorschicht 320 in einer einzelnen Abscheidekammer ohne Brechen des Vakuums auf der Grundlage einer Silanoxid-Abscheidung, einer 3MS-Oxidbildung und einer Oxidation in einer Sauerstoffatmosphäre ermöglicht wird. Daher fördern diese in-situ-Ausführungsformen eine maximale Abscheideanlage-Ausnutzung.
  • Es sollte beachtet werden, dass in den zuvor beschriebenen anschaulichen Ausführungsformen eine Vielzahl von Stabilisierungs-, Spül-, Hochlauf-Schritten und dergleichen entsprechend der speziellen verwendeten Prozessanlage eingeführt werden kön nen. Daher liegt auch das Anpassen der obigen Parameterwerte einschließlich zusätzlicher Schritte an eine entsprechende Abscheideanlage innerhalb des Schutzbereichs der vorliegenden Erfindung.
  • Mit Bezug zu den 4, 5a5c werden nun weitere Ausführungsformen der Erfindung beschrieben, wobei ein Graben innerhalb eines dielektrischen Schichtstapels mit kleinem ε, der beispielsweise die Ätzstoppschicht 302, die erste und die zweite dielektrische Schicht 303, 305 und die Ätzindikatorschicht 320 umfasst, gebildet wird.
  • 4 zeigt schematisch eine Ätzanlage 400 einschließlich einer Prozesskammer 401, einer Substrathalterung 402, einer Heizeinrichtung 403, einer Magnetanordnung 404 und Hochfrequenzspulen 405 zur Erzeugung einer Plasmaumgebung 406 über der Substrathalterung 402. Ferner umfasst die Ätzanlage 400 ein optisches Detektionssystem 410, das es ermöglicht, optische Strahlung, die in der Plasmaumgebung 406 erzeugt wird, zu empfangen und zu detektieren. Die während des Betriebs der Ätzanlage 400 erzeugte Strahlung hängt von der Art der Ionen, Atome und/oder Moleküle ab, die in der Plasmaumgebung vorhanden sind, und daher kann durch Auswählen einer geeigneten Wellenlänge oder eines geeigneten Wellenlängenbereichs die Strahlung der interessierenden Ionen, Atome und Moleküle überwacht werden.
  • Mit Bezug zu den 3, 5a5c wird nun der Betrieb der Ätzanlage 400 beschrieben. Ein Substrat, etwa die Halbleiterstruktur 300, die in 3 gezeigt ist, wird in die Substrathalterung 402 eingeladen und Prozessparameterwerte, etwa der Art der der Prozesskammer 401 zugeführten reaktiven Gase, ein in der Nähe der Substrathalterung 402 eingestellter Druck, eine Hochfrequenzleistung, die der Einrichtung 405 zur Errichtung der Plasmaumgebung 406 zugeführt wird, die Temperatur der Substrathalterung 402 und dergleichen, werden entsprechend den Prozesserfordernissen gewählt. Da das Ätzen eines Materials mit kleinem ε, etwa von Wasserstoff enthaltendem Silizium-Oxy-Carbid im Stand der Technik bekannt ist, wird eine entsprechende Beschreibung der Parametereinstellung weggelassen.
  • 5a zeigt die Halbleiterstruktur 300 nach Ätzen eines Kontaktlochs 317 durch die erste und die zweite dielektrische Schicht 303, 305 und während des Ätzprozesses zur Bildung eines Grabens 318 in der zweiten dielektrischen Schicht 305. Dazu ist eine Foto lackmaske 316 über der zweiten dielektrischen Schicht 305 vorgesehen, wobei, wie zuvor mit Bezug zu den 1a1d angemerkt ist, eine antireflektierende Beschichtung auf der zweiten dielektrischen Schicht 305, abhängig von der verwendeten Fotolithografietechnik, vorgesehen sein kann. 5a zeigt die Halbleiterstruktur 300 zu einem Zeitpunkt, in dem der Ätzprozess noch nicht die Entwurfstiefe des Grabens 318 erreicht hat, die durch die zweite Dicke 306 der zweiten dielektrischen Schicht 305 repräsentiert ist.
  • 5b zeigt die Halbleiterstruktur 300 zu der Zeit, wenn der Ätzprozess die Ätzindikatorschicht 320 erreicht hat, so dass der Ätzprozess nunmehr zu beenden ist. Da die Ätzindikatorschicht 320 eine unterschiedliche Zusammensetzung aufweist – z.B. umfasst die Ätzindikatorschicht 320 im Wesentlichen Siliziumdioxid – können die Nebenprodukte, die von dem Ätzprozess erzeugt werden und die in der Plasmaumgebung 406 vorhanden sind, durch das optische Detektionssystem 401 beobachtet werden. Die Erfinder haben herausgefunden, dass insbesondere die Beobachtung der Wellenlänge, die mit angeregtem Cyanid (CN)-Molekülen und angeregten Kohlenmonoxid (CO)-Molekülen verknüpft ist, als ein zuverlässiger Indikator verwendet werden kann, dass Material aus der Ätzindikatorschicht 320 abgetragen wird.
  • 5c zeigt schematisch einen repräsentativen Graphen, der geglättete und gemittelte Intensitäten optischer Emissionsspektren darstellt, die von dem optischen Detektionssystem 401 empfangen werden, wenn dieses auf die von den Cyanid (CN)-Molekülen, repräsentiert durch eine Kurve A, und von Kohlenmonoxid (CO)-Molekülen, repräsentiert durch eine Kurve B, ausgesendeten Wellenlängen eingestellt ist. Die X-Achse repräsentiert die Ätzzeit in Sekunden, wobei bedacht werden sollte, dass die Ätzzeit von der für den Betrieb der Ätzanlage 400 gewählten Parametereinstellung abhängt. Die Y-Achse repräsentiert die Intensität der entsprechenden optischen Emissionsspektren, wobei der Einfachheit halber willkürliche Einheiten verwendet sind. Wie aus 5c ersichtlich ist, wird ein Anstieg der entsprechenden Intensitäten beobachtet, wenn Material aus der Ätzindikatorschicht 320 abgetragen wird. Die Steigung der Kurven A und B hängt unter anderem von den Eigenschaften der Grenzfläche zwischen der zweiten dielektrischen Schicht 305 und der Ätzindikatorschicht 320 ab. Das heißt, wie zuvor ausgeführt ist, abhängig von dem verwendeten Herstellungsvorgang führt ein mehr oder weniger kontinuierlicher Übergang von Wasserstoff enthaltendem Silizium-Oxy-Carbid zu beispielsweise Siliziumdioxid zu einem entsprechenden Anstieg von Cyanid (CN)- und Kohlenmonoxid (CO)-Molekülen in de Plasmaumgebung 406 und führt zu einer entsprechenden Steigung der Kurven A und B. Wie in 5b gezeigt ist, hat der Ätzprozess im Wesentlichen eine Hälfte der Ätzindikatorschicht 320 abgetragen, wobei die verbleibende Hälfte durch 309 bezeichnet ist, und das Maximum der Kurven A und B entspricht im Wesentlichen der entfernten Dicke 309. Die abfallende Flanke der Kurven A und B würde man folglich erhalten, wenn der Ätzprozess fortgesetzt würde, bis die restliche Hälfte der Ätzindikatorschicht 320 im Wesentlichen vollständig entfernt wäre. Diese Situation kann beispielsweise beim Ätzen des Kontaktlochs 317 beobachtet werden. Wie aus 5c ersichtlich ist, wird ein gewisser Betrag an "Verzögerung" zwischen der Kurve A und der Kurve B beobachtet, wovon angenommen wird, dass dieser durch ein unterschiedliches dynamisches Verhalten der Cyanid (CN)-Moleküle und der Kohlenmonoxid (CO)-Moleküle beim Ätzen der Ätzindikatorschicht 320 bewirkt wird. Der Unterschied des Maximums beider Kurven ist reproduzierbar im Bereich von ungefähr 2 – 5 Sekunden für typische Ätzprozessparametereinstellungen und somit können beide Kurven, entweder einzeln oder in Kombination, verwendet werden, um zuverlässig das Ende des Ätzvorgangs zu bestimmen. Beispielsweise kann der Ätzvorgang an einem Zeitpunkt zwischen dem Maximum der Kurve A und dem Maximum der Kurve B beendet werden. In anderen Beispielen kann das Maximum der Kurven A oder B als der Endpunkt des Ätzprozesses betrachtet werden. Es kann jedoch eine beliebige andere geeignete Beziehung der Kurven A und B zu dem Ätzvorgang ermittelt werden, beispielsweise durch Ausführen einer oder mehrerer Testläufe, um so die entfernte Dicke der Ätzindikatorschicht 320 im Vergleich zur Signalintensität zu bestimmen.
  • Folglich ermöglicht es die vorliegende Erfindung, den Ätzvorgang zur Ätzung des Grabens 318 in zuverlässiger Weise so zu steuern, dass eine Tiefe und damit die elektrischen Eigenschaften einer entsprechenden Kupferleitung innerhalb den gesetzten Toleranzen einstellbar sind, wodurch Widerstandvariationen der entsprechenden Kupferleitungen reduziert werden.
  • Weitere Modifikationen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen der Erfindung als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (29)

  1. Halbleiterstruktur mit einem dielektrischen Schichtstapel mit kleinem ε, mit: einer Barrierenschicht; einer ersten dielektrischen Schicht mit einem Wasserstoff enthaltenden Silizium-Oxy-Carbid (SiCOH)-Material; einer zweiten dielektrischen Schicht mit einem Wasserstoff enthaltenden Silizium-Oxy-Carbid (SiCOH)-Material; und einer Ätzindikatorschicht, die zwischen der ersten und der zweiten dielektrischen Schicht angeordnet ist.
  2. Die Halbleiterstruktur nach Anspruch 1, wobei die Ätzindikatorschicht Siliziumdioxid aufweist.
  3. Die Halbleiterstruktur nach Anspruch 1, wobei eine Dicke der Ätzindikatorschicht im Bereich von ungefähr 5 – 40 nm liegt.
  4. Die Halbleiterstruktur nach Anspruch 1, wobei die Barrierenschicht Siliziumcarbidnitrid (SiCN) aufweist.
  5. Die Halbleiterstruktur nach Anspruch 1, wobei eine Dicke der ersten dielektrischen Schicht im Bereich von ungefähr 200 – 400 nm liegt.
  6. Die Halbleiterstruktur nach Anspruch 1, wobei eine Dicke der zweiten dielektrischen Schicht im Bereich von ungefähr 200 – 300 nm liegt.
  7. Die Halbleiterstruktur nach Anspruch 1, wobei die erste und/oder die zweite dielektrische Schicht poröses Wasserstoff enthaltendes Silizium-Oxy-Carbid (Si-COH) aufweist.
  8. Halbleiterstruktur mit einem dielektrischen Schichtstapel mit kleinem e, die umfasst: eine Barrierenschicht; eine erste dielektrische Schicht; eine zweite dielektrische Schicht; und eine Indikatorschicht auf Grundlage von Siliziumdioxid, die zwischen der ersten und der zweiten dielektrischen Schicht angeordnet ist.
  9. Die Halbleiterstruktur nach Anspruch 8, wobei eine Dicke der Indikatorschicht im Bereich von ungefähr 5 – 40 nm liegt.
  10. Die Halbleiterstruktur nach Anspruch 8, wobei die erste und die zweite dielektrische Schicht Wasserstoff enthaltendes Silizium-Oxy-Carbid (SiCOH) und/oder poröses Wasserstoff enthaltendes Silizium-Oxy-Carbid (SiCOH) aufweisen.
  11. Die Halbleiterstruktur nach Anspruch 8, wobei die Barrierenschicht Siliziumcarbidnitrid aufweist.
  12. Die Halbleiterstruktur nach Anspruch 8, wobei eine Dicke der ersten und der zweiten dielektrischen Schicht im Bereich von ungefähr 200 – 300 nm liegt.
  13. Die Halbleiterstruktur nach Anspruch 8, wobei die erste und/oder die zweite dielektrische Schicht HSQ und/oder MSQ und/oder SiLK und/oder poröses SiLK und/oder MesoELK2.2 und/oder MesoELK1.9 aufweisen.
  14. Verfahren zur Herstellung eines dielektrischen Schichtstapels mit kleinem e, wobei das Verfahren umfasst: Bereitstellen eines Substrats mit einer darauf gebildeten Barrierenschicht; Bilden einer ersten dielektrischen Schicht mit einer ersten Dicke; Bilden einer Ätzindikatorschicht auf Siliziumoxidbasis auf der ersten dielektrischen Schicht; und Bilden einer zweiten dielektrischen Schicht auf der Ätzindikatorschicht.
  15. Das Verfahren nach Anspruch 14, wobei das Bilden der Ätzindikatorschicht auf Siliziumoxidbasis das Abscheiden von Siliziumdioxid in einer TEOS enthaftenden Atmosphäre umfasst.
  16. Das Verfahren nach Anspruch 14, wobei Bilden der Ätzindikatorschicht auf Siliziumoxidbasis das Abscheiden von Siliziumdioxid in einer Silan und Stickstoffoxid enthaltenden Atmosphäre umfasst.
  17. Das Verfahren nach Anspruch 14, wobei Bilden der Ätzindikatorschicht auf Siliziumoxidbasis das Abscheiden von Siliziumdioxid in einer Silan und Stickstoff enthaltenden Atmosphäre umfasst.
  18. Das Verfahren nach Anspruch 14, wobei das Bilden der Ätzindikatorschicht auf Siliziumoxidbasis das Einbringen des Substrats in eine oxidierende Umgebung nach Bildung der ersten dielektrischen Schicht umfasst.
  19. Das Verfahren nach Anspruch 14, wobei Bilden der ersten dielektrischen Schicht das Einbringen des Substrats in eine Sauerstoff und Trimethylsilan enthaltende Atmosphäre umfasst, um Wasserstoff enthaltendes Silizium-Oxy-Carbid (SiCOH) abzuscheiden.
  20. Das Verfahren nach Anspruch 19, wobei ein Plasma in der Sauerstoff und Trimethylsilan enthaltenden Atmosphäre erzeugt wird.
  21. Das Verfahren nach Anspruch 16, wobei die erste dielektrische Schicht in einer Unterdruckatmosphäre erzeugt wird und wobei die Ätzindikatorschicht auf Siliziumoxidbasis gebildet wird, während die Unterdruckatmosphäre beibehalten wird.
  22. Das Verfahren nach Anspruch 17, wobei die erste dielektrische Schicht in einer Unterdruckatmosphäre gebildet wird und wobei die Ätzindikatorschicht auf Siliziumoxidbasis gebildet wird, während die Unterdruckatmosphäre im Wesentlichen aufrecht erhalten bleibt.
  23. Das Verfahren nach Anspruch 18, wobei die erste dielektrische Schicht in einer Unterdruckatmosphäre gebildet wird und wobei die Ätzindikatorschicht auf Siliziumoxidbasis gebildet wird, während die Unterdruckatmosphäre im Wesentlichen aufrecht erhalten bleibt.
  24. Das Verfahren nach Anspruch 14, wobei die erste und die zweite dielektrische Schicht durch plasmaverstärkte chemische Dampfabscheidung gebildet werden.
  25. Das Verfahren nach Anspruch 14, wobei die Ätzindikatorschicht auf Siliziumoxidbasis durch plasmaverstärkte chemische Dampfabscheidung gebildet wird.
  26. Das Verfahren nach Anspruch 14, wobei die erste und/oder die zweite dielektrische Schicht durch einen Aufschleuder-Prozess gebildet wird.
  27. Verfahren zur Herstellung eine Metallisierungsstruktur eines Halbleiterelements, wobei das Verfahren umfasst: Bereitstellen eines Substrats mit einem darauf gebildeten dielektrischen Schichtstapel mit kleinem ε mit einer Barrierenschicht, einer ersten und einer zweiten dielektrischen Schicht und einer Ätzindikatorschicht auf Siliziumoxidbasis, die zwischen der ersten und der zweiten dielektrischen Schicht angeordnet ist; Bilden eines Kontaktlochs in dem dielektrischen Schichtstapel; Ätzen eines Grabens um das Kontaktloch herum, wobei ein optisches Emissionsspektrum von Cyanid (CN)- und/oder Kohlenmonoxid (CO)-Verbindungen beobachtet wird; und Beenden des Ätzvorgangs auf der Grundlage von Informationen, die aus dem optischen Emissionsspektrum gewonnen wird.
  28. Das Verfahren nach Anspruch 27, wobei die erste und/oder die zweite dielektrische Schicht Wasserstoff enthaltendes Silizium-Oxy-Carbid (SiCOH) und/oder poröses Wasserstoff enthaltendes Silizium-Oxy-Carbid (SiCOH) und/oder SiLK und/oder poröses SiLK und/oder MSQ und/oder HSQ aufweisen.
  29. Das Verfahren nach Anspruch 27, wobei eine Dicke der Ätzindikatorschicht im Bereich von ungefähr 5 – 40 nm liegt.
DE10240176A 2002-08-30 2002-08-30 Ein dielektrischer Schichtstapel mit kleiner Dielektrizitätskonstante einschliesslich einer Ätzindikatorschicht zur Anwendung in der dualen Damaszenertechnik Withdrawn DE10240176A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10240176A DE10240176A1 (de) 2002-08-30 2002-08-30 Ein dielektrischer Schichtstapel mit kleiner Dielektrizitätskonstante einschliesslich einer Ätzindikatorschicht zur Anwendung in der dualen Damaszenertechnik
US10/420,214 US6927161B2 (en) 2002-08-30 2003-04-22 Low-k dielectric layer stack including an etch indicator layer for use in the dual damascene technique

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10240176A DE10240176A1 (de) 2002-08-30 2002-08-30 Ein dielektrischer Schichtstapel mit kleiner Dielektrizitätskonstante einschliesslich einer Ätzindikatorschicht zur Anwendung in der dualen Damaszenertechnik

Publications (1)

Publication Number Publication Date
DE10240176A1 true DE10240176A1 (de) 2004-04-29

Family

ID=31969014

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10240176A Withdrawn DE10240176A1 (de) 2002-08-30 2002-08-30 Ein dielektrischer Schichtstapel mit kleiner Dielektrizitätskonstante einschliesslich einer Ätzindikatorschicht zur Anwendung in der dualen Damaszenertechnik

Country Status (2)

Country Link
US (1) US6927161B2 (de)
DE (1) DE10240176A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018202132A1 (de) * 2017-11-20 2019-05-23 Globalfoundries Inc. Halbleiterstruktur mit einem im Wesentlichen geraden Kontaktprofil

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100541185B1 (ko) * 2003-07-28 2006-01-11 삼성전자주식회사 캡핑막을 포함하는 층간절연막 및 이를 포함하는 금속배선형성 방법
US20050035455A1 (en) * 2003-08-14 2005-02-17 Chenming Hu Device with low-k dielectric in close proximity thereto and its method of fabrication
US7611758B2 (en) * 2003-11-06 2009-11-03 Tokyo Electron Limited Method of improving post-develop photoresist profile on a deposited dielectric film
US20060081965A1 (en) * 2004-10-15 2006-04-20 Ju-Ai Ruan Plasma treatment of an etch stop layer
US20060088962A1 (en) * 2004-10-22 2006-04-27 Herman Gregory S Method of forming a solution processed transistor having a multilayer dielectric
KR100703025B1 (ko) * 2005-07-05 2007-04-06 삼성전자주식회사 반도체 장치에서 금속 배선 형성 방법.
US7585722B2 (en) * 2006-01-10 2009-09-08 International Business Machines Corporation Integrated circuit comb capacitor
US7768080B2 (en) * 2007-07-30 2010-08-03 Hewlett-Packard Development Company, L.P. Multilayer dielectric
JP4423379B2 (ja) * 2008-03-25 2010-03-03 合同会社先端配線材料研究所 銅配線、半導体装置および銅配線の形成方法
US20110079918A1 (en) * 2009-10-01 2011-04-07 Applied Materials, Inc. Plasma-based organic mask removal with silicon fluoride
US8741394B2 (en) 2010-03-25 2014-06-03 Novellus Systems, Inc. In-situ deposition of film stacks
US9028924B2 (en) * 2010-03-25 2015-05-12 Novellus Systems, Inc. In-situ deposition of film stacks
US9165788B2 (en) 2012-04-06 2015-10-20 Novellus Systems, Inc. Post-deposition soft annealing
US9117668B2 (en) 2012-05-23 2015-08-25 Novellus Systems, Inc. PECVD deposition of smooth silicon films
US9388491B2 (en) 2012-07-23 2016-07-12 Novellus Systems, Inc. Method for deposition of conformal films with catalysis assisted low temperature CVD
US9722174B1 (en) * 2014-10-01 2017-08-01 Everspin Technologies, Inc. Low dielectric constant interlayer dielectrics in spin torque magnetoresistive devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19814703A1 (de) * 1997-07-16 1999-01-28 Mitsubishi Electric Corp Herstellungsverfahren einer Halbleitervorrichtung und dadurch hergestellte Halbleitervorrichtung
US6037664A (en) * 1997-08-20 2000-03-14 Sematech Inc Dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
WO2000019523A1 (en) * 1998-09-25 2000-04-06 Conexant Systems, Inc. High-performance dual-damascene interconnect structures

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6340435B1 (en) * 1998-02-11 2002-01-22 Applied Materials, Inc. Integrated low K dielectrics and etch stops
JP3107047B2 (ja) * 1998-05-28 2000-11-06 日本電気株式会社 半導体装置の製造方法
US6159871A (en) * 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US6245662B1 (en) * 1998-07-23 2001-06-12 Applied Materials, Inc. Method of producing an interconnect structure for an integrated circuit
JP3657788B2 (ja) * 1998-10-14 2005-06-08 富士通株式会社 半導体装置及びその製造方法
US6238937B1 (en) * 1999-09-08 2001-05-29 Advanced Micro Devices, Inc. Determining endpoint in etching processes using principal components analysis of optical emission spectra with thresholding
JP2001230317A (ja) * 2000-02-15 2001-08-24 Nec Corp 多層配線構造の形成方法及び半導体装置の多層配線構造
US6511920B2 (en) * 2001-06-14 2003-01-28 Applied Materials, Inc. Optical marker layer for etch endpoint determination
US6548400B2 (en) * 2001-06-29 2003-04-15 Texas Instruments Incorporated Method of fabricating interlevel connectors using only one photomask step

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19814703A1 (de) * 1997-07-16 1999-01-28 Mitsubishi Electric Corp Herstellungsverfahren einer Halbleitervorrichtung und dadurch hergestellte Halbleitervorrichtung
US6037664A (en) * 1997-08-20 2000-03-14 Sematech Inc Dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
WO2000019523A1 (en) * 1998-09-25 2000-04-06 Conexant Systems, Inc. High-performance dual-damascene interconnect structures

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
M. MIYAMOTO et al.: High-Speed and Low-Power In- terconnect Technology for Sub-Quarter-Micron ASIC's, in: IEEE Transactions on Electron Devices Vol. 44, No. 2, 1997, S. 250-256 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018202132A1 (de) * 2017-11-20 2019-05-23 Globalfoundries Inc. Halbleiterstruktur mit einem im Wesentlichen geraden Kontaktprofil
US11127683B2 (en) 2017-11-20 2021-09-21 Globalfoundries U.S. Inc. Semiconductor structure with substantially straight contact profile
DE102018202132B4 (de) 2017-11-20 2022-09-01 Globalfoundries U.S. Inc. Verfahren zur Herstellung einer Halbleiterstruktur mit einem im Wesentlichen geraden Kontaktprofil

Also Published As

Publication number Publication date
US6927161B2 (en) 2005-08-09
US20040041239A1 (en) 2004-03-04

Similar Documents

Publication Publication Date Title
DE69937807T2 (de) Entfernen von oxiden oder anderen reduzierbaren verunreinigungen mittels plasmabehandlung
DE10240176A1 (de) Ein dielektrischer Schichtstapel mit kleiner Dielektrizitätskonstante einschliesslich einer Ätzindikatorschicht zur Anwendung in der dualen Damaszenertechnik
DE102005057075B4 (de) Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht und Verfahren zu dessen Herstellung
DE102005035740A1 (de) Verfahren zur Herstellung einer isolierenden Barrierenschicht für eine Kupfermetallisierungsschicht
DE102005057057B4 (de) Verfahren zur Herstellung einer isolierenden Deckschicht für eine Kupfermetallisierungsschicht unter Anwendung einer Silanreaktion
DE10319136B4 (de) Verfahren zur Herstellung einer Metallisierungsschicht mit einer mit Stickstoff angereicherten Barrierenschicht mit kleinem ε
DE10250889A1 (de) Verbesserte Barrierenschicht für eine Kupfermetallisierungsschicht mit einem Dielektrikum mit kleinem ε
DE10101766A1 (de) Verfahren und Vorrichtung zum Herstellen einer dünnen Schicht auf einem Substrat
EP1678746A2 (de) Verfahren zum ausbilden eines dielektrikums auf einer kupferhaltigen metallisierung und kondensatoranordnung
DE102005052052A1 (de) Ätzstoppschicht für Metallisierungsschicht mit verbesserter Haftung, Ätzselektivität und Dichtigkeit
DE102007046846A1 (de) Seitenwandschutzschicht
DE10224167B4 (de) Verfahren zur Herstellung einer Kupferleitung mit erhöhter Widerstandsfähigkeit gegen Elektromigration in einem Halbleiterelement
DE102006035668B4 (de) Verfahren zum Herstellen einer Ätzindikator- und Ätzstoppschicht zur Reduzierung von Ätzungleichförmigkeiten
DE102005020060A1 (de) Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske
DE10154346C2 (de) Ausffüllen von Substratvertiefungen mit siliziumoxidhaltigem Material durch eine HDP-Gasphasenabscheidung unter Beteiligung von H¶2¶O¶2¶ oder H¶2¶O als Reaktionsgas
DE60005875T2 (de) Herstellungsverfahren für einen porösen Siliziumdioxid-Film
DE102006056624A1 (de) Verfahren zur Herstellung einer selbstjustierten CuSiN-Deckschicht in einem Mikrostrukturbauelement
DE10260619B4 (de) Verfahren zur Herstellung einer Deckschicht mit antireflektierenden Eigenschaften auf einem Dielektrikum mit kleinem ε
DE102007022621B4 (de) Verfahren zur Herstellung einer dielektrischen Deckschicht für eine Kupfermetallisierung unter Anwendung einer thermisch-chemischen Behandlung auf Wasserstoffbasis
DE10255936B4 (de) Verfahren zur Herstellung einer Isolationsschicht und Verfahren zum Steuern einer Stickstoffkonzentration während der Herstellung der Isolationsschicht
DE102007009913B4 (de) Plasmaätzprozess mit hoher Ausbeute für Zwischenschichtdielektrika
DE102006041004B4 (de) Technik zum Reduzieren plasmainduzierter Ätzschäden während der Herstellung von Kontaktdurchführungen in Zwischenschichtdielektrika
DE102004036753B4 (de) Verfahren zur Herstellung einer stickstofffreien ARC-Deckschicht
DE10085212B4 (de) Dielektrische Schicht, integrierte Schaltung und Verfahren zu deren Herstellung
DE102009023378B4 (de) Wiederherstellung einer hydrophoben Oberfläche empfindlicher dielektrischer Materialen mit kleinem ε in Mikrostrukturbauelementen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8128 New person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20120301