DE102007022621B4 - Verfahren zur Herstellung einer dielektrischen Deckschicht für eine Kupfermetallisierung unter Anwendung einer thermisch-chemischen Behandlung auf Wasserstoffbasis - Google Patents

Verfahren zur Herstellung einer dielektrischen Deckschicht für eine Kupfermetallisierung unter Anwendung einer thermisch-chemischen Behandlung auf Wasserstoffbasis Download PDF

Info

Publication number
DE102007022621B4
DE102007022621B4 DE102007022621.9A DE102007022621A DE102007022621B4 DE 102007022621 B4 DE102007022621 B4 DE 102007022621B4 DE 102007022621 A DE102007022621 A DE 102007022621A DE 102007022621 B4 DE102007022621 B4 DE 102007022621B4
Authority
DE
Germany
Prior art keywords
environment
copper
plasma
gas
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102007022621.9A
Other languages
English (en)
Other versions
DE102007022621A1 (de
Inventor
Joerg Hohage
Volker Kahlert
Hartmut Ruelke
Ulrich Mayer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE102007022621.9A priority Critical patent/DE102007022621B4/de
Priority to US11/970,876 priority patent/US8211795B2/en
Publication of DE102007022621A1 publication Critical patent/DE102007022621A1/de
Application granted granted Critical
Publication of DE102007022621B4 publication Critical patent/DE102007022621B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3148—Silicon Carbide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren mit den Verfahrensschritten: Bilden eines kupferbasierten Metallgebiets in einer dielektrischen Schicht einer Metallisierungsschicht eines Halbleiterbauelements, wobei das kupferbasierte Metallgebiet eine freiliegende Oberfläche aufweist; Reinigen der freiliegenden Oberfläche durch eine thermisch-chemische Behandlung bei Abwesenheit eines Plasmas, die in einer wasserstoffgasenthaltenden Gasumgebung ausgeführt wird; Modifizieren der gereinigten Oberfläche durch eine thermische Behandlung unter Zuführung eines siliziumenthaltenden Vorstufenmaterials bei Abwesenheit eines Plasmas; und Abscheiden einer dielektrischen Deckschicht auf der modifizierten Oberfläche in einer Plasmaumgebung.

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Offenbarung die Herstellung integrierter Schaltungen und betrifft insbesondere die Herstellung von Metallisierungsschichten mit gut leitenden Metallen, etwa Kupfer, die in einem dielektrischen Material eingebettet sind, das eine Deckschicht aufweist, die als eine effiziente Diffusionsbarriere für das Metall dient.
  • Beschreibung des Stands der Technik
  • In modernen integrierten Schaltungen haben die minimalen Strukturabmessungen, etwa die Kanallänge von Feldeffekttransistoren, den Bereich deutlich unter 1 μm erreicht, wodurch das Leistungsverhalten dieser Schaltungen im Hinblick auf die Geschwindigkeit und/oder Leistungsaufnahme ständig verbessert wird. Wenn die Größe der einzelnen Schaltungselemente deutlich verringert wird, wodurch z. B. die Schaltgeschwindigkeit der Transistorelemente verbessert wird, wird auch der verfügbare Platz für Verbindungsleitungen reduziert, die die einzelnen Schaltungselemente elektrisch miteinander verbinden. Folglich müssen die Abmessungen dieser Verbindungsleitungen verringert werden, um dem geringeren Anteil an verfügbarer Fläche und der größeren Anzahl an Schaltungselementen, die pro Chip vorgesehen sind, Rechnung zu tragen.
  • In integrierten Schaltungen mit minimalen Abmessungen von ungefähr 0,35 μm und darunter ist ein begrenzender Faktor des Bauteilverhaltens die Signalausbreitungsverzögerung, die durch die Schaltgeschwindigkeit der Transistorelemente hervorgerufen wird. Da die Kanallänge dieser Transistorelemente nunmehr 0,1 μm und deutlich weniger erreicht hat, zeigt sich jedoch, dass die Signalausbreitungsverzögerung nicht mehr durch die Feldeffekttransistoren, sondern auf Grund der größeren Schaltungsdichte durch die Verbindungsleitungen begrenzt ist, da die parasitäre Kapazität zwischen den Leitungen (C) größer wird und die Leitfähigkeit (1:R) der Leitungen auf Grund ihrer geringeren Querschnittsfläche verringert ist. Die parasitären RC-Zeitkonstanten erfordern daher das Einführen neuer Arten von Materialien, um die Metallisierungsschichten moderner Halbleiterbauelemente herzustellen.
  • Üblicherweise werden Metallisierungsschichten durch einen dielektrischen Schichtstapel hergestellt, der beispielsweise Siliziumdioxid und/oder Siliziumnitrid aufweist, wobei Aluminium als das typische Metall verwendet wird. Da Aluminium eine deutlich Elektromigration bei höheren Stromdichten aufweist, die in integrierten Schaltungen mit äußerst größenreduzierten Strukturelementen notwendig sein können, wird Aluminium zunehmend durch Kupfer ersetzt, das einen deutlich geringeren elektrischen Widerstand und eine höhere Widerstandsfähigkeit gegenüber Elektromigration aufweist. Für sehr anspruchsvolle Anwendungen werden zusätzlich zur Verwendung von Kupfer und/oder Kupferlegierungen die gut bekannten und gut etablierten dielektrischen Materialien Siliziumdioxid (ε ≈ 4,2) und Siliziumnitrid (ε > 5) durch sogenannte dielektrische Materialien mit kleinem ε ersetzt. Jedoch ist der Übergang von der gut bekannten und gut etablierten Aluminium/Silizium-Dioxid-Metallisierungsschicht zu einer kupferbasierten Metallisierungsschicht möglicherweise in Verbindung mit einem dielektrischen Material mit kleinem ε mit einer Reihe von Problemen verknüpft, die es zu lösen gilt.
  • Z. B. kann Kupfer nicht in relativ hohen Mengen in einer effizienten Weise durch gut etablierte Abscheideverfahren, etwa die chemische und physikalische Dampfabscheidung, aufgebracht werden. Des weiteren kann Kupfer nicht in effizienter Weise durch gut etablierte anisotrope Ätzprozesse strukturiert werden. Daher wird die sogenannte Damaszener- oder Einlegetechnik häufig bei der Herstellung von Metallisierungsschichten, die Kupferleitungen enthalten, angewendet. Typischerweise wird in der Damaszener-Technik die dielektrische Schicht abgeschieden und anschließend strukturiert, so dass diese Gräben und Kontaktlöcher aufweist, die nachfolgend mit Kupfer oder Legierungen durch Plattierungsverfahren, etwa Elektroplattieren oder stromloses Plattieren, gefüllt werden. Das Herstellen von Metallisierungsschichten auf Kupferbasis in standardmäßigen dielektrischen Materialien, etwa Siliziumdioxid, und einer Reihe von Dielektrika mit kleinem ε, wird aktuell häufig dadurch bewerkstelligt, dass eine dielektrische Diffusionsbarrierenschicht auf der Oberseite des kupferenthaltenden Gebiets vorgesehen wird, da Kupfer in einer Vielzahl von Dielektrika, etwa Siliziumdioxid und vielen Dielektrika mit kleinem ε, gut diffundiert. Des weiteren soll die Diffusion von Feuchtigkeit und Sauerstoff in das Metall mit Kupfer unterdrückt werden, da Kupfer bereitwillig reagiert, um oxidierte Bereiche zu bilden, wodurch die Eigenschaften der kupferenthaltenden Metallleitung im Hinblick auf die Haftung, die Leitfähigkeit und die Widerstandsfähigkeit gegenüber Elektromigration möglicherweise beeinträchtigt werden. Z. B. ist Siliziumnitrid als eine effektive Kupferdiffusionsbarriere bekannt und kann als eine Deckschicht eingesetzt werden. In anderen Fällen, wenn die moderat hohe Permittivität von Siliziumnitrid als ungeeignet erachtet wird, wird häufig stickstoffangereichtes Siliziumkarbid (SiCN) als eine Kupferdiffusionsbarriere eingesetzt. Trotz des diffusionshemmenden Effekts der Siliziumnitriddeckschichten und der siliziumkarbidbasierten Deckschichten stellt sich jedoch heraus, dass die Widerstandsfähigkeit des Kupfers gegenüber dem durch elektrischen Strom hervorgerufenen Materialtransport (Elektromigration) stark von den Eigenschaften einer Grenzfläche zwischen dem kupferenthaltenden Metall und der benachbarten Deckschicht abhängt. Elektromigration ist eine Erscheinung, die hauptsächlich in stark größenreduzierten elektronischen Bauelementen mit Metallleitungen auftritt, die in einem dielektrischen Material eingebettet sind, wodurch eine hohe Wärmeabfuhrfähigkeit bereitsteht und somit die Möglichkeit besteht, einen Betrieb bei sehr hohen Stromdichten bis zu einigen kA pro cm3 durchzuführen. Bei entsprechend hohen Stromdichten führt die gerichtete Elektronbewegung des Stroms zu einem großen Impulsübertrag auf die Metallatome, wodurch ein Materialfluss in Richtung der sich bewegenden Elektronen hervorgerufen wird, was schließlich zur Ausbildung von Hohlräumen in der Aufwärtsrichtung und von Materialanhäufungen in der Abwärtsrichtung der jeweiligen Metallbereiche führen kann. Somit kann die Lebensdauer von Halbleiterbauelementen stark von dem Elektromigrationsverhalten der Metallisierungsstruktur des Bauelements abhängen. Im Allgemeinen wäre es möglich, nahezu „unsterbliche” Metallisierungsstrukturen zu schaffen, die jedoch die Gestaltungsflexibilität und die Skalierbarkeit moderner Halbleiterbauelemente deutlich reduzieren würden. Die allgemeine Entwicklung auf dem Markt der elektronischen Bauelemente führt jedoch zu geringeren Bauteilabmessungen und einem verbesserten Leistungsverhalten, wodurch die anwachsende Beeinträchtigung der elektrischen Leitungen auf Grund der Elektromigration zu einem wichtigen Faktor für die Herstellung moderner Halbleiterbauelemente wird. Da die Elektromigration eine Wechselwirkung von Elektronen und Metallatomen ist, woraus sich eine gerichtete „Diffusion” von Metallatomen ergibt, kann die Anzahl und die Qualität der metallinternen Diffusionswege, etwa Korngrenzen, und insbesondere die Diffusionswege an Grenzflächen, das Gesamtelektromigrationsverhalten von Metallisierungsstrukturen deutlich beeinflussen. Es ist daher wichtig, stabile Grenzflächen zu erzeugen, wenn das Metall, etwa Kupfer und Kupferlegierungen, durch geeignete Barrierenmaterialien eingeschlossen werden. Daher ist es in modernen integrierten Schaltungen, in denen sehr hohe Stromdichten auftreten, im Allgemeinen vorteilhaft, den Abscheideprozess für die Deckschicht so zu gestalten, dass eine gewünschte hohe Haftung und damit ein hohes Leistungsvermögen im Hinblick auf die Elektromigration erreicht wird. Zu diesem Zweck werden entsprechende Abscheideverfahren mit vorhergehenden plasmagestützten Reinigungsschritten für gewöhnlich eingesetzt. Mit Bezug zu den 1a und 1b wird ein typischer konventioneller Prozessablauf zur Herstellung einer SiCN-Deckschicht nunmehr detaillierter beschrieben.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 vor der Ausbildung einer siliziumnitrid- oder stickstoffangereichten Siliziumkarbid-Deckschicht auf einem kupferenthaltenden Metallgebiet. Das Halbleiterbauelement 100 umfasst ein Substrat 101, das Schaltungselemente, etwa Transistoren, Kondensatoren, und dergleichen aufweisen kann, die der Einfachheit halber nicht gezeigt sind. Ferner weist das Substrat darauf ausgebildet eine oder mehrere Metallisierungsschichten auf, d. h. dielektrische Schichten, in denen metallgefüllte Leitungen und Kontaktdurchführungen eingebettet sind, um damit die erforderlichen elektrischen Verbindungen zwischen den einzelnen Schaltungselementen zu schaffen. Der Einfachheit halber ist ein einzelnes kupferbasiertes Metallgebiet 103 so dargestellt, dass es kupferbasierte Metallleitungen einer oder mehrerer Metallisierungsschichten repräsentiert. Das kupferbasierte Metallgebiet 103 ist in einem geeigneten dielektrischen Material, etwa Siliziumdioxid, fluordotiertem Siliziumdioxid, einem Material mit kleinem ε, etwa wasserstoffangereichertem Siliziumoxikarbid (SiCOH), oder einer Kombination davon eingebettet. Wie zuvor erläutert ist, kann Kupfer gut in einer Vielzahl von dielektrischen Materialien diffundieren und daher wird eine leitende Barrierenschicht 102 typischerweise zwischen dem dielektrischen Material des Substrats 101 und dem kupferenthaltenden Material des Gebiets 103 vorgesehen. Die Barrierenschicht 102 kann aus zwei oder mehr einzelnen Schichten aufgebaut sein, um damit die erforderlichen Eigenschaften nicht nur im Hinblick auf die kupferdiffusionsblockierende Wirkung, sondern auch im Hinblick auf die Haftung zu dem umgebenden Material, und dergleichen bereitzustellen. Z. B. werden Tantal, Tantalnitrid, Titan, Titannitrid und Verbindungen davon häufig als geeignete Materialien für die Barrierenschicht 102 eingesetzt.
  • Ein typischer Prozessablauf zur Herstellung des Halbleiterbauelements 100, wie es in 1a gezeigt ist, kann die folgenden Prozesse umfassen. Nach der Herstellung von Schaltungselementen, die sehr geringe kritische Abmessungen in anspruchsvollen Anwendungen aufweisen können, etwa in Form einer Gatelänge von Feldeffekttransistoren im Bereich von ungefähr 50 bis 100 nm oder weniger, werden eine oder mehrere Metallisierungsschichten gemäß gut etablierter Einzel-Damaszener- oder Dual-Damaszener-Verfahren hergestellt. D. h., es wird ein geeigneter dielektrischer Schichtstapel mit einer Ätzstopp/Barrierenschicht ähnlich zu der Deckschicht, die auf der Oberseite des kupferbasierten Metallgebiets 103 herzustellen ist, abgeschieden, woran sich eine weitere dielektrische Schicht, etwa Siliziumdioxid oder ein dielektrisches Material mit kleinem ε anschließt, das durch gut etablierte Verfahren hergestellt werden kann, etwa plasmaunterstützte CVD (chemische Dampfabscheidung), Aufschleuderverfahren, und dergleichen. Danach wird der dielektrische Schichtstapel durch Photolithographie und Ätzverfahren so strukturiert, dass Gräben und Kontaktdurchführungen in dem dielektrischen Schichtstapel geschaffen werden, wobei die untere Ätzstopp/Barrieren-Schicht oder Deckschicht (nicht gezeigt) als ein Ätzstopp verwendet werden kann. Der Einfachfach halber wird lediglich ein einzelner Graben in der weiteren Beschreibung berücksichtigt, im welchem das kupferbasierte Metallgebiet 103 zu bilden ist. Somit wird nach dem Strukturieren des entsprechenden Grabens die Barrierenschicht 102 auf der Grundlage gut etablierter Abscheideverfahren, etwa Sputter-Abscheidung, CVD, ALD (Atomlagendeposition), und dergleichen aufgebracht. Z. B. können gut etablierte Rezepte für die Sputter-Abscheidung von Tantal und Tantalnitrid sowie für Titan und Titannitrid eingesetzt werden, um die Barrierenschicht 102 mit den gewünschten Eigenschaften herzustellen. Danach wird eine Saatschicht (nicht gezeigt), die z. B. aus Kupfer aufgebaut ist, durch Sputter-Abscheidung oder eine andere geeignete Abscheidetechnik gebildet. Auf der Grundlage der Saatschicht wird ein kupferbasiertes Material, etwa reines Kupfers, eine Kupferlegierung oder eine Kombination daraus abgeschieden, indem beispielsweise Elektroplattieren eingesetzt wird, wodurch die zuvor ausgebildeten Gräben und Kontaktdurchführungen zuverlässig gefüllt werden und wodurch auch das kupferbasierte Metallgebiet 103 hergestellt wird, Anschließend wird überschüssiges Material, das während des vorhergehenden elektrochemischen Abscheideprozesses abgeschieden wird, sowie die Saatschicht und die leitende Barrierenschicht 102, die an Bereichen außerhalb des kupferbasierten Metallgebiets 103 gebildet ist, entfernt, um damit das elektrisch isolierte kupferbasierte Metallgebiet 103 zu schaffen. Zu diesem Zweck wird ein Abtragungsprozess, der typischerweise einen CMP-(chemisch-mechanischen Polier-)Prozess umfasst, ausgeführt, während welchem eine Oberfläche 103a des Gebiets 103 freigelegt wird, die somit einer chemischen Reaktion ausgesetzt ist, woraus sich verfärbte und erodierte oder oxidierte Bereiche auf der Oberfläche 103a ergeben, da Kupfer sehr intensiv mit Feuchtigkeit, Sauerstoff, Fluor und anderen Spurengasen, die typischerweise während des Entfernens des überschüssigen Materials und der nachfolgenden Substrathantierungsprozesse angetroffen werden, reagiert. Folglich wird vor der Herstellung einer isolierenden Deckschicht, die auch als eine Ätzstoppschicht für die Ausbildung weiterer Metallisierungsschichten auf dem Substrat 101 dient, die Oberfläche 103a typischerweise gereinigt, um die Leitfähigkeit und die Haftungseigenschaften und somit auch das Elektromigrationsverhalten des Gebiets 103 auf Grund der verbesserten Grenzflächeneigenschaften in Bezug auf ein dielektrisches Deckmaterial, das noch herzustellen ist, zu verbessern. Zu diesem Zweck wird eine plasmagestützte Behandlung ausgeführt, um damit effizienter oxidierte, verfärbte und erodierte Bereiche aus der Oberfläche 103a zu entfernen, während gleichzeitig eine erneute Ausbildung dieser Bereiche im Wesentlichen vermieden wird. Beispielsweise wird eine Plasmaumgebung 104 auf der Grundlage von Ammoniak (NH3) und Stickstoff (N2) geschaffen, wobei die Plasmazündung typischerweise auf der Grundlage von Hochfrequenz (RF) ausgeführt wird, deren Leistungsdichte im Zusammenhang mit den Gasdurchflussraten von Ammoniak und Stickstoff die Wirksamkeit der Plasmabehandlung 104 deutlich beeinflusst. Beispielsweise kann durch geeignet ausgewählten Gasdurchflussraten im Bereich von ungefähr 500 bis 600 sccm (Standardkubikzentimeter pro Minute) und 6000 sccm für Ammoniak bzw. Stickstoff und einer RF-Leistung von 200 Watt für eine Plasmaabscheidekammer, etwa die Kammer „Producer”, die von Applied Materials Corporation bezogen werden kann, eine gute Haftung für eine stickstoffangereicherte Siliziumkarbid-(SiCN)Schicht erreicht werden. Nach der Plasmabehandlung 104 wird die Umgebung geändert, indem geeignete Vorstufenmaterialien zugeführt werden, so dass eine geeignete Abscheideatmosphäre insitu bzw. Vorort eingerichtet wird, wodurch eine unerwünschte Verfärbung und Oxidation auf der freigelegten Oberfläche 103a vermieden wird. Nach einem entsprechenden Stabilisierungsschritt zum Einführen der Vorstufengase, etwa 3MS (Trimethylsilan) und Ammoniak zur Herstellung einer stickstoffangereicherten Siliziumkarbidschicht wird eine geeignete RF-Leistung zugeführt, um damit ein entsprechendes Plasma zu erzeugen, wodurch der Abscheideprozess in Gang gesetzt wird.
  • 1b zeigt schematisch das Halbleiterbauelement 100 während dieses Abscheideschrittes, wobei auf der Grundlage des Plasmas 105, das 3MS, NH3 und He enthält, eine Deckschicht 106 aus stickstoffangereichertem Siliziumkarbid (SiCN) über dem Substrat 101 und der freigelegten Oberfläche 103a gebildet wird, wodurch eine entsprechende Grenzfläche geschaffen wird, die der Einfachheit halber auch als 103a bezeichnet wird. Danach wird die weitere Bearbeitung fortgesetzt, indem weitere Metallisierungsschichten gebildet werden, wobei die Deckschicht 106 als eine Ätzstoppschicht zum Strukturieren eines entsprechenden dielektrischen Schichtstapels zur Herstellung entsprechender Kontaktdurchführungen und Gräben verwendet werden kann.
  • Während des Betriebs des Bauelements 100 kann der strominduzierte Materialfluss, der auch als Elektromigration bezeichnet wird, an der Grenzfläche 103a dennoch kritische Werte erreichen, insbesondere wenn ein kupferbasiertes Metallgebiet 103 ein Teil einer höheren Metallisierungsschicht ist. Daher wurde für anspruchsvolle Anwendungen, in denen hohen Stromdichten erforderlich sind, vorgeschlagen, eine größere Menge an Verbindungen auf Kupfersilizidbasis (CuSi) an der Grenzfläche zu dem folgenden dielektrischen Barrierenmaterial vorzusehen, da CuSi ein verbessertes Elektromigrationsverhalten hervorruft. Jedoch kann die gesteuerte Erzeugung von CuSi vor der eigentlichen Abscheidung von SiC, SiCN, SiN insitu auf der Grundlage entsprechender effizienter plasmagestützter Reinigungsprozesse schwierig sein, da die siliziumenthaltenden Vorstufengase in sehr ungesteuerter Weise in das kupferenthaltende Metall nach dem Plasmareinigungsprozess diffundieren können, insbesondere bei Temperaturen über 300 Grad C, wie sie typischerweise für die Abscheidung angewendet werden, woraus sich eine im Wesentlichen nicht steuerbare Ausbildung von CuSi ergibt, die einen negativen Einfluss auf das elektrische Leistungsverhalten und die Gleichmäßigkeit während des Betriebs der Metallisierungsstruktur ausüben kann.
  • Angesichts der zuvor beschriebenen Situation besteht ein Bedarf für eine verbesserte Technik, die die Herstellung von kupferbasierten Metallisierungsschichten, die eine effiziente Deckschicht enthalten, mit einem erhöhten Widerstand gegenüber Elektromigration ermöglichen.
  • Überblick über die Erfindung
  • Die zuvor beschriebene Situation des Stands der Technik wird gelöst durch ein Verfahren gemäß dem unabhängigen Anspruch 1. Weitere vorteilhafte Ausgestaltungen davon sind in den abhängigen Ansprüche 2 bis 22 definiert.
  • Im Allgemeinen richtet sich die vorliegende Offenbarung an eine Technik, die die Ausbildung einer isolierenden, d. h. dielektrischen Barrieren- oder Deckschicht, für ein kupferbasiertes bzw. kupferenthaltendes Metallgebiet ermöglicht, wobei eine freigelegte Oberfläche des kupferenthaltenden Gebiets auf der Grundlage einer thermisch-chemischen Reaktion unter Anwendung von Wasserstoff anstelle einer Plasmabehandlung vorbehandelt wird, wodurch die Grenzfläche zwischen der freiliegenden kupferenthaltenden Oberfläche und einem nachfolgend in-situ-abgeschiedenen dielektrischen Deckschicht deutlich verbessert wird. Die thermisch-chemische Reinigungsbehandlung auf Wasserstoffbasis kann effizient Kontaminationsstoffe, etwa oxidierte Bereiche, entfernen, während eine deutlich geringere Menge an Oberflächenschäden hervorgerufen wird, wie sie während plasmagestützter Reinigungsprozesse beobachtet werden können. Des weiteren ist die thermisch-chemische Behandlung auf Wasserstoffbasis sehr selektiv in Bezug auf das umgebende dielektrische Material, etwa ein Material mit kleinem ε in Form von porösen Dielektrika mit sehr geringem ε, und dergleichen, da beispielsweise die Kohlenstoffverarmung in diesen Materialien im Vergleich zu konventionellen plasmagestützten Behandlungen reduziert werden kann. Ferner kann eine Oberflächenmodifizierung der chemisch gereinigten Kupferoberfläche auf Grundlage eines siliziumenthaltenden Vorstufenmaterials erreicht werden, das in einigen Ausführungsformen 4MS (Tetramethylsilan) und/oder 3MS (Trimethylsilan) und/oder Silan (SiH4) enthält, um eine CuSi-Verbindung als eine Zwischenstufe zu erzeugen, wobei dieser Prozess zum Herstellen von Kupfersilizid auf Grund des vorhergehenden wasserstoffbasierten Reinigungsprozesses gut steuerbar ist. Somit kann eine verstärkte Oberfläche und nach dem Abscheiden des Barrierenmaterials eine verbesserte Grenzfläche zwischen dem kupferbasierten Metall und dem dielektrischen Material mit hoher Steuerbarkeit des abschließend erreichten Schichtwiderstands an dieser Grenzfläche erreicht werden. Folglich können bessere Eigenschaften im Hinblick auf beispielsweise Elektromigration erreicht werden, während andererseits eine deutlich geringere Prozesszeit im Vergleich zu konventionellen Deckschichten, die durch Verwenden einer plasmabehandelten Kupferoberfläche hergestellt werden, erhalten werden.
  • Ein anschauliches hierin beschriebenes Verfahren umfasst das Bilden eines kupferbasierten Metallgebiets in einer dielektrischen Schicht einer Metallisierungsschicht eines Halbleiterbauelements, wobei das kupferbasierte Metallgebiet eine freiliegende Oberfläche aufweist. Ferner wird die freiliegende Oberfläche mittels einer thermisch-chemischen Behandlung in einer wasserstoffenthaltenden Gasumgebung gereinigt. Anschließend wird die gereinigte Oberfläche durch eine thermische Behandlung unter Zuführung eines siliziumenthaltenden Vorstufenmaterials modifiziert. Schließlich wird eine Deckschicht auf der freiliegenden Oberfläche in einer Plasmaumgebung abgeschieden.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Offenbarung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a und 1b schematisch Querschnittsansichten eines konventionellen Halbleiterbauelements während der Herstellung einer stickstoffangereicherten Siliziumkarbid-(SiCN)Deckschicht zeigen, wobei eine freiliegende Kupferoberfläche mittels einer Plasmabehandlung vorgereinigt wird; und
  • 2a bis 2g schematisch Querschnittsansichten der Herstellung einer Deckschicht für ein kupferbasiertes Metallgebiet auf der Grundlage einer thermisch-chemischen Vorbehandlung mit einer Oberflächemodifizierung auf der Grundlage von Silan gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung zeigen.
  • Detaillierte Beschreibung
  • Obwohl die vorliegende Offenbarung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Offenbarung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Offenbarung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Im Allgemeinen betrifft der hierin offenbarte Gegenstand eine neue Technik zur Herstellung einer dielektrischen Barrieren- oder Deckschicht für freiliegende kupferbasierte Metallgebiete, etwa Metallleitungen, wie sie typischerweise in modernsten Halbleiterbauelementen eingesetzt werden, die kupferbasierte Metallisierungsschichten in Verbindung mit dielektrischen Materialien mit kleinem ε enthalten, wobei moderat hohe Stromdichten und Betriebstemperaturen in den Metallleitungen während des Betriebs der Bauelemente angetroffen werden. Wie zuvor erläutert ist, kann der belastungsinduzierte Materialtransport in Leitungen deutlich die Gesamtzuverlässigkeit und Lebensdauer der Halbleiterbauelemente beeinflussen, da der Ausfall selbst einer einzelnen Leitung innerhalb der Metallisierungsschicht einen Fehler des Bauelements hervorrufen kann oder zumindest dessen Zuverlässigkeit deutlich verringern kann. Ein Materialtransport in Metallleitungen, etwa die Elektromigration, die das Phänomen der Kupferdiffusion beschreibt, die durch einen elektrischen Strom in einer Metallleitung beschreibt, wodurch somit Hohlräume und Materialanhäufungen in der Metallleitung geschaffen werden, deutlich von den Eigenschaften von Diffusionswegen abhängen, die typischerweise an Grenzflächen zwischen zwei unterschiedlichen Materialschichten gebildet sind. Jüngste Untersuchungen scheinen zu bestätigen, dass die Eigenschaften der Grenzfläche zwischen dem kupferbasierten Metall und der Deckschicht, die typischerweise auf Silizium und/oder Kohlenstoff und/oder Stickstoff beruht, einen starken Einfluss auf die Widerstandsfähigkeit von kupferbasierten Metallleitungen gegenüber Elektromigration ausüben. Daher wird konventioneller Weise die freiliegende kupferbasierte Oberfläche durch eine Plasmbehandlung vor dem eigentlichen Abscheideprozess gereinigt, um damit in effizienter Weise Kupferoxid zu entfernen, so dass eine gute Haftung auf dem Kupfer erreicht wird. Beispielsweise ist der Koeffizient GC, der die „Haftstärke” eines Materials auf einem Substrat kennzeichnet, größer als 20 J/m2 für eine typische konventionelle Silizium-Kohlenstoff-Nitridschicht, die auf der Grundlage einer plasmagestützten Reinigungsbehandlung gebildet wird. Wie jedoch zuvor angegeben ist, kann die Elektromigration an einer Kupfer/SiCN-Grenzfläche dennoch kritische Werte erreichen, insbesondere in höheren Metallisierungsebenen, wodurch eine entsprechende Metallisierung für sehr anspruchsvolle Anwendungen weniger zuverlässig ist. Ferner ist eine Siliziumnitridschicht eine wenig wünschenswerte Alternative in konventionellen Verfahren, da eine konventionelle ammoniak/stickstoffbasierte Plasmavorbehandlung kritisch ist, da Silan, d. h. das Vorstufenmaterial des Siliziumnitrid-Abscheideprozesses, leicht in der plasmagereinigten Kupfer fläche diffundieren kann, die auch durch die Wechselwirkung mit dem Plasma aufgeheizt wird, woraus sich eine Kupfersilizidausbildung ergibt, die nicht gesteuert werden kann und damit deutlich die resultierenden Eigenschaften der Deckschicht/Kupfer-Grenzfläche in einer nicht vorhersagbaren Weise beeinflusst.
  • Gemäß den Prinzipien der vorliegenden Offenbarung wird die Vorbehandlung der freiliegenden kupferbasierten Oberfläche bei Fehlen einer Plasmaumgebung ausgeführt, indem eine wasserstoffenthaltende Umgebung angewendet wird, woraus sich eine äußerst effizient gereinigte Kupferopferfläche mit einem wesentlichen geringeren Anteil an Oberflächenunregelmäßigkeiten der freiliegenden kupferbasierten Oberfläche ergibt, etwa in Form von Materialanhäufungen und Hohlräumen, und dergleichen. Ferner kann eine Schädigung empfindlicher Bauteiloberflächen, etwa der freiliegenden Materialien mit kleinem ε, reduziert werden. Z. B. kann die Kohlenstoffverarmung entsprechender Materialien mit kleinem ε oder von Materialien mit sehr kleinem ε, die poröse Dielektrika enthalten, welche typischerweise in konventionellen plasmagestützten Vorbehandlungen auftreten kann, verringert werden, wodurch zu einer erhöhten Zuverlässigkeit der betrachteten Metallisierungsschichten beigetragen wird. Ferner kann eine gut steuerbare Oberflächenmodifizierung, die thermisch aktiviert wird, auf der Grundlage eines siliziumenthaltenden Vorstufenmaterials, etwa Silan, 3MS, 4MS und dergleichen in Gang gesetzt werden, wobei das fehlende Plasma, d. h. die in konventionellen Verfahren in das Oberflächengebiet eingekoppelte RF-Leistung, eine Steuerung der Silandiffusion und damit eine Steuerung der Erzeugung von Kupfersilizid und stickstoffenthaltendem Kupfersilizid in der Kupferoberfläche ermöglicht, wodurch dann verbesserte Grenzflächeneigenschaften mit der nachfolgend abgeschiedenen Deckschicht erreicht werden.
  • In dieser Hinsicht ist der Begriff „in Abwesenheit einer Plasmaumgebung” so zu verstehen, dass die wasserstoffbasierte Behandlung im Wesentlichen auf der Grundlage einer chemischen Reaktion, die durch die erhitzte Oberfläche thermisch aktiviert ist, in einer gasförmigen Umgebung ausgeführt wird, wobei die wasserstoffenthaltenden Gaskomponenten eine nicht-gerichtete thermische Bewegung, möglicherweise mit einem kleinen Anteil ionisierter Teilchen, der einem Anteil entspricht, der durch die gegenseitige Wechselwirkung der Gaskomponenten ohne Anwendung eines externen elektrischen Feldes hervorgerufen wird, ausführen. Somit ist „bei Abwesenheit einer Plasmaumgebung” so zu verstehen, dass plasmainduzierte Effekte, wenn überhaupt externe elektromagnetische Felder in der gasförmigen wasserstoffenthaltenden Umgebung vorhanden sind, die die freiliegende kupferbasierte Oberfläche umgibt, etwa durch plasmahervorgerufener Ionenbeschuss, Substrataufladung, und dergleichen, im Vergleich zu der reinen thermisch chemischen Wirkung vernachlässigbar sind, die durch Komponenten der wasserstoffenthaltenden Gasumgebung hervorgerufen wird.
  • In einigen Aspekten schließt sich an die Reinigung der freiliegenden kupferbasierten Oberfläche unter Anwendung einer thermisch-chemischen Wasserstoffbehandlung die Modifizierung der Oberfläche unter Anwendung eines siliziumenthaltenden Vorstufenmaterials an, und danach wird ein Prozess zum Einrichten einer Vorabscheideumgebung vor dem eigentlichen Erzeugen eines Plasmas für das Abscheiden des Deckschichtmaterials ausgeführt. Das Einrichten der Vorabscheideumgebung erlaubt es, gut steuerbare Prozessbedingungen und damit Diffusionsbedingungen für das Erzeugen einer Kupfersiliziumverbindung vor dem Erzeugen der eigentlichen Abscheideumgebung auf der Grundlage eines Plasmas zu definieren. In einigen anschaulichen Ausführungsformen beinhaltet dies das Unterbrechen der Zufuhr von Prozessgasen und das Abpumpen von Gasen, woran sich die Zufuhr von Prozessgasen anschließt, wie sie für die nachfolgende Abscheidung erforderlich sind. In anderen anschaulichen Ausführungsformen wird der Pumpschritt weggelassen und die Prozessgase für das Abscheiden werden nach dem Unterbrechen der Zufuhr des Wasserstoffs zugeführt.
  • In noch anderen Aspekten wird die Gesamtprozesszeit verringert, indem das Abscheiden des dielektrischen Deckmaterials unmittelbar nach der wasserstoffbasierten Reinigung und der gewünschten Diffusion und damit der Oberflächenmodifizierung, die durch das siliziumenthaltende Vorstufenmaterial hervorgerufen wird, ausgeführt wird. Das Abscheiden kann bewirkt werden, indem ein Plasma gezündet wird, während die Zufuhr von Wasserstoff unterbrochen ist, wobei die Zufuhr von Wasserstoff nach dem thermisch aktivierten Reinigungsprozess unterbrochen wird, wenn eine geringere Modifizierungsrate, d. h. eine geringere Erzeugungsrate für die Kupfersiliziumverbindung gewünscht ist.
  • Mit Bezug zu den 2a bis 2g werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben.
  • 2a zeigt schematisch ein Halbleiterbauelement 200 in Querschnittsansicht während eines fortgeschrittenen Fertigungsstadiums. Das Halbleiterbauelement 200 repräsentiert ein Bauelement mit Schaltungselementen, etwa Transistoren, möglicherweise in Verbindung mit anderen Mikrostrukturelementen für die Herstellung mechanischer und/oder optischer Komponenten. Das Bauelement 200 umfasst ein Substrat 201, das in Form eines Siliziumvollsubstrats, eines SOI-(Silizium-auf-Isolator)Substrats, oder eines anderen geeigneten halbleitenden oder isolierenden Trägermaterials vorgesehen werden kann, das darauf ausgebildet eine geeignete Halbleiterschicht für die Herstellung von Schaltungselementen aufweist. Der Einfachheit halber sind derartige Schaltungselemente nicht gezeigt. Des weiteren umfasst das Bauelement 200 eine oder mehrere Metallisierungsschichten mit kupferbasierten Metallleitungen und Kontaktdurchführungen, wobei der Einfachheit halber eine einzelne Metallisierungsschicht 207 in 2a gezeigt ist. Die Metallisierungsschicht 207 kann aus einem beliebigen geeigneten dielektrischen Material aufgebaut sein, das ein oder mehrere kupferbasierte Metallgebiete 203 enthält, wobei das kupferbasierte Metallgebiet 203 eine Metallleitung repräsentieren kann, die in dem dielektrischen Material der Schicht 207 eingebettet ist, das in Form von Siliziumdioxid, fluordotiertem Siliziumdioxid, einem dielektrischen Material mit kleinem ε, etwa SiCOH, Polymermaterialien oder Kombinationen davon vorgesehen werden kann. In modernsten Bauelementen kann die Schicht 207 aus einem porösen Material mit kleinem ε oder einem sogenannten dielektrischen Material mit ultra kleinem ε mit einer dielektrischen Konstante von 2,8 und weniger aufgebaut sein. Das kupferbasierte Metallgebiet 203 kann eine Barrierenschicht 202 aufweisen, die aus einem geeigneten Barrieren/Haftmaterial, etwa Tantal, Tantalnitrid, Titan, Titannitrid, Kombinationen davon oder anderen geeigneten Materialien aufgebaut ist. Des weiteren kann die Barrierenschicht 202 aus zwei oder mehr einzelnen Schichten mit unterschiedlicher Materialzusammensetzung aufgebaut sein. Das verbleibende leitende Material des Gebiets 203 kann aus Kupfer oder einer Kupferlegierung aufgebaut sein. Das Bauelement 200 ist in einer Fertigungssequenz gezeigt, wobei eine Oberfläche 203a freigelegt ist, die eine dielektrische Barrieren- oder Deckschicht erhalten soll. Auf Grund von vorhergehenden Prozessen kann die Oberfläche 203a eine Vielzahl unerwünschter Oberflächenunregelmäßigkeiten aufweisen, etwa oxidierte, verfärbte oder erodierte Bereiche, die der Einfachheit halber in 2a nicht gezeigt sind.
  • Ein typischer Prozessablauf zur Herstellung des Bauelements 200, wie es in 2a gezeigt ist, kann im Wesentlichen die gleichen Prozesse aufweisen, wie sie zuvor mit Bezug zu dem Bauelement 100 beschrieben sind. D. h., gut etablierte Prozessverfahren können eingesetzt werden, um Schaltungselemente und andere Mikrostrukturelemente zu bilden, woran sich ein gut etablierter Einzel-Damaszener- oder Dual-Damaszener-Prozess zur Herstellung der Metallisierungsschicht 207 anschließt. Während der Prozesssequenz zur Herstellung der Metallisierungsschicht 207 wird die Oberfläche 203a des kupferbasierten Gebiets 203 beispielsweise durch CMP freigelegt, um das kupferbasierte Gebiet 203 als ein elektrisch isoliertes leitendes Gebiet bereitzustellen. Danach wird das Bauelement 200 in einer spezifizierten Umgebung 204 behandelt, um die freiliegende kupferenthaltende Oberfläche 203a für den Erhalt einer Deckschicht darauf mit einer hohen Widerstandsfähigkeit gegenüber Elektromigration vorzubereiten. Die spezifizierte Umgebung 204 wird in einer anschaulichen Ausführungsform hergestellt, indem eine gasförmige Atmosphäre 204a geschaffen wird, die Wasserstoff enthält und die freiliegende Oberfläche 203a umgibt, wobei die spezifizierte Umgebung 204 und damit die Umgebung 204a bei Fehlen einer Plasmaumgebung erzeugt wird, im Gegensatz zu konventionellen Strategien, in denen die Behandlung einer freiliegenden kupferbasierten Oberfläche eine Plasmabehandlung vor der nachfolgenden in-situ-Deckschichtabscheidung enthält. In dieser Phase repräsentiert die Umgebung 204 daher die wasserstoffenthaltende gasförmige Umgebung 204a, die zum Reinigen der freiliegenden Oberfläche 203a erzeugt wird. In einer anschaulichen Ausführungsform wird die Umgebung 204a durch Zuführen von im Wesentlichen reinem Wasserstoff errichtet, ohne dass im Wesentlichen weitere Prozessgase zugeführt werden. In anderen Ausführungsformen wird zumindest ein weiteres stickstoffenthaltendes Prozessgas in Verbindung mit dem Wasserstoffgas zugeführt, wodurch das Wasserstoffgas „verdünnt” wird und/oder indem zusätzlich thermisch aktivierte Komponenten der Umgebung 204a zugefügt werden, um damit Kontaminationsstoffe aus der Oberfläche 203a zu reduzieren. Beispielsweise kann Stickstoff oder Stickstoff und Ammoniak (NH3) zusätzlich zu dem Wasserstoff zugeführt werden.
  • Die chemische Reaktion wird dann in Gang gesetzt, indem das Substrat 201 und damit die Oberfläche 203a auf einer gewünschten Temperatur im Bereich von ungefähr 250 Grad C bis 500 Grad C gehalten wird.
  • Es sollte beachtet werden, dass die spezifizierte Umgebung 204 in dieser Phase, d. h. die Umgebung 204a, in einer geeigneten Prozessanlage eingerichtet werden kann, die eine plasmagestützte Abscheidung ermöglicht, etwa eine PECVD-Anlage, die von Applied Materials unter dem Namen „Producer” erworben werden kann. Somit kann die Umgebung 204 während ihrer diversen unterschiedlichen Prozessphasen in der gleichen Prozesskammer erzeugt werden, was im Weiteren auch als in-situ bezeichnet wird. Abhängig von der Substratgröße und der Kammergeometrie können die Prozessparameter entsprechend der hierin beschriebenen Lehre eingestellt werden. In einer anschaulichen Ausführungsform wird die Umgebung 204a auf der Grundlage einer Mischung aus Ammoniak (NH3), Stickstoff (N2) und Wasserstoff eingerichtet, wobei ein Druck von ungefähr 133 bis 800 Pa (1 bis 6 Torr), beispielsweise ungefähr 400 Pa (3,0 Torr) erzeugt wird. Ferner liegen die Durchflussraten für Ammoniak, Stickstoff und Wasserstoff für die oben spezifizierten Abscheideanlagen im Bereich von ungefähr 100 bis 3000, beispielsweise ungefähr 1500 sccm, ungefähr 0 bis 10 000, beispielsweise ungefähr 5000 sccm und 50 bis 5000, beispielsweise ungefähr 500 sccm.
  • In anderen Ausführungsformen wird eine Mischung aus Stickstoff und Wasserstoff in der Umgebung 204a eingesetzt, wobei für die oben spezifizierte Wasserstoffdurchflussrate von ungefähr 50 bis 5000 sccm eine Durchflussrate von ungefähr 500 bis 10 000, beispielsweise ungefähr 5000 sccm, für Stickstoff verwendet wird.
  • In einer weiteren Ausführungsform wird der Wasserstoff als das einzige Prozessgas zum Erzeugen der Umgebung 204a zugeführt, wobei die oben spezifizierten Wasserstoffdurchflussraten verwendet werden können.
  • Des weiteren wird das Substrat 201 auf ungefähr 250 bis 500 Grad C, beispielsweise ungefähr 350 Grad C aufgeheizt, wobei auch die freiliegende Oberfläche 203a aufgeheizt wird. Durch die Wechselwirkung der Gasmischung in der Umgebung 204a wird ein thermisch hervorgerufener chemischer Reinigungsprozess der Oberfläche 203a erreicht, während ein hohes Maß an Selektivität die Schädigung freiliegender Bereiche der dielektrischen Schicht 207 gering hält. In anschaulichen Ausführungsformen wird der Schritt der Vorbehandlung für ungefähr 5 bis 60 Sekunden, beispielsweise für ungefähr 10 Sekunden, ausgeführt.
  • 2b zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Phase der thermisch-chemischen Vorbehandlung der freiliegenden Oberfläche 203a bei Fehlen einer Plasmaumgebung. In dieser Phase werden Silan (SiH4) oder 3MS oder ein anderes geeignetes siliziumenthaltendes Vorstufenmaterial, etwa 4MS, zum Modifizieren der freiliegenden Oberfläche 203a in die spezifizierte Umgebung 204 eingeführt, wodurch eine Umgebung 204b zum Modifizieren der gereinigten Oberfläche 203a erzeugt wird. Das siliziumenthaltende Vorstufenmaterial, etwa Silan oder 3MS und dergleichen können in das Kupfer der Oberfläche 203a eindiffundieren, wobei das Ausmaß an Diffusion und damit das Erzeugen von silizium- und stickstoffenthaltenden Kupferverbindungen effizient steuerbar ist, indem die Prozessparameter der Umgebung 204b eingestellt werden, wobei angenommen wird, dass dies in der Tatsache begründet liegt, dass ein Plasma oder eine RF- oder LF-(Niedrigfrequenz)Leistung fehlt. Die Modifizierung der freiliegenden Oberfläche 203a kann daher zu einer modifizierten Schicht 203b führen, in der Kupfersilizid und möglicherweise stickstoffenthaltendes Kupfersilizid enthalten ist. Zum steuerbaren Modifizieren der Oberfläche 203a zum Erzeugen der Schicht 203b können im Wesentlichen die gleichen Parameterwerte angewendet werden, wie sie zuvor für die chemische Behandlung beschrieben sind, wobei zusätzlich Silan, 3MS und dergleichen der Umgebung 204b zugeführt werden. Eine geeignete Konzentration des siliziumenthaltenden Vorstufenmaterials kann mit der oben beschriebenen Abscheideanlage erreicht werden, indem die Durchflussrate des siliziumenthaltenden Vorstufenmaterials, etwa des Silans, des 3MS und dergleichen, auf ungefähr 5 sccm bis 300 sccm, beispielsweise auf ungefähr 50 sccm eingestellt wird. In einigen anschaulichen Ausführungsformen werden die Prozessparameter der Umgebung 204a beibehalten, wenn das siliziumenthaltende Vorstufenmaterial hinzugefügt wird. In anderen Ausführungsformen wird die Zufuhr von Wasserstoff zum Einrichten der Umgebung 204b unterbrochen, wenn eine Mischung von Prozessgasen für das Erzeugen der Umgebung 204a verwendet wurde. In diesem Falle kann das Ausmaß an Modifizierung, d. h. die Menge an CuSi, geringer sein, da der Wasserstoff typischerweise die Ausbildung von CuSi fördert. Auf der Grundlage der Parameterwerte kann die Modifizierung in der Umgebung 204b beispielsweise 1 bis 30 Sekunden lang, z. B. ungefähr 5 Sekunden lang, ausgeführt werden.
  • 2c zeigt schematisch das Halbleiterbauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium nach dem Modifizieren, um die Schicht 203b gemäß anschaulicher Ausführungsformen herzustellen. In diesem Schritt wird das Bauelement 200 in eine Umgebung 204c der Umgebung 204 eingebracht, um damit eine erste Phase einer Vorabscheideumgebung zu erzeugen. In einer Ausführungsform wird die Umgebung 204c so eingerichtet, dass diese geeignet ist, Gasreste und gasförmige Nebenprodukte, die sich aus dem vorhergehenden Modifizierungsprozess ergeben, zu entfernen. Die Umgebung 204c kann eingerichtet werden, indem die Zufuhr von Prozessgasen unterbrochen wird und die Prozesskammer zum effizienten Entfernen unerwünschter gasförmiger Komponenten abgepumpt wird. In einer anschaulichen Ausführungsform wird der Abpumpschritt für ungefähr 3 bis 15 Sekunden, beispielsweise für ungefähr 5 Sekunden, ausgeführt, wobei eine Temperatur des Substrats 201 innerhalb des oben spezifizierten Bereichs gehalten wird.
  • 2d zeigt schematisch das Halbleiterbauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium gemäß weiterer anschaulicher Ausführungsformen, wobei das Bauelement 200 einer zweiten Phase der Vorabscheideumgebung ausgesetzt ist, die als 204d bezeichnet ist, wobei die Vorabscheideumgebung 204d auch ohne Erzeugen eines Plasmas eingerichtet wird. Die Umgebung kann eingerichtet werden, indem geeignete Prozessgase mit einem siliziumenthaltenen Vorstufenmaterial zugeführt werden, um eine Silizium/Kohlenstoff/Stickstoff-Schicht und/oder eine Silizium/Kohlenstoff-Schicht und/oder eine Siliziumnitridschicht zu erzeugen. Wenn beispielsweise eine Silizium/Kohlenstoff/Stickstoff-Schicht hergestellt wird, die auch als eine SiCN-Schicht bezeichnet wird, werden Ammoniak, 3MS und Helium als Prozessgase zugeführt. Für die oben spezifizierte PECVD-Prozessanlage können Durchflussraten von ungefähr 200 bis 1500 sccm, beispielsweise 800 sccm, ungefähr 100 bis 500 sccm, beispielsweise 300 sccm und ungefähr 200 bis 1500 sccm, beispielsweise 1000 sccm, entsprechend für Ammoniak, 3MS und Helium eingesetzt werden. Der Prozessdruck kann im Bereich von ungefähr 267 bis 667 Pa (2 bis 5 Torr), beispielsweise bei ungefähr 400 Pa (3 Torr) liegen.
  • In einem weiteren Beispiel werden für die Herstellung einer Siliziumnitridschicht Ammoniak, Stickstoff und Silan (SiH4) als Prozessgase zugeführt. Für die oben spezifizierte PECVD-Prozessanlagen werden Durchflussraten von ungefähr 300 bis 1000 sccm, beispielsweise ungefähr 520 sccm, ungefähr 10 000 bis 25 000 sccm, beispielsweise ungefähr 17 000 sccm und ungefähr 100 bis 500 sccm, beispielsweise ungefähr 300 sccm, für entsprechend Ammoniak, Stickstoff und Silan angewendet. Der Prozessdruck liegt im Bereich von ungefähr 400 bis 800 Pa (3 bis 6 Torr), beispielsweise bei ungefähr 640 Pa (4,8 Torr).
  • Die Dauer des Prozessschritts zum „Stabilisieren” der Umgebung 204d für die nachfolgende Erzeugung eines Plasmas beträgt ungefähr 15 bis 30 Sekunden, beispielsweise ungefähr 20 Sekunden.
  • In einer anschaulichen Ausführungsform werden die auf der Grundlage der Umgebungen 204c und 204d, wie dies in den 2c und 2d gezeigt ist, ausgeführten Prozessschritte zu einem einzelnen „Initialisierungs”-Schritt kombiniert. In diesem Falle wird das Abpumpen weggelassen, und die Vorabscheideumgebung wird unmittelbar nach dem Modifizierungsprozess, der auf der Grundlage der 204b ausgeführt wird, eingerichtet. In dieser Hinsicht ist „unmittelbar nach” dem Modifizierungsprozess so zu verstehen, dass die Vorabscheideumgebung, etwa die Umgebung 204d aus 2d, nach einer definierten Dauer des Erzeugers einer Kupfer/Silizium-Verbindung und dem Zuführen der für das nachfolgende Abscheiden erforderlichen Prozessgase eingerichtet wird, ohne dass zwischenliegende Schritte ausgeführt werden. Der Initialisierungsschritt kann für ungefähr 3 bis 30 Sekunden, beispielsweise für ungefähr 10 Sekunden, ausgeführt werden.
  • 2e zeigt schematisch das Bauelement 200, wenn es einer Abscheideumgebung 204e ausgesetzt ist, die in der Umgebung 204 eingerichtet wird, um eine siliziumbasierte dielektrische Deckschicht 206 zu erzeugen. In dieser Phase kann die Umgebung 204e im Wesentlichen der Umgebung 204b in Bezug auf die Prozessparameter entsprechen, mit Ausnahme der entsprechenden Prozessparameter zum Erzeugen eines Plasmas in der Umgebung 204e. Das Abscheideplasma wird erzeugt, um den eigentlichen Abscheideprozess zur Herstellung der siliziumbasierten Deckschicht 206 mit einer gewünschten Dicke 206t im Bereich von ungefähr 50 bis 20 000 Angstrom in Gang zu setzen, wobei die Schicht 206 in einer anschaulichen Ausführungsform eine SiCN-Schicht repräsentiert. Die Dicke 206t kann eingestellt werden, indem geeignete Prozessparameter zum Einrichten der Abscheideplasmumgebung 204e gesteuert werden. Die Hochfrequenzleistung zum Erzeugen der Abscheideplasmaumgebung 204e kann im Bereich von ungefähr 400 bis 800 Watt liegen, beispielsweise bei ungefähr 600 Watt. Es sollte beachtet werden, dass eine geeignete Leistungsdichte zum Errichten eines Plasmas für andere Anlagengeometrien und Kammerkonfigurationen auf der Grundlage der zuvor spezifizierten RF-Leistung bestimmt werden kann. Mit den Werten für die Temperatur, die Durchflussraten und dem Druck, wie sie zuvor als anschauliche Beispiele angegeben sind, wird ein Wert von ungefähr 50 nm für die Dicke 206t bei einer Abscheidezeit von ungefähr 20 Sekunden erreicht.
  • Nachdem eine Solldicke für die Schicht 206 erreicht ist, wird die Zufuhr von RF-Leistung unterbrochen und es wird ein Pumpschritt für ungefähr 15 Sekunden lang ausgeführt, wobei eine Zufuhr von Gaskomponenten abgestellt ist.
  • Folglich kann die SiCN-Deckschicht 206 mit einer Dicke von ungefähr 5 bis 200 nm geschaffen werden, wobei eine Grenzfläche, die der Einfachheit halber auch als 203b bezeichnet ist, mit dem kupferbasierten Gebiet 203 ausgezeichnete Eigenschaften im Hinblick auf die Haftung und die Elektromigration aufweist, wobei zusätzlich eine deutliche Verkürzung der Prozesszeit im Vergleich zu konventionellen Herstellungssequenzen für Deckschichten mit einer plasmabasierten Vorbehandlung erreicht werden kann.
  • In einer weiteren anschaulichen Ausführungsform ist die Abscheideumgebung 204e ausgebildet, um die in-situ-Abscheidung der Deckschicht 206, die aus Siliziumnitrid (SiN) aufgebaut ist, in Gang zu setzen. In diesem Falle werden die Prozessgase Silan, Ammoniak und Stickstoff in der Vorabscheideumgebung 204d verwendet, wie dies zuvor erläutert ist, um die Bedingungen für das Zünden eines Plasmas vorzubereiten, um damit die Abscheideumgebung 204e zu errichten. Das Plasma kann in der Abscheideumgebung 204e für die oben spezifizierte Abscheideanlage mit einer RF-Leistung zwischen ungefähr 600 Watt und ungefähr 1700 Watt, beispielsweise mit ungefähr 1000 Watt, und mit einer Abscheidezeit von ungefähr 10 Sekunden eingerichtet werden, wobei die beispielhaften Werte für die Temperatur, den Druck und die Durchflussraten für die entsprechende Vorabscheideumgebung 204d für Siliziumnitrid angewendet werden, wodurch eine Dicke von ungefähr 50 nm erhalten wird. Danach wird ein abschließender Pumpschritt, beispielsweise für ungefähr 15 Sekunden, ausgeführt, um damit unerwünschte Abscheidenebenprodukte zu entfernen. Ähnlich wie dies mit Bezug zu der Siliziumkohlenstoff-Nitrid-Deckschicht erläutert ist, besitzt auch die SiN-Deckschicht 206 eine verbesserte modifizierte Schicht und damit Grenzfläche 203b, die einen deutlich größeren Widerstand gegenüber der Elektromigration im Vergleich zu konventionell hergestellten SiN-Deckschichten aufweist.
  • In anderen anschaulichen Ausführungsformen wird die Deckschicht 206 auf der Grundlage des Reinigungsprozesses mittels der Umgebung 204a und dem Modifizierungsprozess mittels der Umgebung 204b gebildet, ohne dass die Prozesse angewendet werden, die auf der Grundlage der Umgebung 204 (siehe 2c) und der Umgebung 204d (siehe 2d) ausgeführt werden. In diesem Falle kann die Abscheideumgebung 204e unmittelbar nach dem Modifizierungsprozess, der auf der Grundlage der Umgebung 204b ausgeführt wird, eingerichtet werden, d. h., nach dem Erzeugen einer gewünschten Menge an Kupfersiliziumverbindung in der Umgebung 204b nach dem Reinigen der Oberfläche 203a in der wasserstoffenthaltenden Umgebung 204a, wobei diese Umgebungen auf der Grundlage einer Mischung aus Stickstoff und Ammoniak eingerichtet werden. In der Umgebung 204a wird auch Wasserstoff zugeführt, um damit die gewünschte Reinigungswirkung zu erreichen, wie dies zuvor erläutert ist. Zum Erzeugen der entsprechenden Umgebung 204a werden die gleichen Prozessparameter eingesetzt, wie dies zuvor beschrieben ist. In ähnlicher Weise kann die Umgebung 204b auf der Grundlage der Prozessparameter eingerichtet werden, wie sie zuvor beschrieben sind, wobei in einer Ausführungsform die Wasserstoffzufuhr in der Umgebung 204b unterbrochen wird, wenn eine geringere Menge an Kupfersiliziumverbindung gewünscht wird. Danach wird die Abscheideumgebung 204e auf der Grundlage der Umgebung 204b oder zwischenliegende Schritte erzeugt. D. h., es wird eine geeignete Anregungsleistung zugeführt, um das gewünschte Plasma für das Abscheiden des gewünschten Materials für die Schicht 206 zu erhalten, etwa für Siliziumnitrid, Siliziumkohlenstoffnitrid, Siliziumkarbid oder eine Mischung entsprechender Schichten. Zu diesem Zweck können die gleichen Parameterwerte, wie sie zuvor angegeben sind, verwendet werden, abhängig von der Art des abzuscheidenden Materials. Die Prozessparameter während der Abscheidung 204e können die gleichen sein wie während der vorhergehenden Modifizierung in der Umgebung 204b, mit Ausnahme der Wasserstoffdurchflussrate, die auf Null gesetzt werden kann, wenn die Abscheideumgebung 204e eingerichtet wird, unabhängig davon, ob Wasserstoff in die Umgebung 204b zugeführt wird oder nicht.
  • 2f zeigt schematisch das Halbleiterbauelement 200 gemäß noch weiterer anschaulicher Ausführungsformen, wobei die Deckschicht 206 eine erste Teilschicht 206a und eine zweite Teilschicht 206b aufweist. Beispielweise kann die Teilschicht 206a aus Siliziumnitrid aufgebaut sein, während die Teilschicht 206b aus stickstoffangereichertem Siliziumkarbid aufgebaut ist. In anderen Ausführungsformen ist die Teilschicht 206a aus SiCN aufgebaut, während die Teilschicht 206b aus Siliziumnitrid aufgebaut ist. Die Deckschicht 206, wie sie in 2f gezeigt ist, kann auf der Grundlage der Prozesssequenzen hergestellt werden, wie sie zuvor mit Bezug zu den 2a bis 2e beschrieben sind, wobei eine thermischchemische Vorbehandlung in der Umgebung 204, die Wasserstoff enthält, ausgeführt wird und wobei kein Plasma eingesetzt wird, wobei in einer anschaulichen Ausführungsform die Vorbehandlung so ausgeführt wird, wie dies mit Bezug zu den 2a und 2d beschrieben ist. Nachdem eine gewünschte Solldicke für die Teilschicht 206a, die in Form einer Siliziumnitridschicht vorgesehen ist, erreicht ist, wird die Zufuhr von RF-Leistung abgestellt und die Plasmaumgebung 204e wird so geändert, dass das Abscheiden der Teilschicht 206b in Form einer SiCN-Schicht in Gang gesetzt wird.
  • In ähnlicher Weise kann die zuvor beschriebene Prozesssequenz in Bezug auf die Schritte umgekehrt werden, die nach dem Reinigen und Modifizierungsprozess ausgeführt werden, der mit Bezug zu den 2a bis 2d beschrieben ist, um damit einen SiCN/SiN-Schichtstapel zu bilden. In noch anderen anschaulichen Ausführungsformen ist eine der Teilschichten 206a, 206b aus Siliziumkarbid aufgebaut, das während des Abscheidens 204e auf der Grundlage geeigneter Vorstufenmaterialien gebildet werden kann, während das Reinigen und das Modifizieren auf der Grundlage der Umgebungen 204a, 204b ausgeführt werden können, wie dies zuvor beschrieben ist.
  • 2g zeigt schematisch das Halbleiterbauelement 200 gemäß einer weiteren anschaulichen Ausführungsform, wobei die Deckschicht 206 drei Teilschichten 206a, 206b und 206c aufweist. Beispielsweise können die Teilschichten 206a und 206c SiCN-Schichten repräsentieren, während die Teilschicht 206b eine SiN-Schicht darstellt. In anderen Ausführungsformen repräsentieren die Teilschichten 206a und 206c SiN-Schichten, während die Teilschicht 206b eine SiCN-Schicht darstellt. In ähnlicher Weise können zwei oder mehr der Teilschichten 206a, 206b und 206c aus Siliziumkarbid aufgebaut sein, während die verbleibenden) Teilschicht(en) aus Siliziumnitrid und/oder SiCN aufgebaut sein können. Im Hinblick auf die Herstellung der Deckschicht 206, wie sie in 2g gezeigt ist, können die gleichen Prozesse angewendet werden, wie sie mit Bezug zu 2 beschrieben sind, wobei zusätzlich eine weitere plasmagestützte Abscheideumgebung eingerichtet wird, um die zusätzliche Teilschicht 206c zu erzeugen. Im Gegensatz zu den Ausführungsformen der 2f wird jedoch in 2d die Dicke der einzelnen Teilschichten 206a, 206b und 206c geeignet so gewählt, dass eine gewünschte Gesamtdicke der Deckschicht 206 gemäß den Bauteilerfordernissen erreicht wird. Somit können die Teilschichten 206a, 206b und 206c im Allgemeinen eine geringere Dicke im Vergleich zu den Teilschichten 206a und 206b aus 2f für ein Halbleiterbauelement 200 aufweisen, das ansonsten im Wesentlichen die gleiche Konfiguration besitzt. Die beschriebene Prozesssequenz kann erweitert werden, um mehr als drei Teilschichten in der Deckschicht 206 herzustellen.
  • Es gilt also: Die vorliegende Offenbarung gibt eine verbesserte Technik an, um eine dielektrische Barrieren- oder Deckschicht für kupferbasierte Metallgebiete herzustellen, wie sie typischerweise in modernsten Halbleiterbauelementen angetroffen werden, die eine gut leitende kupferbasierte Metallisierungsschicht enthalten. Im Gegensatz zu konventionellen Lösungen wird eine Grenzfläche mit hoher Qualität zwischen dem kupferbasierten Metall und einer Deckschicht durch eine thermisch-chemische Vorbehandlung auf der Grundlage von Wasserstoff vor der nachfolgenden in-situ-Abscheidung der Deckschicht erreicht. Dieser Effekt wird durch eine steuerbare Siliziumdiffusion in ein kupferbasiertes Metallgebiet vor dem eigentlichen Abscheiden erreicht, wodurch eine modifizierte Oberflächenschicht geschaffen wird. Anschließend wird eine Grenzfläche mit sehr hoher mechanischer Stabilität nach dem Abscheiden der Deckschicht geschaffen. Andererseits wird eine Diffusion in das Volumenmaterial des Kupfers und eine nachfolgende nicht gewünschte Modifizierung der Kupferleitung, etwa die Silizidausbildung in tieferliegenden Kupferschichten, durch die neue Vorbehandlung vermieden. Untersuchungen der Erfinder scheinen anzuzeigen, dass eine deutlich erhöhte Widerstandsfähigkeit gegenüber der Elektromigration erreicht wird, was zu einer ungefähr drei bis fünffachen Verbesserung des Elektromigrationsleistungsverhaltens im Hinblick auf die Lebensdauer im Vergleich zu einer konventionellen SiCN-Deckschicht führt, die auf der Grundlage einer RF-Plasmaumgebung gebildet wird. Des weiteren wird eine gute Haftung der Deckschicht gemäß der vorliegenden Erfindung auf dem kupferbasierten Metall erreicht. Zusätzlich zu den verbesserten Elektromigrationsverhalten wird die Erzeugungsrate für Kupferanhäufungen deutlich verringert, da keine RF-Leistung die nicht bedeckte Kupferoberfläche während der Vorbehandlung aufheizt, was typisch ist für die konventionelle Vorbehandlung. Auch kann eine Schädigung freiliegender dielektrischer Oberflächen verringert werden, wodurch der wasserstoffbasierte Reinigungsprozess, an dem sich die Oberflächemodifizierung anschließt, eine zuverlässige Technik zur Verwendung poröser Dielektrika und Dielektrika mit sehr kleinem ε darstellt. Ein weiterer Vorteil ist die deutliche Verringerung der Prozesszeit, wodurch der Durchsatz erhöht und die Herstellungskosten verringert werden.
  • Weitere Modifizierungen und Variationen der vorliegenden Offenbarung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Ausführungsformen zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (22)

  1. Verfahren mit den Verfahrensschritten: Bilden eines kupferbasierten Metallgebiets in einer dielektrischen Schicht einer Metallisierungsschicht eines Halbleiterbauelements, wobei das kupferbasierte Metallgebiet eine freiliegende Oberfläche aufweist; Reinigen der freiliegenden Oberfläche durch eine thermisch-chemische Behandlung bei Abwesenheit eines Plasmas, die in einer wasserstoffgasenthaltenden Gasumgebung ausgeführt wird; Modifizieren der gereinigten Oberfläche durch eine thermische Behandlung unter Zuführung eines siliziumenthaltenden Vorstufenmaterials bei Abwesenheit eines Plasmas; und Abscheiden einer dielektrischen Deckschicht auf der modifizierten Oberfläche in einer Plasmaumgebung.
  2. Verfahren nach Anspruch 1, wobei Abscheiden der Deckschicht in-situ mit dem Modifizieren der gereinigten Oberfläche ausgeführt wird, indem das Plasma unmittelbar nach dem Modifizieren der gereinigten Oberfläche eingerichtet wird.
  3. Verfahren nach Anspruch 1, wobei die Deckschicht unter Zuführung eines siliziumenthaltenden Vorstufenmaterials abgeschieden wird.
  4. Verfahren nach Anspruch 1, wobei die wasserstoffgasenthaltende Gasumgebung eingerichtet wird, und mindestens ein stickstoffenthaltendes Gas in die Gasumgebung eingeführt wird.
  5. Verfahren nach Anspruch 4, wobei eine Zufuhr von Wasserstoffgas nach dem Modifizieren der gereinigten Oberfläche beendet wird.
  6. Verfahren nach Anspruch 4, das ferner Zuführen eines inerten Trägergases, das nicht Stickstoff ist, in die Gasumgebung umfasst.
  7. Verfahren nach Anspruch 6, wobei das inerte Trägergas Helium aufweist und wobei die Deckschicht auf der Grundlage von Trimethylsilan abgeschieden wird.
  8. Verfahren nach Anspruch 1, wobei Modifizieren der gereinigten Oberfläche und Abscheiden der Deckschicht auf der Grundlage der gleichen Prozessparameter mit Ausnahme einer Zufuhr von Wasserstoffgas ausgeführt werden.
  9. Verfahren nach Anspruch 3, wobei das siliziumenthaltende Vorstufengas Silan und/oder Trimethylsilan und/oder Tetramethylsilan aufweist.
  10. Verfahren nach Anspruch 1, ferner umfassend: Einrichten einer Vorabscheideumgebung mit einem siliziumenthaltenden Vorstufengas bei Abwesenheit eines Plasmas; und Abscheiden der dielektrischen Deckschicht auf der modifizierten Oberfläche in der Vorabscheideumgebung durch Erzeugen eines Plasmas darin.
  11. Verfahren nach Anspruch 10, wobei die wasserstoffgasenthaltende Gasumgebung durch Zuführen von Wasserstoff als das einzige Prozessgas eingerichtet wird.
  12. Verfahren nach Anspruch 10, wobei die wasserstoffgasenthaltende Gasumgebung eingerichtet wird, indem Wasserstoffgas und mindestens ein weiteres Prozessgas zugeführt werden.
  13. Verfahren nach Anspruch 12, wobei das mindestens eine weitere Prozessgas Stickstoff und/oder Ammoniak enthält.
  14. Verfahren nach Anspruch 10, wobei eine Zufuhr von Wasserstoffgas unterbrochen wird, wenn die gereinigte Oberfläche modifiziert wird.
  15. Verfahren nach Anspruch 10, wobei Einrichten der Vorabscheideumgebung umfasst: Unterbrechen der Zufuhr von Prozessgasen und Verringern von Resten der Prozessgase durch Abpumpen.
  16. Verfahren nach Anspruch 15, das ferner umfasst: Zuführen von Prozessgasen zum Einrichten der Vorabscheideumgebung für eine spezifizierte Zeitdauer, um die Vorabscheideumgebung zu stabilisieren.
  17. Verfahren nach Anspruch 10, wobei Einrichten der Vorabscheideumgebung umfasst: Unterbrechen der Zufuhr von Wasserstoffgas und Zuführen von Prozessgasen für die Vorabscheideumgebung, ohne dass ein dazwischenliegender Pumpprozess ausgeführt wird.
  18. Verfahren nach Anspruch 1, wobei Abscheiden der Deckschicht umfasst: Abscheiden der Deckschicht bei Vorhandensein einer Abscheideumgebung und einem Plasma in der gleichen Prozesskammer.
  19. Verfahren nach Anspruch 18, wobei die Deckschicht unmittelbar nach dem Oberflächenmodifizierungsprozess ohne einen dazwischenliegenden Prozessschritt zum Einrichten einer Vorabscheideumgebung abgeschieden wird.
  20. Verfahren nach Anspruch 19, wobei Abscheiden der Deckschicht umfasst: Unterbrechen der Zufuhr von Wasserstoffgas zu der Abscheideumgebung.
  21. Verfahren nach Anspruch 18, wobei das Verfahren nach Modifizieren der freiliegenden Oberfläche umfasst: Einrichten einer Vorabscheideumgebung bei Abwesenheit eines Plasmas.
  22. Verfahren nach Anspruch 21, das ferner umfasst: Unterbrechen der Zufuhr von Prozessgasen und Ausführen eines Pumpschritts vor dem Einrichten der Vorabscheideumgebung.
DE102007022621.9A 2007-05-15 2007-05-15 Verfahren zur Herstellung einer dielektrischen Deckschicht für eine Kupfermetallisierung unter Anwendung einer thermisch-chemischen Behandlung auf Wasserstoffbasis Active DE102007022621B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102007022621.9A DE102007022621B4 (de) 2007-05-15 2007-05-15 Verfahren zur Herstellung einer dielektrischen Deckschicht für eine Kupfermetallisierung unter Anwendung einer thermisch-chemischen Behandlung auf Wasserstoffbasis
US11/970,876 US8211795B2 (en) 2007-05-15 2008-01-08 Method of forming a dielectric cap layer for a copper metallization by using a hydrogen based thermal-chemical treatment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007022621.9A DE102007022621B4 (de) 2007-05-15 2007-05-15 Verfahren zur Herstellung einer dielektrischen Deckschicht für eine Kupfermetallisierung unter Anwendung einer thermisch-chemischen Behandlung auf Wasserstoffbasis

Publications (2)

Publication Number Publication Date
DE102007022621A1 DE102007022621A1 (de) 2008-11-20
DE102007022621B4 true DE102007022621B4 (de) 2017-06-01

Family

ID=39868692

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007022621.9A Active DE102007022621B4 (de) 2007-05-15 2007-05-15 Verfahren zur Herstellung einer dielektrischen Deckschicht für eine Kupfermetallisierung unter Anwendung einer thermisch-chemischen Behandlung auf Wasserstoffbasis

Country Status (2)

Country Link
US (1) US8211795B2 (de)
DE (1) DE102007022621B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008059503A1 (de) * 2008-11-28 2010-07-01 Advanced Micro Devices, Inc., Sunnyvale Leistungsverbesserung in Metallisierungssystemen von Mikrostrukturbauelementen durch Einbau von Metallstrukturen mit größeren Korngrenzen
DE102009010844B4 (de) * 2009-02-27 2018-10-11 Advanced Micro Devices, Inc. Bereitstellen eines verbesserten Elektromigrationsverhaltens und Verringern der Beeinträchtigung empfindlicher dielektrischer Materialien mit kleinem ε in Metallisierungssystemen von Halbleiterbauelementen
CN104835778B (zh) * 2014-02-08 2017-12-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
CN105575881B (zh) * 2014-10-11 2018-09-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
US9997451B2 (en) 2016-06-30 2018-06-12 International Business Machines Corporation Semiconductor device including a porous dielectric layer, and method of forming the semiconductor device
US9953864B2 (en) * 2016-08-30 2018-04-24 International Business Machines Corporation Interconnect structure
DE102019101061B4 (de) * 2019-01-16 2022-02-17 Infineon Technologies Ag Verfahren zum ausbilden einer kontaktstruktur, verfahren zum ausbilden eines chipgehäuses und chipgehäuse

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5447887A (en) * 1994-04-01 1995-09-05 Motorola, Inc. Method for capping copper in semiconductor devices
US6046108A (en) * 1999-06-25 2000-04-04 Taiwan Semiconductor Manufacturing Company Method for selective growth of Cu3 Ge or Cu5 Si for passivation of damascene copper structures and device manufactured thereby
US6518184B1 (en) * 2002-01-18 2003-02-11 Intel Corporation Enhancement of an interconnect
US20060046479A1 (en) * 2004-04-19 2006-03-02 Applied Materials, Inc. Adhesion improvement for low k dielectrics to conductive materials
US20060099804A1 (en) * 2004-11-10 2006-05-11 Texas Instruments Inc. Post-polish treatment for inhibiting copper corrosion
US20060189133A1 (en) * 2005-02-22 2006-08-24 International Business Machines Corporation Reliable BEOL integration process with direct CMP of porous SiCOH dielectric

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030089992A1 (en) * 1998-10-01 2003-05-15 Sudha Rathi Silicon carbide deposition for use as a barrier layer and an etch stop
US7262133B2 (en) * 2003-01-07 2007-08-28 Applied Materials, Inc. Enhancement of copper line reliability using thin ALD tan film to cap the copper line

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5447887A (en) * 1994-04-01 1995-09-05 Motorola, Inc. Method for capping copper in semiconductor devices
US6046108A (en) * 1999-06-25 2000-04-04 Taiwan Semiconductor Manufacturing Company Method for selective growth of Cu3 Ge or Cu5 Si for passivation of damascene copper structures and device manufactured thereby
US6518184B1 (en) * 2002-01-18 2003-02-11 Intel Corporation Enhancement of an interconnect
US20060046479A1 (en) * 2004-04-19 2006-03-02 Applied Materials, Inc. Adhesion improvement for low k dielectrics to conductive materials
US20060099804A1 (en) * 2004-11-10 2006-05-11 Texas Instruments Inc. Post-polish treatment for inhibiting copper corrosion
US20060189133A1 (en) * 2005-02-22 2006-08-24 International Business Machines Corporation Reliable BEOL integration process with direct CMP of porous SiCOH dielectric

Also Published As

Publication number Publication date
US20080286966A1 (en) 2008-11-20
DE102007022621A1 (de) 2008-11-20
US8211795B2 (en) 2012-07-03

Similar Documents

Publication Publication Date Title
DE102005057057B4 (de) Verfahren zur Herstellung einer isolierenden Deckschicht für eine Kupfermetallisierungsschicht unter Anwendung einer Silanreaktion
DE102007004867B4 (de) Verfahren zum Erhöhen der Zuverlässigkeit von kupferbasierten Metallisierungsstrukturen in einem Mikrostrukturbauelement durch Anwenden von Aluminiumnitrid
DE102005035740A1 (de) Verfahren zur Herstellung einer isolierenden Barrierenschicht für eine Kupfermetallisierungsschicht
DE102005057075B4 (de) Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht und Verfahren zu dessen Herstellung
DE112012003749B4 (de) Kohlenstoffreiche Carbobornitriddielektrikum-Dünnschicht für die Verwendung in elektronischen Einheiten und Verfahren zur Herstellung der kohlenstoffreichen Carbobornitriddielektrikum-Dünnschicht
DE102005052052B4 (de) Ätzstoppschicht für Metallisierungsschicht mit verbesserter Haftung, Ätzselektivität und Dichtigkeit und Verfahren zur Herstellung eines dielektrischen Schichtstapels
DE69937807T2 (de) Entfernen von oxiden oder anderen reduzierbaren verunreinigungen mittels plasmabehandlung
DE102008007001B4 (de) Vergrößern des Widerstandsverhaltens gegenüber Elektromigration in einer Verbindungsstruktur eines Halbleiterbauelements durch Bilden einer Legierung
DE102007022621B4 (de) Verfahren zur Herstellung einer dielektrischen Deckschicht für eine Kupfermetallisierung unter Anwendung einer thermisch-chemischen Behandlung auf Wasserstoffbasis
DE69900076T2 (de) Verfahren zur Herstellung von fluorierten diamantartigen Beschichtungen
DE10250889B4 (de) Verbesserte SiC-Barrierenschicht für eine Kupfermetallisierungsschicht mit einem Dielektrikum mit kleinem ε und Verfahren zur Herstellung derselben
DE102009023377B4 (de) Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustiertem Luftspalt
DE102006056624B4 (de) Verfahren zur Herstellung einer selbstjustierten CuSiN-Deckschicht in einem Mikrostrukturbauelement
DE10319136B4 (de) Verfahren zur Herstellung einer Metallisierungsschicht mit einer mit Stickstoff angereicherten Barrierenschicht mit kleinem ε
DE102009023379B4 (de) Erzeugen einer hydrophoben Oberfläche empfindlicher Dielektrika mit kleinem ε von Mikrostrukturbauelementen durch eine in-situ-Plasmabehandlung
DE102005052001B4 (de) Halbleiterbauelement mit einem Kontaktpfropfen auf Kupferbasis und ein Verfahren zur Herstellung desselben
DE102009010844B4 (de) Bereitstellen eines verbesserten Elektromigrationsverhaltens und Verringern der Beeinträchtigung empfindlicher dielektrischer Materialien mit kleinem ε in Metallisierungssystemen von Halbleiterbauelementen
DE102008045035B4 (de) Verbessern der Strukturintegrität von Dielektrika mit kleinem ε in Metallisierungssystemen von Halbleiterbauelementen unter Anwendung einer Risse verhindernden Materialschicht
DE102010040071B4 (de) Verfahren zur Wiederherstellung von Oberflächeneigenschaften empfindlicher Dielektrika mit kleinem ε in Mikrostrukturbauelementen unter Anwendung einer in-situ-Oberflächenmodifizierung
DE10260619B4 (de) Verfahren zur Herstellung einer Deckschicht mit antireflektierenden Eigenschaften auf einem Dielektrikum mit kleinem ε
DE102008044987B4 (de) Verfahren zur Verringerung von Partikeln in PECVD-Prozessen zum Abscheiden eines Materials mit kleiner Dielektrizitätskonstante unter Anwendung eines plasmaunterstützten Schritts nach der Abscheidung
DE102010063294A1 (de) Metallisierungssysteme von Halbleiterbauelementen, die eine Kupfer/Silizium-Verbindung als ein Barrierenmaterial aufweisen
DE102005063089A1 (de) Verfahren zum Reduzieren der Kontaminierung durch Vorsehen einer Ätzstoppschicht am Substratrand
DE102007009913B4 (de) Plasmaätzprozess mit hoher Ausbeute für Zwischenschichtdielektrika
DE102008035815A1 (de) Verbessern der strukturellen Integrität und Definieren kritischer Abmessungen von Metallisierungssystemen von Halbleiterbauelementen unter Anwendung von ALD-Techniken

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final