KR100703025B1 - 반도체 장치에서 금속 배선 형성 방법. - Google Patents
반도체 장치에서 금속 배선 형성 방법. Download PDFInfo
- Publication number
- KR100703025B1 KR100703025B1 KR1020050060030A KR20050060030A KR100703025B1 KR 100703025 B1 KR100703025 B1 KR 100703025B1 KR 1020050060030 A KR1020050060030 A KR 1020050060030A KR 20050060030 A KR20050060030 A KR 20050060030A KR 100703025 B1 KR100703025 B1 KR 100703025B1
- Authority
- KR
- South Korea
- Prior art keywords
- hard mask
- barrier metal
- film
- etching
- forming
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 255
- 239000002184 metal Substances 0.000 title claims abstract description 255
- 238000000034 method Methods 0.000 title claims abstract description 76
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 230000004888 barrier function Effects 0.000 claims abstract description 153
- 239000010408 film Substances 0.000 claims abstract description 123
- 238000005530 etching Methods 0.000 claims abstract description 100
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000010409 thin film Substances 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 136
- 239000000463 material Substances 0.000 claims description 58
- 230000000903 blocking effect Effects 0.000 claims description 57
- 229910052782 aluminium Inorganic materials 0.000 claims description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- 239000011229 interlayer Substances 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 229920000642 polymer Polymers 0.000 abstract description 16
- 230000007547 defect Effects 0.000 abstract description 9
- 239000007789 gas Substances 0.000 description 16
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000006227 byproduct Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 229910001882 dioxygen Inorganic materials 0.000 description 3
- 238000004380 ashing Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- GRJZMOQNHNCYMB-UHFFFAOYSA-N [Si]=O.[Si]=O.[Si]=O Chemical compound [Si]=O.[Si]=O.[Si]=O GRJZMOQNHNCYMB-UHFFFAOYSA-N 0.000 description 1
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
브릿지 불량을 감소시킬 수 있는 반도체 장치에서 금속 배선 형성 방법으로, 우선 기판 상에 금속막 및 베리어 금속막을 순차적으로 적층한다. 상기 베리어 금속막 상에 하드 마스크 구조물을 형성한다. 상기 하드 마스크 구조물 상에 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 베리어 금속막이 노출되지 않도록 저면에 하드 마스크 박막을 잔류시키면서 상기 하드 마스크 구조물의 일부분을 식각함으로서 하드 마스크를 형성한다. 상기 하드 마스크를 식각 마스크로 사용하여 잔류 하드 마스크 박막, 베리어 금속막 및 금속막을 식각함으로서 금속 패턴을 형성한다. 상기한 공정에 의하면, 하드 마스크 구조물의 식각 시에 베리어 금속막이 노출되지 않으므로 폴리머의 발생이 억제되어 상기 폴리머에 기인하는 금속 배선의 브릿지 불량을 감소시킬 수 있다.
Description
도 1 및 도 2는 종래의 방법에 의해 금속 배선을 형성할 시에 발생할 수 있는 불량을 설명하기 위한 단면도이다.
도 3 내지 도 7은 본 발명의 실시예 1에 따른 금속 배선 형성 방법을 나타내는 단면도들이다.
도 8 내지 도 10은 본 발명의 실시예 2에 따른 금속 배선 형성 방법을 나타내는 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 기판 102 : 층간 절연막
104 : 콘택홀 106 : 제1 베리어 금속 패턴
108 : 제1 금속 패턴 110 : 비아 콘택
112 : 제2 베리어 금속막 112a : 제2 베리어 금속 패턴
114 : 제2 금속막 114a : 제2 금속 패턴
116 : 제3 베리어 금속막 116a : 제3 베리어 금속 패턴
118 : 베리어 금속 블록킹막 118a : 베리어 금속 블록킹 패턴
120, 200 : 하드 마스크막 120a, 200b : 하드 마스크 패턴
122 : 포토레지스트 패턴 200a : 예비 하드 마스크 패턴
본 발명은 금속 배선 형성 방법에 관한 것으로서, 보다 상세하게는 배선간 브릿지 발생을 감소시킬 수 있는 금속 배선 형성 방법에 관한 것이다.
컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 그 기능 면에 있어서, 상기 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응하여, 상기 반도체 장치는 집적도, 신뢰도 및 응답 속도 등을 향상시키는 방향으로 제조 기술이 발전되고 있다. 따라서, 반도체 장치에서 전기적 신호를 전송하는 기능을 갖는 금속 배선에 대한 요구도 매우 엄격해지고 있다.
구체적으로, 최근에 반도체 장치가 고집적화됨에 따라 금속 배선의 선폭이 매우 감소되고 있다. 그러므로, 브릿지와 같은 불량을 발생시키지 않으면서 매우 작은 선폭을 갖는 금속 배선들을 패터닝하는 공정이 점점 어려워지고 있다. 또한, 상기 금속 배선은 매우 작은 선폭을 가지면서도 우수한 전기 전도도를 나타낼 수 있어야 하므로 비저항이 매우 감소된 물질을 사용하여 형성하여야 한다. 때문에, 상기 금속 배선으로 사용할 수 있는 금속 물질이 매우 제한적이다.
통상적으로, 반도체 장치에 사용되는 금속 배선 재료로는 알루미늄, 텅스텐, 구리 등이 있다. 이 중에서도 알루미늄은 텅스텐에 비해 비저항이 작을 뿐 아니라 구리와는 달리 건식 식각 공정을 통해 패턴을 형성할 수 있는 장점을 갖고 있다. 그러므로, 반도체 장치의 제조 공정에서 콘택 플러그 또는 도전 라인을 형성하는 공정에서 상기 알루미늄이 널리 사용되고 있다.
상기 알루미늄을 사용하여 금속 배선을 형성하는 방법의 일 예는 일본 공개 특허 공보 2001-358145호 및 1996-181146호에 개시되어 있다. 상기 금속 배선을 형성하는 방법을 간단히 설명하면, 우선 기판 상에 알루미늄층, 베리어 금속층 및 마스크층을 형성한 후 레지스트 패턴을 형성한다. 다음에, 상기 레지스트 패턴을 마스크로 하여 마스크층을 식각함으로서 마스크 패턴을 형성하고 상기 마스크 패턴을 사용하여 알루미늄층을 식각하는 공정을 수행한다.
도 1 및 도 2는 종래의 방법에 의해 금속 배선을 형성할 시에 발생할 수 있는 불량을 설명하기 위한 단면도이다.
도 1에 도시된 것과 같이, 레지스트 패턴(28)을 식각 마스크로 사용하여 상기 마스크 패턴(26)을 형성하는 경우, 하부의 알루미늄층(22) 또는 베리어 금속층(24)의 일부분이 노출되면서 상기 마스크 패턴(26)의 측벽 및 상기 마스크 패턴(26) 사이 부분에는 폴리머(29)가 과도하게 발생하게 된다. 이러한 현상은 최근의 초미세 패턴을 구현할 수 있는 레지스트 패턴(28)으로 상기 마스크 패턴(26)을 형성하는 경우에 더욱 빈번하게 발생하게 된다.
상기 마스크 패턴(26) 사이 부위에 폴리머(29)가 과도하게 발생하게 되면, 도 2에 도시된 것과 같이, 상기 폴리머(29)에 의해 상기 알루미늄층(22)이 정상적으로 식각되지 않게 되고 이로 인해 금속 배선(25)에는 브릿지(B) 불량이 발생하게 된다.
도 1 및 도 2에서, 미설명된 도면부호 10은 기판, 20은 층간 절연막이다.
따라서, 본 발명의 목적은 배선간 브릿지 발생을 감소시킬 수 있는 금속 배선 형성 방법을 제공하는데 있다.
상기한 목적을 달성하기 위하여 본 발명의 일실시예에 따른 금속 배선 형성 방법으로, 우선 기판 상에 금속막 및 베리어 금속막을 순차적으로 적층한다. 상기 베리어 금속막 상에 하드 마스크 구조물을 형성한다. 상기 하드 마스크 구조물 상에 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 베리어 금속막이 노출되지 않도록 저면에 하드 마스크 박막을 잔류시키면서 상기 하드 마스크 구조물의 일부분을 식각함으로서 하드 마스크를 형성한다. 다음에, 상기 하드 마스크를 식각 마스크로 사용하여 잔류 하드 마스크 박막, 베리어 금속막 및 금속막을 식각함으로서 금속 패턴을 형성한다.
상기한 목적을 달성하기 위하여 본 발명의 다른 실시예에 따른 금속 배선 형성 방법으로, 기판 상에 금속막 및 베리어 금속막을 순차적으로 적층한다. 상기 베리어 금속막 상에 제1 물질로 이루어지는 베리어 금속 블록킹막을 형성한다. 상기 베리어 금속 블록킹막 상에 상기 제1 물질과 다른 제2 물질로 이루어지는 하드 마스크막을 형성한다. 상기 하드 마스크막을 부분적으로 식각하여 상기 베리어 금속 블록킹막을 노출시키는 하드 마스크 패턴을 형성한다. 상기 하드 마스크 패턴을 식 각 마스크로 사용하여 상기 베리어 금속 블록킹막, 베리어 금속막 및 금속막을 패터닝함으로서 금속 패턴을 형성한다.
이하에서, 본 발명을 보다 상세히 설명하고자 한다.
기판 상에 층간 절연막 및 하부 베리어 금속막을 형성한다. 상기 하부 베리어 금속막 상에 금속막 및 베리어 금속막을 순차적으로 적층한다. 상기 금속막은 알루미늄 또는 구리로 이루어질 수 있다. 상기 베리어 금속막은 티타늄, 티타늄 질화물 또는 티타늄 및 티타늄 질화물이 적층된 형상을 가질 수 있다.
상기 베리어 금속막 상에 하드 마스크 구조물을 형성한다.
상기 하드 마스크 구조물은 제1 물질로 이루어지는 베리어 금속 블록킹막을 형성한 후, 상기 베리어 금속 블록킹막 상에 상기 제1 물질과는 다른 제2 물질로 이루어지는 하드 마스크막을 적층시킴으로서 형성할 수 있다.
다른 방법으로, 상기 하드 마스크 구조물은 상기 금속막과 식각 선택비를 갖는 단일 물질을 증착시켜 형성할 수도 있다.
상기 베리어 금속막이 노출되지 않도록 저면에 하드 마스크 박막을 잔류시키면서 상기 하드 마스크 구조물의 일부분을 식각함으로서 금속 배선을 패터닝하기 위한 하드 마스크를 형성한다. 상기 식각 공정에서는 포토레지스트 패턴을 식각 마스크로 사용한다. 그리고, 상기 하드 마스크를 형성한 이 후에, 식각 마스크로 사용한 상기 포토레지스트 패턴을 제거한다.
다음에, 상기 하드 마스크를 식각 마스크로 사용하여 상기 베리어 금속막 상에 위치하는 잔류 하드 마스크 박막, 베리어 금속막 및 금속막을 식각함으로서 금 속 패턴을 형성한다.
설명한 것과 같이, 본 발명에 따르면 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 하드 마스크 구조물을 식각할 때 상기 베리어 금속막 또는 금속막이 외부에 전혀 노출되지 않는다. 그러므로, 상기 하드 마스크 구조물을 식각할 시에 발생되는 식각 부산물들과 상기 베리어 금속막 또는 금속막이 서로 반응함으로서 폴리머가 생성되는 것을 방지할 수 있다. 이로 인해, 상기 폴리머에 의해 빈번하게 발생하였던 금속 배선간 브릿지 불량을 감소시킬 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 보다 상세히 설명하고자 한다.
첨부된 도면에 있어서, 기판, 층(막), 영역, 패턴들 또는 구조물들 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 대상물의 "상에", "상부에" 또는 "하에", "하부에"에 형성되는 것으로 언급되는 경우에는 상기 대상물의 상부면 또는 하부면과 직접적으로 접하면서 형성될 수도 있고, 상기 대상물 상에 추가적으로 다른 구조물들이 형성된 상태에서 상기 대상물 상부 또는 하부에 형성될 수도 있다.
실시예 1
도 3 내지 도 7은 본 발명의 실시예 1에 따른 금속 배선 형성 방법을 나타내는 단면도들이다.
도 3을 참조하면, 기판(100) 상에 층간 절연막(102)을 형성한다. 상기 층간 절연막(102)은 실리콘 산화물로 이루어진다. 이 때, 상기 기판(100)에는 반도체 장치를 구현하기 위한 하부 구조물이 형성되어 있다. 상기 하부 구조물은 트랜지스터, 비트 라인 및 워드 라인 등을 포함한다.
상기 층간 절연막(102)의 일부분을 식각함으로서 콘택홀(104)을 형성한다.
상기 콘택홀(104) 측벽, 저면 및 층간 절연막(102) 상에 연속적으로 제1 베리어 금속막(도시안됨)을 형성한다. 상기 제1 베리어 금속막 상에 상기 콘택홀(104) 내부를 채우도록 제1 금속 물질을 증착시켜 제1 금속막(도시안됨)을 형성한다.
상기 제1 베리어 금속막으로 사용될 수 있는 물질의 예로는 티타늄, 티타늄 질화물, 탄탈륨, 탄탈륨 질화물 등을 들 수 있다. 이들은 단독으로 적층되거나 또는 이들 중 2 이상이 적층될 수 있다.
또한, 사용할 수 있는 제1 금속 물질의 예로는 알루미늄, 텅스텐, 구리 등을 들 수 있다. 그러나, 상기 알루미늄의 경우 좁은 콘택홀 내부를 보이드없이 매립하기가 매우 어려운 증착 특성을 갖고 있으므로, 최근의 반도체 장치에서는 상기 제1 금속 물질로서 텅스텐 또는 구리를 주로 사용하고 있다.
다음에, 상기 층간 절연막(102) 표면이 노출되도록 상기 제1 금속막 및 제1 베리어 금속막을 화학 기계적으로 연마함으로서, 상기 콘택홀(104) 내부에 제1 베리어 금속 패턴(106) 및 제1 금속 패턴(108)으로 이루어지는 비아 콘택(110)을 형성한다.
도 4를 참조하면, 상기 비아 콘택(110) 및 층간 절연막(102) 상에 제2 베리 어 금속막(112)을 형성한다. 상기 제2 베리어 금속막(112)은 후속 공정에서 형성되는 제2 금속막 내의 금속 원자들이 상기 층간 절연막(102)으로 확산되는 것을 방지하기 위하여 제공된다. 상기 제2 베리어 금속막(112)으로 사용될 수 있는 물질의 예로는 티타늄, 티타늄 질화물, 탄탈륨, 탄탈륨 질화물 등을 들 수 있다. 이들은 단독으로 적층되거나 또는 이들 중 2 이상이 적층될 수 있다. 본 실시예에서, 상기 제2 베리어 금속막(112)은 티타늄막 및 티타늄 질화막이 적층된 형태를 갖는다.
상기 제2 베리어 금속막(112) 상에 금속 배선으로 제공되기 위한 제2 금속막(114)을 형성한다. 상기 제2 금속막(114)은 비교적 낮은 저항을 가지면서 반응성 이온 식각에 의해 제거가 가능한 물질로 형성된다. 구체적으로, 상기 제2 금속막(114)은 알루미늄 또는 텅스텐을 증착시켜 형성할 수 있다. 바람직하게, 상기 제2 금속막(114)은 텅스텐 보다 낮은 저항을 갖는 알루미늄을 증착시켜 형성한다. 상기 제2 금속막(114)은 물리기상 증착법으로 형성할 수 있다.
상기 제2 금속막(114) 상에 제3 베리어 금속막(116)을 형성한다. 상기 제3 베리어 금속막(116)으로 사용될 수 있는 물질의 예로는 티타늄, 티타늄 질화물, 탄탈륨, 탄탈륨 질화물 등을 들 수 있다. 이들은 단독으로 적층되거나 또는 이들 중 2 이상이 적층될 수 있다. 본 실시예에서, 상기 제3 베리어 금속막(116)은 티타늄막 및 티타늄 질화막이 적층된 형태를 갖는 것이 바람직하다.
도 5를 참조하면, 상기 제3 베리어 금속막(116) 상에 제1 물질로 이루어지는 베리어 금속 블록킹막(118)을 형성한다. 상기 베리어 금속 블록킹막(118)은 후속의 하드 마스크 패턴 형성 공정 시에 상기 제3 베리어 금속막(116)이 외부에 노출되지 않도록 보호한다. 그러므로, 상기 베리어 금속 블록킹막(118)은 상기 제3 베리어 금속막(116)과 구별되는 물질로 형성되어야 한다.
상기 베리어 금속 블록킹막(118) 상에 상기 제1 물질과는 다른 제2 물질로 이루어지는 하드 마스크막(120)을 형성한다. 상기 하드 마스크막(120)은 후속 공정을 통해 금속 배선을 형성하기 위한 식각 마스크로 제공된다. 그러므로, 상기 하드 마스크막(120)은 특정 식각 조건하에서 상기 제2 금속막(114)과의 식각 선택비가 높은 물질을 사용하여 형성한다. 즉, 상기 하드 마스크막(120)은 상기 제2 금속막(114)을 식각하는 공정에서 상기 하드 마스크막이 거의 식각되지 않는 특성을 갖는 물질을 사용하여 형성한다.
상기 베리어 금속 블록킹막(118)은 특정 식각 조건 하에서 상기 베리어 금속 블록킹막(118)과 상기 하드 마스크막(120)과의 식각 선택비가 1 : 5 이상을 만족하는 물질을 사용하여 형성하는 것이 바람직하다. 상기와 같이, 베리어 금속 블록킹막(118)과 하드 마스크막(120) 간에 높은 식각 선택비를 갖는 경우에는 후속의 하드 마스크막(120)의 패터닝 공정 시에 베리어 금속 블록킹막(118)의 소모를 감소시킬 수 있다.
또한, 상기 베리어 금속 블록킹막(118)은 식각 공정을 수행할 시에 하드 마스크막(120)과 서로 다른 파장을 발생시키는 물질로서 형성하는 것이 바람직하다. 이 경우, 상기 하드 마스크막(120)을 패터닝할 시에 상기 베리어 금속 블록킹막(118)과 하드 마스크막(120)의 식각 중에 발생되는 파장 차이를 이용함으로서, 상기 베리어 금속 블록킹막(118)이 노출되는 시점을 용이하게 검출할 수 있다.
구체적으로, 상기 베리어 금속 블록킹막(118)으로 제공되는 제1 물질의 예로는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 폴리실리콘 등을 들 수 있다. 그리고, 상기 베리어 금속 블록킹막(118)은 상기 열거한 물질들 중 어느 하나의 물질을 증착시켜 형성할 수 있다.
또한, 상기 하드 마스크막(120)은 상기 제1 물질과는 다른 물질로 선택되면서, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 폴리실리콘 중 어느 하나의 물질을 증착시켜 형성할 수 있다.
그런데, 상기 열거된 물질들 중에서 실리콘 질화물과 실리콘 산질화물은 매우 유사한 식각 특성을 가짐으로서 물질간의 식각 선택비가 거의 없고, 물질을 식각하는 중에 발생되는 파장 차이도 거의 없다. 그러므로, 하드 마스크막(120) 및 상기 베리어 금속 블록킹막(118)을 실리콘 질화물 및 실리콘 산질화물 만으로 적층하는 경우 하드 마스크막(120)의 패터닝 공정 시에 베리어 금속 블록킹막(118)이 노출되도록 식각 공정을 조절하기가 어렵다. 때문에, 상기 하드 마스크막(120) 및 상기 베리어 금속 블록킹막(118)을 실리콘 질화물 및 실리콘 산질화물만을 이용하여 적층하는 것은 바람직하지 않다.
표 1은 상기 베리어 금속 블록킹막(118) 및 하드 마스크막(120)으로 사용될 수 있는 물질의 조합예를 정리하여 예시한 것이다.
[표1]
| 조합예1 | 조합예2 | 조합예3 | 조합예4 | |
| 하드 마스크막 | 실리콘산화물 | 실리콘 산화물 | 실리콘산화물 | 실리콘질화물 |
| 베리어금속 블록킹막 | 실리콘질화물 | 실리콘산질화물 | 폴리실리콘 | 실리콘산화물 |
| 조합예4 | 조합예5 | 조합예6 | 조합예7 | |
| 하드 마스크막 | 실리콘질화물 | 폴리실리콘 | 폴리실리콘 | 폴리실리콘 |
| 베리어금속 블록킹막 | 폴리실리콘 | 실리콘산화물 | 실리콘질화물 | 실리콘산질화물 |
상기 표 1에서 제시된 것과 같이 하드 마스크막(120) 및 베리어 금속 블록킹막(118)을 선택할 수 있다. 본 실시예에서는, 상기 베리어 금속 블록킹막(118)을 실리콘질화물로 형성하고, 상기 하드 마스크막(120)을 실리콘 산화물로 형성한다.
상기 하드 마스크막(120)상에 포토레지스트막(도시안됨)을 코팅한다. 상기 포토레지스트막은 193㎚이하의 파장에서 반응하는 포토레지스트 물질을 사용하여 형성한다. 상기와 같이, 193㎚이하의 파장에서 반응하는 포토레지스트 물질을 사용하는 경우 90㎚이하의 선폭을 갖는 미세한 포토레지스트 패턴을 형성할 수 있다.
이어서, 상기 포토레지스트막에 노광 및 현상 공정을 수행함으로서 금속 배선이 형성될 영역을 선택적으로 마스킹하는 포토레지스트 패턴(122)을 형성한다. 상기 포토레지스트 패턴(122)은 적어도 1개의 비아 콘택을 덮도록 형성된다.
도 6을 참조하면, 상기 포토레지스트 패턴(122)을 식각 마스크로 사용하여 상기 베리어 금속 블록킹막(118)이 노출되도록 상기 하드 마스크막(도 5, 120)을 식각함으로서 하드 마스크 패턴(120a)을 형성한다.
본 실시예에서와 같이, 상기 하드 마스크막(120)을 실리콘 산화물로 형성하는 경우에는 식각 가스로서 C4F6, C5F8, C4F8, CHF3 등을 사용할 수 있다. 상기 열거된 가스들은 단독 또는 2 이상을 혼합하여 사용할 수 있다. 또한, 식각 챔버 내의 압력 및 분위기를 조절하기 위한 가스로서 산소 가스 및 아르곤 가스를 사용할 수 있다.
상기 하드 마스크막(120)의 식각 공정이 완료되었을 때 식각된 부위의 저면에 상기 베리어 금속 블록킹막(118)이 남아있어서 상기 제3 베리어 금속막(116)이 외부에 전혀 노출되지 않도록 하여야 한다. 이를 위하여, 상기 베리어 금속 블록킹막(118)이 노출되었을 때 식각을 중단하여야 할 필요가 있다.
상기와 같이, 상기 베리어 금속 블록킹막(118)이 노출되었을 때 식각을 중단하기 위하여, 상기 하드 마스크막(120)의 식각 중에 발생되는 파장과 베리어 금속 블록킹막(118)의 식각 중에 발생되는 파장의 차이를 검출함으로서 상기 식각 중에 베리어 금속 블록킹막(118)이 노출되었는지 여부를 확인할 수 있다.
또한, 상기 식각 공정에 의해 상기 제3 베리어 금속막(116)이 외부에 노출되지 않도록 하기 위하여, 상기 베리어 금속 블록킹막(118)과 하드 마스크막(120)이 서로 다른 식각 선택비를 갖는 식각 조건으로 수행하는 것이 바람직하다. 구체적으로, 상기 하드 마스크막(120)을 식각할 시에 상기 베리어 금속 블록킹막(118)이 거의 식각되지 않는 식각 조건을 사용한다. 상기와 같이, 하드 마스크막(120)과 베리어 금속 블록킹막(118)과의 식각 선택비가 높은 조건으로 식각 공정을 수행하면, 상기 식각 공정에 따른 상기 베리어 금속 블록킹막(118)의 소모를 감소시킬 수 있다.
상기 식각 공정에 의해 하드 마스크 패턴(120a)을 형성한 이 후에 상기 포토레지스트 패턴(도 5, 122)을 제거한다. 상기 포토레지스트 패턴(122)은 에싱 및 스트립 공정에 의해 제거될 수 있다.
설명한 바와 같이, 상기 포토레지스트 패턴(122)을 식각 마스크로 사용하여 하드 마스크 패턴(120a)을 형성할 시에 제3 베리어 금속막(116)이 외부에 전혀 노출되지 않는다. 때문에, 상기 식각 공정 시에 상기 제3 베리어 금속막(116)이 노출되면서 상기 제3 베리어 금속막(116)과 식각 가스 및 포토레지스트 물질과 같은 식각 부산물들의 반응에 의해 폴리머가 생성되지 않는다. 특히, 193㎚이하의 파장에서 반응하는 포토레지스트 물질을 사용하여 포토레지스트 패턴을 형성하는 경우에는, 상기 제3 베리어 금속막(116) 상에 폴리머가 과도하게 생성되지만, 본 실시예의 방법에 의하면 상기 하드 마스크 패턴(120a) 형성 시에 상기 제3 베리어 금속막(116)이 노출되지 않으므로 폴리머의 생성을 방지할 수 있다.
도 7을 참조하면, 상기 하드 마스크 패턴(120a)을 식각 마스크로 사용하여 상기 베리어 금속 블록킹막(도 6, 118)을 식각함으로서 베리어 금속 블록킹 패턴(118a)을 형성한다.
상기 베리어 금속 블록킹막(118)을 식각하는 동안 상기 하드 마스크 패턴(120a)이 과도하게 식각되는 경우 상기 하드 마스크 패턴(120a)의 높이가 낮아지게 되어, 후속 공정에서 상기 하드 마스크 패턴(120a)을 식각 마스크로 사용하기가 어려워질 수 있다. 그러므로, 상기 베리어 금속 블록킹막(118)을 식각하는 동안 상기 하드 마스크 패턴(120a)이 거의 식각되지 않는 조건으로 식각 공정을 수행하는 것이 바람직하다.
본 실시예에서와 같이, 상기 베리어 금속 블록킹막(118)을 실리콘 질화물로 사용하는 경우에는 식각 가스로서 CF4, CHF3, CH2F2등을 사용할 수 있다. 상기 열 거된 가스들은 단독 또는 2 이상을 혼합하여 사용할 수 있다. 또한, 식각 챔버 내의 압력 및 분위기를 조절하기 위한 가스로서 산소 가스 및 아르곤 가스를 사용할 수 있다.
계속하여, 상기 노출된 제3 베리어 금속막(도 6, 116)을 식각함으로서 제3 베리어 금속 패턴(116a)을 형성한다. 상기 제3 베리어 금속막(116)을 식각할 시에는 포토레지스트 패턴이 이미 제거되어 있으므로 상기 포토레지스트 패턴에 기인한 폴리머가 발생되지 않는다.
상기 베리어 금속 블록킹막(118)을 식각하는 공정과 상기 제3 베리어 금속막(116)을 식각하는 공정은 동일한 공정 챔버 내에서 인시튜로 수행할 수 있다.
상기 노출된 제2 금속막(도 6, 114)을 식각함으로서 제2 금속 패턴(114a)을 형성한다. 상기 제2 금속막(114)이 알루미늄 물질로 형성된 경우에는 상기 제2 금속막(114)을 식각하기 위한 식각 가스로서 BCl3 또는 Cl2를 사용할 수 있다.
다음에, 상기 노출된 제2 베리어 금속막(도 6, 112)을 식각함으로서 제2 베리어 금속 패턴(112a)을 형성한다.
상기 설명한 공정을 수행함으로서, 제2 베리어 금속 패턴(112a), 제2 금속 패턴(114a), 제3 베리어 금속 패턴(116a)이 적층된 형태의 금속 배선(117)이 형성된다. 또한, 상기 금속 배선(117) 상에는 베리어 금속 블록킹 패턴(118a) 및 하드 마스크 패턴(120a)이 적층된다.
이웃하는 금속 배선(117)들 간이 전기적으로 쇼트되는 브릿지 불량이 발생하지 않기 위해서는, 상기 금속 배선(117)들 사이에 제2 베리어 금속막(112)이 잔류 하지 않아야 한다. 그러므로, 상기 제2 베리어 금속막(112)을 식각하는 공정 시에 하부의 층간 절연막(102)의 일부까지 식각될 수 있도록 상기 제2 베리어 금속막(112)을 과도하게 식각하는 것이 바람직하다.
도시하지는 않았지만, 이 후에 상기 금속 배선(117) 상에 형성되어 있는 베리어 금속 블록킹 패턴(118a) 및 하드 마스크 패턴(120a)을 제거하는 공정을 더 수행할 수도 있다.
본 실시예에 따르면, 브릿지 불량을 감소시키면서 미세한 선폭을 갖는 금속 배선을 형성할 수 있다.
실시예 2
도 8 내지 도 10은 본 발명의 실시예 2에 따른 금속 배선 형성 방법을 나타내는 단면도들이다. 이하에서 설명하는 금속 배선 형성 방법은 금속 배선을 패터닝하기 위한 일련의 과정들을 제외하고는 상기 실시예 1와 동일하다. 그러므로, 실시예1과 동일한 구성 요소에 대해서는 동일한 참조부호를 부여하고, 중복되는 설명은 되도록 생략한다.
우선, 도 3 내지 도 4를 참조로 설명한 것과 동일한 공정을 수행하여 도 4에 도시되어 있는 구조를 형성한다.
다음에, 도 8을 참조하면, 제3 베리어 금속막(116) 상에 하드 마스크막(200)을 형성한다. 상기 하드 마스크막(200)은 특정 식각 조건하에서 상기 제2 금속막(114)과의 식각 선택비가 높은 물질을 사용하여 형성한다. 즉, 상기 하드 마스크막 (200)은 상기 제2 금속막(114)을 식각하는 공정에서 상기 하드 마스크막(200)이 거의 식각되지 않는 특성을 갖는 물질을 사용하여 형성한다.
상기 하드 마스크막(200)은 금속 배선을 형성하기 위한 식각 마스크로 제공되는데 요구되는 높이보다 더 높게 형성하여야 한다. 상기 하드 마스크막은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 폴리실리콘 중 어느 하나의 물질을 증착시켜 형성할 수 있다.
상기 하드 마스크막(200) 상에 포토레지스트막(도시안됨)을 코팅한다. 상기 포토레지스트는 193㎚이하의 파장에서 반응하는 포토레지스트 물질을 사용하여 형성한다.
이어서, 상기 포토레지스트막에 노광 및 현상 공정을 수행함으로서 금속 배선이 형성될 영역을 선택적으로 마스킹하는 포토레지스트 패턴(202)을 형성한다. 상기 포토레지스트 패턴(202)은 적어도 1개의 비아 콘택을 덮도록 형성된다.
도 9를 참조하면, 상기 포토레지스트 패턴(202)을 식각 마스크로 사용하여 상기 제3 베리어 금속막(116)이 노출되지 않도록 상기 하드 마스크막(200)을 부분적으로 식각함으로서 예비 하드 마스크 패턴(200a)을 형성한다.
본 실시예에서와 같이, 상기 하드 마스크막(200)을 실리콘 산화물로 형성하는 경우에는 식각 가스로서 C4F6, C5F8, C4F8, CHF3 등을 사용할 수 있다. 상기 열거된 가스들은 단독 또는 2 이상을 혼합하여 사용할 수 있다. 또한, 식각 챔버 내의 압력 및 분위기를 조절하기 위한 가스로서 산소 가스 및 아르곤 가스를 사용할 수 있다.
상기 식각 공정이 완료되었을 때, 상기 예비 하드 마스크 패턴(200a)의 저단차 부위에서 하드 마스크 물질막이 잔류하게 되어 상기 제3 베리어 금속막(116)이 외부에 전혀 노출되지 않도록 하여야 한다.
상기 식각 공정에 의해 예비 하드 마스크 패턴(200a)을 형성한 이 후에 상기 포토레지스트 패턴(도 8, 202)을 제거한다. 상기 포토레지스트 패턴(202)은 에싱 및 스트립 공정에 의해 제거될 수 있다.
설명한 바와 같이, 상기 포토레지스트 패턴(202)을 식각 마스크로 사용하여 예비 하드 마스크 패턴(200a)을 형성할 시에 제3 베리어 금속막(116)이 외부에 전혀 노출되지 않는다. 때문에, 상기 식각 공정 시에 상기 제3 베리어 금속막(116)이 노출되면서 상기 제3 베리어 금속막(116)과 식각 가스 및 포토레지스트 물질과 같은 식각 부산물들의 반응에 의해 폴리머가 생성되지 않는다. 특히, 193㎚이하의 파장에서 반응하는 포토레지스트 물질을 사용하여 포토레지스트 패턴을 형성하는 경우에는, 상기 제3 베리어 금속막(116) 상에 폴리머가 과도하게 생성되지만, 본 실시예의 방법에 의하면 상기 예비 하드 마스크 패턴(200a)을 형성할 시에 상기 제3 베리어 금속막(116)이 노출되지 않으므로 폴리머의 생성을 방지할 수 있다.
도 10을 참조하면, 상기 제3 베리어 금속막(도 9, 116)이 노출되도록 상기 예비 하드 마스크 패턴(도 9, 200a)을 이방성으로 식각함으로서 하드 마스크 패턴(200b)을 형성한다.
설명한 것과 같이, 상기 예비 하드 마스크 패턴(200a)을 별도의 식각 마스크 없이 이방성 식각하므로, 상기 예비 하드 마스크 패턴(200a)의 고단차 부위 및 저 단차 부위가 동시에 식각된다. 그러므로, 상기 식각에 의해 완성된 하드 마스크 패턴(200b)은 상기 하드 마스크막(도 8, 200)에 비해 낮은 높이를 갖게된다. 때문에, 이 전에 설명한 것과 같이, 상기 하드 마스크막(200)은 상기 식각 공정에 의해 낮아지는 높이가 충분히 보상될 수 있도록, 금속 배선을 형성하기 위한 식각 마스크로 제공되기 위해 요구되는 높이보다 더 높게 형성하여야 한다.
계속하여, 상기 노출된 제3 베리어 금속막(116)을 식각함으로서 제3 베리어 금속 패턴(116a)을 형성한다. 상기 제3 베리어 금속막(116)을 식각할 시에는 포토레지스트 패턴(도 8, 202)이 이미 제거되어 있으므로 상기 포토레지스트 패턴(202)에 기인한 폴리머가 발생되지 않는다.
상기 예비 하드 마스크 패턴(200a)을 식각하는 공정과 상기 제3 베리어 금속막(116)을 식각하는 공정은 동일한 공정 챔버 내에서 인시튜로 수행할 수 있다.
상기 노출된 제2 금속막(도 9, 114)을 식각함으로서 제2 금속 패턴(114a)을 형성한다. 상기 제2 금속막(114)이 알루미늄 물질로 형성된 경우에는 상기 제2 금속막(114)을 식각하기 위한 식각 가스로서 BCl3 또는 Cl2를 사용할 수 있다.
다음에, 상기 노출된 제2 베리어 금속막(도9, 112)을 식각함으로서 제2 베리어 금속 패턴(112a)을 형성한다.
상기 설명한 공정을 수행함으로서, 제2 베리어 금속 패턴(112a), 제2 금속 패턴(114a), 제3 베리어 금속 패턴(116a)이 적층된 형태의 금속 배선(117)이 형성된다. 또한, 상기 금속 배선(117) 상에는 하드 마스크 패턴(200b)이 적층된다.
이웃하는 금속 배선(117)들 간이 전기적으로 쇼트되는 브릿지 불량이 발생하 지 않기 위해서는, 상기 금속 배선(117)들 사이에 제2 베리어 금속막(112)이 잔류하지 않아야 한다. 그러므로, 상기 제2 베리어 금속막(112)을 식각하는 공정 시에 하부의 층간 절연막(102)의 일부까지 식각될 수 있도록 상기 제2 베리어 금속막(112)을 과도하게 식각하는 것이 바람직하다.
이 후에, 도시하지는 않았지만, 상기 금속 배선(117) 상에 형성되어 있는 하드 마스크 패턴(200b)을 제거하는 공정을 더 수행할 수도 있다.
본 실시예에 따르면, 별도의 박막 증착 공정을 추가하지 않고도 브릿지 불량을 감소시키면서 미세한 선폭을 갖는 금속 배선을 형성할 수 있다. 따라서, 공정이 더욱 단순해진다.
상술한 바와 같이 본 발명에 의하면, 식각 부산물과 베리어 금속막간의 반응에 의해 발생된 폴리머에 의해 빈번하게 발생하였던 금속 배선간 브릿지 불량을 감소시킬 수 있다. 또한, 미세한 선폭을 갖는 금속 배선을 형성할 수 있다. 이로 인해, 반도체 장치의 동작 불량이 감소되고 신뢰성이 향상되는 효과를 기대할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (18)
- 기판 상에 금속막 및 베리어 금속막을 순차적으로 적층하는 단계;상기 베리어 금속막 상에 하드 마스크 구조물을 형성하는 단계;상기 하드 마스크 구조물 상에 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 베리어 금속막이 노출되지 않도록 저면에 하드 마스크 박막을 잔류시키면서 상기 하드 마스크 구조물의 일부분을 식각함으로서 하드 마스크를 형성하는 단계; 및상기 하드 마스크를 식각 마스크로 사용하여 잔류 하드 마스크 박막, 베리어 금속막 및 금속막을 식각함으로서 금속 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
- 제1항에 있어서, 상기 하드 마스크 구조물을 형성하는 단계는,상기 베리어 금속막 상에 제1 물질로 이루어지는 베리어 금속 블록킹막을 형성하는 단계; 및상기 베리어 금속 블록킹막 상에 상기 제1 물질과는 다른 제2 물질로 이루어지는 하드 마스크막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
- 제2항에 있어서, 상기 하드 마스크를 형성하는 단계는,상기 베리어 금속 블록킹막을 남기면서 상기 하드 마스크막을 선택적으로 제거함으로서 이루어지는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
- 제1항에 있어서, 상기 하드 마스크 구조물은 상기 금속막과 식각 선택비를 갖는 단일 물질막으로 이루어지는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
- 제1항에 있어서, 상기 포토레지스트 패턴은 193㎚이하의 파장에서 반응하는 포토레지스트 물질을 사용하여 형성하는 것을 특징으로 하는 금속 배선 형성 방법.
- 제1항에 있어서, 상기 하드 마스크를 형성한 이 후에 상기 포토레지스트 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
- 기판 상에 금속막 및 베리어 금속막을 순차적으로 적층하는 단계;상기 베리어 금속막 상에 제1 물질로 이루어지는 베리어 금속 블록킹막을 형성하는 단계;상기 베리어 금속 블록킹막 상에 상기 제1 물질과 다른 제2 물질로 이루어지는 하드 마스크막을 형성하는 단계;상기 하드 마스크막을 부분적으로 식각하여 상기 베리어 금속 블록킹막을 노 출시키는 하드 마스크 패턴을 형성하는 단계; 및상기 하드 마스크 패턴을 식각 마스크로 사용하여 상기 베리어 금속 블록킹막, 베리어 금속막 및 금속막을 패터닝함으로서 금속 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
- 제7항에 있어서, 상기 하드 마스크 패턴을 형성하는 단계는,상기 하드 마스크막 상에 포토레지스트 패턴을 형성하는 단계; 및상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 베리어 금속 블록킹막이 노출되도록 상기 하드 마스크막을 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
- 제8항에 있어서, 상기 하드 마스크 패턴을 형성한 이 후에 상기 포토레지스트 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
- 제7항에 있어서, 상기 포토레지스트 패턴은 193㎚이하의 파장에서 반응하는 포토레지스트 물질을 사용하여 형성하는 것을 특징으로 하는 금속 배선 형성 방법.
- 제7항에 있어서, 상기 하드 마스크막을 식각할 시에, 상기 베리어 금속 블록킹막과 하드 마스크막의 식각 중에 발생되는 파장 차이를 이용함으로서 상기 베리 어 금속 블록킹막이 노출되는 시점을 검출하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
- 삭제
- 삭제
- 제7항에 있어서, 상기 제1 물질은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 폴리실리콘 물질로 이루어지는 군에서 선택된 어느 하나의 물질인 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
- 제14항에 있어서, 상기 제2 물질은 상기 제1 물질과는 다른 물질로 선택되면서, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 폴리실리콘 물질로 이루어지는 군에서 선택된 어느 하나의 물질인 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
- 제7항에 있어서, 상기 베리어 금속막은 티타늄막, 티타늄 질화막, 탄탈륨, 탄탈륨 질화막 또는 이들 중 적어도 2개의 적층막으로 형성되는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
- 제7항에 있어서, 상기 금속막은 알루미늄 또는 텅스텐으로 이루어지는 것을 특징으로 하는 반도체 장치의 금속 배선 형성 방법.
- 제7항에 있어서, 상기 기판 상에 층간 절연막 및 하부 베리어 금속막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 금속 배선 형성 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050060030A KR100703025B1 (ko) | 2005-07-05 | 2005-07-05 | 반도체 장치에서 금속 배선 형성 방법. |
| US11/475,166 US7452807B2 (en) | 2005-07-05 | 2006-06-27 | Method of forming a metal wiring in a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050060030A KR100703025B1 (ko) | 2005-07-05 | 2005-07-05 | 반도체 장치에서 금속 배선 형성 방법. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070005961A KR20070005961A (ko) | 2007-01-11 |
| KR100703025B1 true KR100703025B1 (ko) | 2007-04-06 |
Family
ID=37616984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050060030A KR100703025B1 (ko) | 2005-07-05 | 2005-07-05 | 반도체 장치에서 금속 배선 형성 방법. |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7452807B2 (ko) |
| KR (1) | KR100703025B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090068929A (ko) * | 2007-12-24 | 2009-06-29 | 주식회사 동부하이텍 | 반도체 소자의 금속 배선 제조 방법 |
| US8748323B2 (en) | 2008-07-07 | 2014-06-10 | Macronix International Co., Ltd. | Patterning method |
| KR100995829B1 (ko) * | 2008-09-16 | 2010-11-23 | 주식회사 동부하이텍 | 반도체 소자 및 그의 제조방법 |
| US10177031B2 (en) * | 2014-12-23 | 2019-01-08 | International Business Machines Corporation | Subtractive etch interconnects |
| JP2016127224A (ja) * | 2015-01-08 | 2016-07-11 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990057408A (ko) * | 1997-12-29 | 1999-07-15 | 김영환 | 반도체 소자의 금속 배선 형성 방법 |
| KR100289655B1 (ko) | 1998-06-30 | 2001-05-02 | 박종섭 | 반도체소자의금속배선형성방법 |
| KR20020049873A (ko) * | 2000-12-20 | 2002-06-26 | 윤종용 | 반도체 소자의 금속배선 형성방법 |
| KR20050006500A (ko) * | 2003-07-09 | 2005-01-17 | 매그나칩 반도체 유한회사 | 반도체 소자의 금속 배선 형성 방법 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08181146A (ja) | 1994-12-22 | 1996-07-12 | Sony Corp | 半導体装置の製造方法 |
| KR970048996A (ko) | 1995-12-15 | 1997-07-29 | 김주용 | 반도체 소자의 미세패턴 형성방법 |
| GB2346009B (en) * | 1999-01-13 | 2002-03-20 | Lucent Technologies Inc | Define via in dual damascene process |
| JP2001358145A (ja) | 2000-06-12 | 2001-12-26 | Matsushita Electric Ind Co Ltd | 配線と配線形成方法及び半導体装置 |
| DE10240176A1 (de) * | 2002-08-30 | 2004-04-29 | Advanced Micro Devices, Inc., Sunnyvale | Ein dielektrischer Schichtstapel mit kleiner Dielektrizitätskonstante einschliesslich einer Ätzindikatorschicht zur Anwendung in der dualen Damaszenertechnik |
| US6767825B1 (en) * | 2003-02-03 | 2004-07-27 | United Microelectronics Corporation | Etching process for forming damascene structure of the semiconductor |
| US7071100B2 (en) * | 2004-02-27 | 2006-07-04 | Kei-Wei Chen | Method of forming barrier layer with reduced resistivity and improved reliability in copper damascene process |
| US7378343B2 (en) * | 2005-11-17 | 2008-05-27 | United Microelectronics Corp. | Dual damascence process utilizing teos-based silicon oxide cap layer having reduced carbon content |
| US7602068B2 (en) * | 2006-01-19 | 2009-10-13 | International Machines Corporation | Dual-damascene process to fabricate thick wire structure |
-
2005
- 2005-07-05 KR KR1020050060030A patent/KR100703025B1/ko active IP Right Grant
-
2006
- 2006-06-27 US US11/475,166 patent/US7452807B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990057408A (ko) * | 1997-12-29 | 1999-07-15 | 김영환 | 반도체 소자의 금속 배선 형성 방법 |
| KR100289655B1 (ko) | 1998-06-30 | 2001-05-02 | 박종섭 | 반도체소자의금속배선형성방법 |
| KR20020049873A (ko) * | 2000-12-20 | 2002-06-26 | 윤종용 | 반도체 소자의 금속배선 형성방법 |
| KR20050006500A (ko) * | 2003-07-09 | 2005-01-17 | 매그나칩 반도체 유한회사 | 반도체 소자의 금속 배선 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7452807B2 (en) | 2008-11-18 |
| US20070006451A1 (en) | 2007-01-11 |
| KR20070005961A (ko) | 2007-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7943498B2 (en) | Method of forming micro pattern in semiconductor device | |
| KR100703025B1 (ko) | 반도체 장치에서 금속 배선 형성 방법. | |
| US8187969B2 (en) | Method for manufacturing semiconductor device | |
| US20090068829A1 (en) | Method of manufacturing semiconductor device | |
| KR100652791B1 (ko) | 반도체소자 제조 방법 | |
| US20080160759A1 (en) | Method for fabricating landing plug contact in semiconductor device | |
| JP2001185614A (ja) | 半導体装置およびその製造方法 | |
| KR20050049243A (ko) | 반도체소자 제조 방법 | |
| KR20060029006A (ko) | 반도체 소자 제조 방법 | |
| KR20070008118A (ko) | 반도체소자의 금속 콘택 형성방법 | |
| US20050142830A1 (en) | Method for forming a contact of a semiconductor device | |
| US7482257B2 (en) | Method for forming metal contact in semiconductor device | |
| US9922876B1 (en) | Interconnect structure and fabricating method thereof | |
| KR100411026B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100613385B1 (ko) | 반도체 소자의 배선 형성방법 | |
| US7842608B2 (en) | Method for manufacturing semiconductor device having via plug | |
| KR100624947B1 (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| KR100843903B1 (ko) | 반도체 소자의 제조방법 | |
| KR100792433B1 (ko) | 반도체 소자 제조방법 | |
| KR20060118734A (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20050063410A (ko) | 반도체소자 제조방법 | |
| KR20080060344A (ko) | 반도체 소자의 패턴 형성 방법 | |
| KR20080060345A (ko) | 반도체 소자의 제조 방법 | |
| KR20060029007A (ko) | 반도체 소자 제조 방법 | |
| KR20050116483A (ko) | 반도체소자의 콘택홀 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130228 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140228 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150302 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20170228 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180228 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190228 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20200228 Year of fee payment: 14 |