KR970048996A - 반도체 소자의 미세패턴 형성방법 - Google Patents

반도체 소자의 미세패턴 형성방법 Download PDF

Info

Publication number
KR970048996A
KR970048996A KR1019950050484A KR19950050484A KR970048996A KR 970048996 A KR970048996 A KR 970048996A KR 1019950050484 A KR1019950050484 A KR 1019950050484A KR 19950050484 A KR19950050484 A KR 19950050484A KR 970048996 A KR970048996 A KR 970048996A
Authority
KR
South Korea
Prior art keywords
sion
photoresist
thickness
semiconductor device
deposited
Prior art date
Application number
KR1019950050484A
Other languages
English (en)
Inventor
김형기
복철규
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950050484A priority Critical patent/KR970048996A/ko
Publication of KR970048996A publication Critical patent/KR970048996A/ko

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체소자의 미세패턴 형성방법에 관한 것으로, 종래의 하드 마스크(Hard Mask)용 물질인 산화막과 ARC로 쓰이던 TiN을 대신하여 Hard Mask와 ARC의 기능을 모두 지닌 물지인 a-SiON:H를 Al또는 W 위에 증착하므로써, ARC 및 하드 마스크용 필름의 중착, 식각공정을 줄이므로 공정을 단순화시키고, 오염 밀도를 감소시킬 수 있는 반도체 소자의 미세패턴 형성방법이다.

Description

반도체 소자의 미세패턴 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2D도는 본 발명의 방법에 따른 미세패턴 형성 공정단계를 도시한 단면도.

Claims (7)

  1. 웨이퍼기판 상부에 알루미늄 또는 텅스텐을 소정 두께로 증착하는 단계와, 전체 상부에 a-SiON:H를 소정두께로 증착하는 단계와, 상기 a-SiON:H층 상부에 포토레지스트를 도포하는 단계와, 노광 마스크로 상기 포토레지스트를 노광하는 단계와, 상기 노광된 부분의 포토레지스트를 현상하여 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 마스크로 하여 상기 a-SiON:H층을 식각하는 단계와, 상기 포토 레지스트 패턴과 a-SiON:H를 마스크로 하여 하부의 알루미늄 또는 텅스텐 금속층을 식각하여 최종 알루미늄 또는 텅스텐 금속패턴을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
  2. 제1항에 있어서 상기 Al 또는 W위에 하드 마스크 기능을 가진 ARC 물질인 a-SiON:H 또는 a-SiC을 약 100∼2000Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
  3. 제1항에 있어서 상기 포토레지스트 증착시 증착두께는 0.5∼2.0㎛로하고, 소프트 베이크를 실시하여 솔벤트를 증발시키는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
  4. 제1항에 있어서 상기 현상공정시 TMAH로 현상하고 초순수 세척한 다음 건조시키는 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
  5. 제1항에 있어서 상기 Al 또는 W의 식각조건은 첫단계에서 11mTorr의 압력, 500-1,500W의 소스 파워, 100-500W 바이어스 파워, BU325-100sccm, cl230-80sccm, N2l-5sccm인 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
  6. 상기 제1항에 있어서 상기 a-SiON:H의 증착조건은 PECVD공정으로 SiH4:0∼500sccm, N2O:0∼1000sccm, N2:0∼5000sccm, 압력 5∼10Torr, 온도; 상온∼500℃, RF:13.56MHz, RF 파워 :50∼100W인 것을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
  7. 제1항에 있어서 상기 Al은 100∼200℃에서 5∼10KW의 파워로 4000∼6000Å의 두께로 증착함을 특징으로 하는 반도체 소자의 미세패턴 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950050484A 1995-12-15 1995-12-15 반도체 소자의 미세패턴 형성방법 KR970048996A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950050484A KR970048996A (ko) 1995-12-15 1995-12-15 반도체 소자의 미세패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950050484A KR970048996A (ko) 1995-12-15 1995-12-15 반도체 소자의 미세패턴 형성방법

Publications (1)

Publication Number Publication Date
KR970048996A true KR970048996A (ko) 1997-07-29

Family

ID=66595031

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950050484A KR970048996A (ko) 1995-12-15 1995-12-15 반도체 소자의 미세패턴 형성방법

Country Status (1)

Country Link
KR (1) KR970048996A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7452807B2 (en) 2005-07-05 2008-11-18 Samsung Electronics Co., Ltd. Method of forming a metal wiring in a semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7452807B2 (en) 2005-07-05 2008-11-18 Samsung Electronics Co., Ltd. Method of forming a metal wiring in a semiconductor device

Similar Documents

Publication Publication Date Title
US4004044A (en) Method for forming patterned films utilizing a transparent lift-off mask
US8465903B2 (en) Radiation patternable CVD film
KR890003264B1 (ko) 3층 레지스트 및 레지스트 패턴의 형성방법
KR0170949B1 (ko) 메탈층 형성 방법
CN112020676A (zh) 制造euv可图案化硬掩模的方法
JP3161040B2 (ja) 半導体装置の製造方法
KR100293975B1 (ko) 건식 에칭 방법 및 건식 에칭 방법을 이용한 반도체 장치의 제조방법
JPS596540A (ja) 半導体装置の製造方法
US6989219B2 (en) Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks
TW505976B (en) Method for forming micro-pattern of semiconductor device
US5041362A (en) Dry developable resist etch chemistry
EP1054296A3 (en) Fine pattern forming method
US20020168594A1 (en) Method for reducing roughness of photoresist through cross-linking reaction of deposit and photoresist
KR20190002269A (ko) 고 종횡비 갭 충전
JPS5846635A (ja) 半導体素子パタ−ン形成法
KR970048996A (ko) 반도체 소자의 미세패턴 형성방법
EP1166182B1 (en) Method for producing a pattern suitable for forming sub-micron width metal lines
KR0161917B1 (ko) 반도체소자 제조방법
KR100327771B1 (ko) 이온충격공정을견디기위해화학처리된포토레지스트
US20240085793A1 (en) Method of forming a moisture barrier on photosensitive organometallic oxides
US20240045332A1 (en) Method of forming photosensitive organometallic oxides by chemical vapor polymerization
KR20010065307A (ko) 반도체 소자의 위상반전 마스크 제조방법
Kruger et al. Trilayer resist
KR100270908B1 (ko) 진공리소그래피공정및레지스트박막
KR0130386B1 (ko) 포토레지스트 패턴 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination