KR100293975B1 - 건식 에칭 방법 및 건식 에칭 방법을 이용한 반도체 장치의 제조방법 - Google Patents

건식 에칭 방법 및 건식 에칭 방법을 이용한 반도체 장치의 제조방법 Download PDF

Info

Publication number
KR100293975B1
KR100293975B1 KR1019990017712A KR19990017712A KR100293975B1 KR 100293975 B1 KR100293975 B1 KR 100293975B1 KR 1019990017712 A KR1019990017712 A KR 1019990017712A KR 19990017712 A KR19990017712 A KR 19990017712A KR 100293975 B1 KR100293975 B1 KR 100293975B1
Authority
KR
South Korea
Prior art keywords
dry etching
resist pattern
resist
pattern
plasma
Prior art date
Application number
KR1019990017712A
Other languages
English (en)
Other versions
KR20000022632A (ko
Inventor
나가세구니히꼬
Original Assignee
아끼구사 나오유끼
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아끼구사 나오유끼, 후지쯔 가부시끼가이샤 filed Critical 아끼구사 나오유끼
Publication of KR20000022632A publication Critical patent/KR20000022632A/ko
Application granted granted Critical
Publication of KR100293975B1 publication Critical patent/KR100293975B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 반도체 장치의 제조방법은 도체 층상에 레지스트 패턴을 형성하고 , 상기 레지스트 패턴을 희가스 플라즈마, 희가스와 불소계 가스의 혼합가스 플라즈마, 혹은 N2가스 플라즈마중 어떤 것으로 조사하며, 상기 레지스트 패턴을 마스크로 사용함과 동시에 상기 도체층에 건식 에칭하는 공정을 적용하는 공정들을 포함한다.

Description

건식 에칭 방법 및 건식 에칭 방법을 이용한 반도체 장치의 제조방법{DRY ETCHING PROCESS AND A FABRICATION PROCESS OF A SEMICONDUCTOR DEVICE USING SUCH A DRY ETCHING PROCESS}
본 발명은 일반적으로 반도체 장치의 제조에 관한 것으로 특히 건식 에칭 기술 및 건식 에칭을 사용한 반도체 장치의 제조 방법에 관한다.
반도체 장치의 미세화가 진행함에 따라 반도체 장치중 게이트 전극 혹은 확산 영역등의 활성 영역뿐만 아니라 배선 패턴에 대해서도 미세화가 진행되고 있다. 다층 배선 패턴의 최상층에 형성되는 Al배선 패턴도 예외는 아니다.
이러한 매우 미세한 배선 패턴을 포토리소그라피(photolithography)법에 의해 형성하는 경우에는 노광 공정중 레지스트막 중에서의 광 정재파의 형성을 억제하기 위해 패터닝되는 도체막과 레지스트막과의 사이에 SiN, SiON 등의 반사 방지막이 형성하는 것이 일반 관례이다. 그렇게 노광된 레지스트막의 공정을 행한후에 도체막에 레지스트막으로부터 그렇게 형성된 레지스트 패턴을 에칭 마스크로서 사용하여 건식 에칭 공정을 행함으로써 배선 패턴을 형성한다.
반면에 근래에 사용되는 소위 서브미크론(submicron)이라 부르는 매우 미세한 배선 패턴을 형성하는 공정에서는 레지스트막의 두께를 감소시키도록 건식 에칭을저압력 환경하의 고농도 플라즈마에 의해 실행하는 것이 관례이다.
그러나 이러한 고밀도/저압력 하에서 행해지는 건식 에칭에서는 도 1a, 1b에 나타난 바와 같이 에칭 마스크로 사용되는 레지스트 패턴에서 마모면(facet)이나 어깨부(shoulder)가 형성되는 문제를 야기시킨다. 그러한 마모면은 레지스트 패턴의 가장자리 상에 작용하는 플라즈마의 스펏터링(sputtering) 효과에 의해 형성된다고 알려지고 있다.
도 1A를 참조하면 Si기판 상에는 SiO2막(12)가 형성되고, SiO2막(12) 상에는 Al 층(13)이 배선층으로서 형성된다. 또한 상기 Al배선층(13)상에는 SiON의 반사 방지막(14)으로 피복되고, 반사 방지막(14)상에는 레지스트막(15)이 형성된다. 그다음 상기 레지스트막(15)은 노광 및 현상의 결과로서, 상기 Al 배선층(13)에 형성되는 배선 패턴의 형상으로 패터닝된다. 그렇게 형성된 레지스트막(15)은 또한 참조 번호 (15)에 의해 지정된 레지스트 패턴을 형성한다.
다음에 도 1B의 공정에서 상기 도 1A의 구조체를 건식 에칭 장치 내에 도입하고, 상기 레지스트 패턴(15)을 에칭 마스크로 사용하여 상기 반사 방지막(14)및 그 아래의 Al 배선층(13)을 순차 패터닝하여 소망하는 배선 패턴을 형성한다.
이러한 상기 Al 배선층(13)의 포토리소그라픽 패터닝 공정에서는 상기 건식 에칭 공정과 관련된 스펏터링 효과의 결과로서 레지스트 패턴(15)에 마모면(15a, 15b)이 형성된다. 좀더 구체적으로는 건식 에칭 공정에 사용된 플라즈마는 도 1A의 레지스트 패턴(15)의 가장자리에서 작용하고 플라즈마에 의한 레지스트 패턴( 15)의 침식의 결과로 마모면(15a, 15b)이 형성된다. 그러한 마모면(15a, 15b)이 레지스트 패턴(15)에 형성되면 레지스트 패턴(15)은 그 가장자리 부분에서 얇아지게 되고, 결국 건식 에칭 공정의 결과로 형성된 도체 패턴의 폭이 필연적으로 감소된다. 레지스트 패턴(15)이 두번 사용, 즉 처음에는 반사 방지막(14)을 패터닝하기 위해, 두번째는 Al 배선층(13)을 패터닝하기 위해 사용되므로 마모면(15a, 15b)의 형성 문제는 Al 배선층(13)의 패터닝, 특히 얻어진 도체 패턴의 폭에 큰 영향을 끼칠 수 있다.
이러한 레지스트 마모면의 형성을 억제하기 위해 건식 에칭 공정에 앞서 레지스트 패턴(15)에 경화 처리를 실시하는 것이 제안되고 있다. 예를 들어 특개평 4-304730호 공보는 Hg의 g선파장 (436nm) 혹은 i선파장 (365nm)등의 자외광 또는 근자외광에 대해 감도를 갖는 마스크로서 사용되는 소위 UV 레지스트에 대해 건식 에칭전에 행하는 사전 경화 처리를 개시하고 있다.
도 2A-2C는 이러한 종래의 UV 레지스트 패턴의 사전 경화 처리를 포함하는 포토리소그라피 공정을 나타낸다. 다만 도면중 앞에서 설명한 부분과 동일 부분에는 동일한 참조 부호를 붙이고 설명을 생략한다.
도 2A-2C를 참조하면 도 2A는 도 1A에 대응하는 공정이고, UV 레지스트막의 자외선 노광에 의해 레지스트 패턴(15)이 형성되며, 도 2B의 공정에서 도 2A의 구조를 건식 에칭 장치의 식각실 내에 넣는다. 건식 에칭 장치의 식각실 내에 CF4와 O2의 혼합가스를 도입하고 상기 혼합가스 중에 플라즈마를 형성하는 것에 의해 파장이 약 300nm 근방의 원자외광(DUV)을 발생시킨다.
레지스트막을 형성하는 UV 레지스트는 하기 화학식(1)에 의해 나타낸 구조를 가지며,
전술한 DUV 조사에 의해 노광한 결과로서 벤젠 환중에서 π전자가 여기하고, 그에 의해 레지스트 내의 CH3기가 탈리하여 탈리한 CH3기가 가교반응을 발생시키고, 그 결과 화학식(2)
에서 나타낸 구조의 건식 에칭에 대해 강한 내성을 나타내는 막이 얻어진다.
반면에 DUV에 의해 상기의 UV 레지스트 패턴을 사전 경화시키는 공정은 초미세화, 준미크론(submicron) 또는 준준미크론(sub-submicron) 반도체 장치의 제조에서 사용되는 최근의 노광 공정에 적용할 수 없다.
이러한 최근의 진보된 노광 공정은 일반적으로 ArF 엑시머(excimer)층 또는 KrF 엑시머층을 DUV 노광 방사원으로 사용하고, UV 레지스트는 그러한 엑시머 레이저의노광 파장에 만족스러운 감광성을 가지지 않는다. 상기 엑시머 레이저는 DUV 파장 밴드(band)에서 강한 광 방사를 만든다.
이러한 DUV 파장에서 노광 공정을 실시하기 위해 화학식(3) 또는 화학식(4)에 나타낸 조성의 소위 화학 증폭형의 레지스트를 사용하는 것이 일반 관례이다. 화학식(3)은 ArF 엑시머 파장(193nm)에 의해 노광되는 레지스트의 구조를, 또한 화학식(4)는 KrF 엑시머층 파장(248nm)에 의해 노광되는 레지스트의 구조를 나타낸다.
화학식(1)의 UV 레지스트와 대조적으로 주목해야 할 점은 상기 화학 증폭형레지스트는 벤젠환의 π전자와 결합을 만드는, 가령 CH3와 같은 기를 함유하지 않는다는 것이다. 즉 경화의 방식이 상기 화학 증폭형 레지스트와 종래의 UV 레지스트간에 다르다. 따라서 도 2B의 사전 경화 공정이 화학식(3) 또는 화학식(4)의 상기 화학 증폭형 레지스트에 적용될 시에도 소망하는 사전 경화 효과를 얻을 수 없다.
DUV 레지스트에서 마모면 형성의 문제를 회피하기 위해 특개평 7-94467 공보에서는 도 2B의 경화 공정에서 상기 레지스트 패턴(15)에 대해 약 10keV의 가속 에너지로 Ar+의 이온주입 공정을 행하도록 제안하고 있다. 또한 상기 특개평 7-94467 공보에서는 CHF3와 O2의 혼합 가스 중에 발생되는 플라즈마를 도 2B의 단계에서 레지스트 패턴(15)의 표면에 조사하는 공정을 개시하고 있다.
도 3은 레지스트 패턴(15)을 대신하여 상기 특개평 공보의 방법에 따라 화학 증폭형 레지스트를 사용하여 행해지는 도 2C의 단계에 해당하는 건식 에칭 공정을 나타낸다.
도 3을 참조하면 레지스트 패턴(15)에 대하여 Ar+를 레지스트 패턴(15)내로 이온주입하는 공정을 행함으로써 도 2B의 단계에 해당하는 단계의 사전 경화 공정을 행한다. 도 3에 나타낸 예에서는 에칭가스로서 BCl3와 Cl2를 사용하여 고주파 플라즈마를 형성하여 SiON 반사 방지막(14) 및 Al 배선층(13)을 에칭하고 있다.
도 3에 나타낸 바와 같이 레지스트 패턴(15)은 상부 표면과 그 측벽에 Ar+이온주입의 결과로 경화층(15A)을 포함하고 그 경화층(15A)은 건식 에칭 공정에 대한 내성을 가지므로 도 1B를 참조하여 설명된 마모면 형성의 문제가 성공적으로 제거된다.
반면에 상기 공정은 10keV만큼이나 높은 큰 가속 에너지 하에 Ar+의 이온주입을 행하여야 하기때문에 건식 에칭 공정을 실행하는 단계 전에 이온 주입 장치에 기판(11)과 함께 레지스트 패턴(15)을 넣어야만 하는 단점을 가지고 있다 . 그러나 그러한 개별 이온주입 공정을 사용하면 제조 공정수가 증가하여 반도체 장치의 제조 비용을 증가시킨다.
상기 특개평 7-94467호 공보의 방법에 따르면 화학 증폭형 레지스트 패턴(15)을 상기 주지한 바와 같이 CHF3와 O2의 플라즈마에 노광시킴으로써 개별 이온주입 공정의 사용은 회피될 수 있다. 이 경우 또한 경화층(15A)과 유사한 경화층이 상부 표면과 측벽 상에 형성된다. 이로 인해 마모면 발생 문제가 효과적으로 회피된다. 이 공정에 의하면 반사 방지막(14)은 레지스트 패턴(15)의 플라즈마 공정기간 동안 패터닝된다.
한편 플라즈마 공정에 의해 레지스트 패턴(13)에 경화층(15A)를 형성하는 상기 공정은 플루오로카본(fluorocarbon) 화합물인 CHF3의 퇴적성, 즉 그러한 플라즈마 공정이 행해질 때에 탄소계 폴리머 화합물이 레지스트 패턴(15)의 표면에 퇴적하는 특성과 관련된 단점을 가진다.
그러므로 처리된 레지스트 패턴(15)이 도 2C 또는 도 3의 건식 에칭 공정에서 에칭 마스크로서 사용될 때 얻어진 배선 패턴의 폭이 원하는 설계된 배선 패턴의 폭을 초과하는 소위 식각 이동(shift)의 문제가 발생한다. 또한 이 식각 이동은 형성되는 배선 패턴의 밀도에 따라서 변화하는 경향이 있다.
즉 상기 종래의 방법은 DUV 파장에서 감도를 갖는 화학 증폭형 레지스트 패턴을 사용하는 한편, 도체층의 건식 에칭방법에 의해, 배선 패턴의 패턴 밀도에 관계없이, 원하는 배선폭을 갖는 소망하는 배선 패턴을 형성하기 어렵다는 단점을 가진다.
따라서 본 발명은 상기 문제점을 해결한 신규이고 유용한 반도체 장치의 제조 방법을 제공하는 것을 개괄적인 과제로 한다.
도 1a, 도 1b는 종래의 건식 에칭 공정 및 그 문제점을 설명하는 도면.
도 2a -2c는 종래의 건식 에칭 공정을 설명하는 도면.
도 3은 종래의 건식 에칭 공정의 기구를 설명하는 도면.
도 4는 본 발명의 원리를 설명하는 도면.
도 5는 본 발명에서 사용된 건식 에칭 장비를 나타내는 도면.
도 6a -6d는 본 발명의 원리를 설명하는 도면.
도 7a -7h는 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 공정을 나타내는 도면.
도 8a -8g는 본 발명의 제 2 실시예에 따른 반도체 장치의 제조 공정을 나타내는 도면.
도 9a -9f는 본 발명의 제 3 실시예에 따른 반도체 장치의 제조 공정을 나타내는 도면.
도 10a -10d는 본 발명의 원리를 설명하기 위한 도 6a -6d에 해당하는 도면.
본 발명에 의한 구체적인 과제는 DUV 파장에서 감도를 갖는 레지스트 패턴의 마모면 발생을 효과적으로 억제할 수 있고, 패턴 밀도에 의존하지 않고 제어된 패턴폭을 갖는 도체 패턴을 형성할 수 있는 반도체 장치의 제조 방법을 제공하는 것에 있다.
본 발명의 또다른 목적은 다음과 같은 공정으로 이루어진 반도체 장치를 제조하는 방법을 제공하는 것이다.
(a) 도체 층상에 레지스트 패턴을 형성하는 공정과,
(b) 상기 레지스트 패턴에 대하여 희가스 플라즈마, 희가스와 불소계 가스의 혼합가스 플라즈마, 혹은 N2가스 플라즈마를 조사하는 공정과,
(c) 공정(b) 후에 상기 레지스트 패턴을 마스크로서 사용함과 동시에 상기 도체층에 건식 에칭 공정을 적용하는 공정을 포함하며,
또한 상기 공정(b)과 동시에 행해지는 상기 반사 방지막을 제거하는 공정을 더 포함한다.
본 발명의 기타 목적들과 특징들은 첨부되는 도면들을 참조하여 설명되는 이하의 상세한 설명으로부터 명백해질 것이다.
[실시예]
[작용]
도 4는 본 발명의 원리를 나타낸다.
도 4를 참조하면 Si기판(21)상에는 SiO2막(22)이 형성되고, 상기 SiO2막(22)상에는 두께가 약 70nm인 TiN/Ti 배리어층(23A), Au-Cu합금으로 되는 두게가 약 400nm의 배선층(23B), 및 두께가 약 70nm인 TiN/Ti 상부 배리어층(23C)을 순차 적층한 도체층(23)이 형성되며 또한 상기 도체층(23)상에는 SiON으로 되는 두께가 약 30nm인 반사 방지막(24)을 개재하여 먼저 설명한 화학식(3) 혹은 (4)에서 표시된 DUV 파장에서 감광성을 갖는 레지스트막(25)이 퇴적된다.
상기 DUV 레지스트막(25)은 KrF 혹은 ArF 엑시머 레이저를 사용한 DUV 노광 장치에 의해 노광되고, 노광한 다음에 이어지는 현상의 결과로서, 소망하는 배선 패턴에 대응한 DUV 레지스트 패턴(25)이 형성된다.
본 발명에서는 상기 레지스트 패턴(25)의 형성후 얻어진 구조체를 로드록(load lock)기구(31)와 진공 수송실(chamber)(32)을 통하여 도 5에 나타내어진 단일 웨이퍼 처리장치(30)의 제 1 건식 식각실(34)내에 넣는다. 주목할 것은 진공 수송실(32)에 가공될 웨이퍼를 수송하기 위한 수송 암(arm)(33)이 구비되어 있다는 점이다.
제 1건식 식각실(34)에서는 2주파 평형 평판 RIE장치가 설치되어 있고 상기 레지스트 패턴(25)은 상기 제 1건식 식각실(34)에서 플라즈마에 노출된다. 건식 식각실(34)에서의 플라즈마 처리동안 반사 방지막(24)은 레지스트 패턴(25)을 에칭 마스크로 사용하면서 패터닝된다.
건식 식각실(34)에서의 플라즈마 처리후에 웨이퍼는 상기 진공수송 챔버 (32)를 통하여 제 2의 건식 식각실(35)로 이송된 후, Cl2/BCl3계 식각 가스 혼합물을 공급하여 생성되는 가스 플라즈마 중에서 상기 레지스트 패턴(25)을 마스크로 상기 도체층(23)의 건식 에칭이 행해진다. 도 4는 이러한 건식 식각실(35) 중에서 건식 에칭이 종료한 상태의 구조를 나타낸다. 다만 상기 반사 방지막(24) 및 도체층(23)의 건식 에칭은 ECR 플라즈마 에칭 장치에서 4 mTorr의 감압하에서 마이크로파 전력을 600W, RF전력을 45W로 설정하고 Cl2를 147cc/min, BCl3를 63cc/min의 비율로 각각 공급하면서 행하여진다.
도 6a -6d는 건식 식각실(35)에서 행해진 건식 에칭 공정에 의해 얻어진 실질적인 구조이며, 도 6a -6d는 제 1 건식 식각실(34)에서 서로 다른 플라즈마 조건하에 처리된 여러가지의 예들을 나타낸다.
좀더 구체적으로 도 6a는 건식 식각실(34)에서 레지스트 패턴(25)의 플라즈마 처리가 제거된 경우를 나타낸다. 즉 도 6a는 비교를 위한 참조예이다. 도 6A의 구조에서는 SiON의 반사 방지막(24)도 또한 생략되었다.
도 6A를 참조하면 밝게 보이는 부분은 0.3μm폭의 라인-스페이스 패턴을 구성하는 홈을 나타내고 홈과 인접홈 사이에는 도체층(23)에 해당하는 배선 패턴이 형성되어 있다. 또한 상기 배선 패턴상에는 어둡게 보이는 레지스트 패턴(25)에 해당하는 레지스트 패턴이 형성되어있다. 건식 식각실(35)에서 건식 에칭 공정의 결과로서, 상기 레지스트 패턴(25)은 뚜렷한 마모면을 나타낸다.
반면에 도 6b는 건식 식각실(34)에서 레지스트 패턴(25)이 CF4와 Ar의 혼합가스 플라즈마에 노광된 경우를 나타낸다. 좀더 구체적으로는 도 6b의 결과는 플라즈마 공정이 25mTorr의 압력하에 건식 식각실(34)에서 행해짐과 동시에 2500W의 전력을 평형 평판 RIE장치의 상부 전극에 인가하고 1400W의 전력을 하부전극에 인가하는 경우이다. 플라즈마 공정 동안에 CF4와 Ar은 100cc/min, 300cc/min의 비율로 각각 공급된다. 제 2 건식 식각실(35)에서 건식 에칭 공정은 먼저 설명한 것과 동일하게 행해진다.
도 6b를 참조하면 도체층(23)상의 레지스트 패턴(25)은 편평한 상부 표면을 갖고 이것은 마모면의 형성이 거의 없다는 것을 나타낸다. 그러므로 레지스트 패턴(25)을 사용하여 패터닝된 도체층(23)은 요망되거나 설계된 폭을 갖는다. 도 6b의 결과는 유효한 경화층이 레지스트 패턴의 표면상에 형성되었음을 명확하게 나타낸다.
도 6c는 상기 SiON 반사 방지 코팅(coating)(24)이 생략된 결과를 나타내며, 도 6c의 결과는 레지스트 패턴(25)이 건식 식각실(34)에서 Ar가스 플라즈마에 노광되는 경우에 해당한다. 주목할 점은 플라즈마 공정이 50mTorr의 압력하의 건식 식각실(34)에서 2500W의 전력을 상부 전극에 인가하고 1400W의 전력을 하부전극에 인가하여 행한다는 것이다. 플라즈마 처리 공정동안에 Ar은 300cc/min의 비율로 건식 식각실(34)에 공급된다. 건식 식각실(35)에서의 도체층(23)의 건식 에칭 공정은 먼저와 같이 유사하게 행해진다.
도 6c를 참조하면 도체층(23)상에 잔류하는 레지스트 패턴(25)은 경화된 부분인 경화층의 존재를 나타내는 측방 연장부를 나타내고, 레지스트 패턴(25)에서 마모면을 형성하는 징후는 없다. 경화층 형성의 결과 레지스트 패턴(25)은 거의 침식이 없으며, 레지스트 패턴(25)의 존재하에 패터닝된 도체층(23)은 원하는 설계된 패턴폭과 일치하는 폭을 나타낸다.
도 6d는 상기 SiON 반사 방지막(24)이 생략되고 레지스트 패턴(25)이 건조 식각실(34)에서 N2가스 플라즈마에 노광되는 결과를 나타낸다. 주목할 점은 건조 식각실(34)에서의 플라즈마 처리가 750mTorr의 압력하에서 1000W의 전력을 공급하여 행해진다는 것이다. 플라즈마 처리 공정 동안에 N2는 600cc/min의 비율로 건조 식각실(34)에 공급되었다.
건조 식각실(35)에서 도체층(23)의 건조 에칭 공정은 앞에서와 유사하게 행해진다.
도 6d를 참조하면 도체층(23)상에 잔류하는 레지스트 패턴(25)은 편평한 상부 표면을 갖고 있으며, 도체층(23)의 건식 에칭 공정후에 마모면을 형성하는 징후는 없다. 그러므로 그렇게 형성된 도체층(23)은 원하는 설계된 폭을 갖는다.
도 10a -10d는 각각 번호를 참조하여 도 6a -6d의 구조를 개략적으로 나타낸다.
좀더 구체적으로 도 10a는 건식 식각실(34)에서 레지스트 패턴(25)의 플라즈마 처리가 제거된 경우를 나타낸다. 즉 도 10a는 비교를 위한 참조예이다. 도 10a의 구조에서 SiON의 반사 방지막(24)도 또한 생략되었다.
도 10a를 참조하면 밝게 보이는 부분은 0.3μm폭의 라인-스페이스 패턴을 구성하는 홈을 나타내고, 홈과 인접홈 사이에는 도체층(23)에 해당하는 배선 패턴이 형성되어 있다. 또한 상기 도체층(23)상에는 어둡게 보이는 레지스트 패턴(25)에 해당하는 레지스트 패턴이 형성되어있다. 건식 식각실(35)에서 건식 에칭 공정의 결과 상기 레지스트 패턴(25)은 그것의 상부 표면(25a)상에 현저한 마모면을 나타낸다.
반면에 도 10b는 건식 식각실(34)에서 레지스트 패턴(25)이 CF4와 Ar의 혼합가스 플라즈마에 노광된 경우를 나타낸다. 좀더 구체적으로는 도 10B의 결과는 플라즈마 공정이 25mTorr의 압력하의 건식 식각실(34)에서 2500W의 전력을 평형 평판 RIE장치의 상부 전극에 인가하고 1400W의 전력을 하부전극에 인가하여 행한 경우이 다. 플라즈마 공정 동안에 CF4와 Ar은 100cc/min, 300cc/min의 비율로 각각 공급된다. 제 2 건식 식각실(35)에서 건식 에칭 공정은 먼저 설명한 것과 동일하게 행해진다.
도 10b를 참조하면 도체층(23)상의 레지스트 패턴(25)은 편평한 상부 표면 (25b)을 갖고 있으며, 마모면의 형성이 거의 없다는 것을 나타낸다. 그러므로 레지스트 패턴(25)을 사용하여 패터닝된 도체층(23)은 요망되거나 설계된 폭을 갖는다. 도 10b의 결과는 유효한 경화층이 레지스트 패턴의 표면상에 형성되었음을 명확하게 나타낸다.
도 6c에 상응하는 도 10c는 상기 SiON 반사 방지막(coating)(24)이 생략되고 , 도 10c의 결과가 레지스트 패턴(25)이 건식 식각실(34)에서 Ar가스 플라즈마에 노광되는 경우에 해당한다. 주목할 점은 플라즈마 공정이 50mTorr의 압력하의 건식 식각실(34)에서 2500W의 전력을 상부 전극에 인가하고 1400W의 전력을 하부전극에 인가하여 행한다는 것이다. 플라즈마 처리 공정동안에 Ar은 300cc/min의 비율로 건식 식각실(34)에 공급된다. 건식 식각실(35)에서의 도체층(23)의 건식 에칭 공정은 먼저와 같이 유사하게 행해진다.
도 10c를 참조하면 도체층(23)상에 잔류하는 레지스트 패턴(25)은 경화된 부분, 즉 경화층의 존재를 나타내는 측방 연장부를 나타내고 있으며, 레지스트 패턴 (25)에서 마모면을 형성하는 징후는 없다. 경화층 형성의 결과 레지스트 패턴(25)은 거의 침식이 없으며, 레지스트 패턴(25)의 존재하에 패터닝된 도체층(23)은 원하는 설계된 패턴폭과 일치하는 폭을 나타낸다.
도 6d에 상응하는 도 10d는 상기 SiON 반사 방지막(24)이 생략되고, 레지스트 패턴(25)이 건조 식각실(34)에서 N2가스 플라즈마에 노광되는 결과를 나타낸다. 주목할 점은 건조 식각실(34)에서 처리된 플라즈마 공정은 750mTorr의 압력하에서 1000W의 전력을 공급하에 행한다는 것이다. 플라즈마 처리 공정 동안에 N2는 600 0cc/ min의 비율로 건조 식각실(34)에 공급되었다.
건조 식각실(35)에서 도체층(23)의 건조 에칭 공정은 앞에서와 유사하게 행해진다.
도 10d를 참조하면 도체층(23)상에 잔류하는 레지스트 패턴(25)은 편평한 상부 표면(25d)을 갖고 있으며, 도체층(23)의 건식 에칭 공정후에 마모면을 형성하는 징후는 없다. 그러므로 그렇게 형성된 도체층(23)은 원하는 설계된 폭을 갖는다.
또한 도 4의 구조와 관련하여 상기 특개평 7-94467 공보에서 개시된 상기 공정을 적용하여 라인-스페이스 패턴과 0.24μm의 폭을 갖는 고립된 패턴을 형성하고 , 본 발명의 공정을 적용하여 유사한 라인-스페이스 패턴과 고립된 패턴을 형성함으로써 비교 조사가 행해졌다. 상기 특개평 7-94467 공보에서의 상기 공정을 적용하는 경우 도 5의 제 1건식 식각실(34)에서 행해진 플라즈마 노광 공정은 CHF3와 O2의 혼합 가스 플라즈마로 행해진다. 좀더 구체적으로 플라즈마 노광 공정은 건식 식각실(34)에서 2500W의 전력을 상부 전극에 인가하고 1400W의 전력을 하부전극에 인가하여 행한 경우이다. 플라즈마 공정 동안에 CHF3와 O2은 80cc/m in, 20cc/min의 비율로 건식 식각실(34)에 각각 공급된다.
상기 비교 조사에 의하면 그렇게 얻어진 라인-스페이스 패턴은 상기 종래의 공정과 본 발명의 공정중 어느 것에서도 설계된 패턴이었다는 것이 밝혀졌다. 반면에 고립 패턴의 경우에는 고립 패턴이 종래의 공정에 의해 형성될 때 패턴 크기가 원하는 설계된 패턴 크기에 걸쳐 증가한다는 것이 알려졌다. 패턴 크기의 증가 크기는 +0.06 - +0.08μm로 될수 있다. 이 비교 조사의 결과는 건식 식각실(34)에서 사용된 불소카본 가스의 퇴적성때문에 레지스트 패턴(25)에서 측방으로의 확대가 발생하고 이러한 레지스트 패턴(25)의 측방 확대는 고립 패턴에 대한 상기 식각 이동을 야기한다.
본 발명의 경우에, Ar, CF4, 혹은 N2와 같은 비퇴적성의 가스를 사용하여 건식 식각실 (34)에서 플라즈마 노광 공정이 행해지는 본 발명의 경우에 식각 이동과 같은 문제는 발생하지 않으며, 얻어진 패턴은 원하는 설계된 패턴 폭과 정확히 동일한 패턴 크기를 갖는다.
본 발명의 플라즈마 노광 공정을 레지스트 패턴(25)에 인가함으로써 레지스트 패턴(25)의 마모의 문제가 회피될 뿐만 아니라 패턴 폭의 편차 문제도 회피된다 .
[제 1실시예]
도 7a -7h는 본 발명의 제 1 실시예에 의한 반도체 장치의 제조방법을 나타낸다.
도 7a를 참조하면 MOSFET 등의 반도체소자(도시하지 않음)가 형성된 기판( 41)상에는 SiO2혹은 유기 SOG 등의 층간 절연막(42)이 적당한 방법으로 형성되어 있고, 도 7b의 공정에서 상기 층간 절연막(42)상에 TiN/Ti 배리어층(43a), Al-Cu층(43b)및 TiN/Ti 배리어층(43c)을 각각 약 70nm, 400nm, 70nm의 두께로 순차 퇴적함으로써 도체층(43)이 형성된다.
다음에 도 7c의 공정에서 SiON이나 SiN으로 된 반사 방지막(44)은 약 30nm의 두께로 도체층(43)상에 형성되고, 앞서 설명된 화학식(3,4)을 갖는 DUV 레지스트의레지스트막(45)은 도 7d의 공정에서 반사 방지막(44)상에 형성된다. 그 다음 도 7d의 공정에서 레지 스트막(45)은 KrF엑시머 레이저나 ArF 엑시머 레이저에 의해 만들어진 DUV 파장 조사에 노광되고, 참조 번호(45)에 의해 또한 설계된 레지스트 패턴은 도 7e의 공정에서 알카라인(alkaline) 현상액을 사용한 현상 공정의 결과로 형성된다.
다음에 도 7e의 공정에서 그렇게 패터닝된 레지스트 패턴(45)을 탑재하는 기판(41)은 도 5의 건식 에칭 장치(30)의 건식 식각실(34)로 도입되고 레지스트 패턴(45)은 Ar이나 Ar과 CF4혹은 N2의 혼합 가스중 어느 하나의 플라즈마에 노광된다 . 도 7e의 플라즈마 노광 공정의 결과로 레지스트 패턴(45)의 표면 상에 경화층이 형성된다.
다음에 도 7f의 공정에서 도 7e의 구조가 도 5의 건식 에칭 장치(30)의 건식 식각실(35)로 도입되고 반사 방지막(44)은 Cl2와 BCl3의 혼합 가스 플라즈마에서 패터닝 처리를 받게 되고 상기 레지스트 패턴(45)을 에칭 마스크로 사용한다.
다음에 도 7g의 공정에서 도체층(43)은 앞서와 마찬가지로 Cl2와 BCl3의 혼합 가스 플라즈마를 사용하여 동일한 건식 식각실(35)에서 패터닝 처리되고 상기 레지스트 패턴(45)을 에칭 마스크로 사용한다. 건식 에칭 공정의 결과로 요구되는 배선 패턴이 얻어진다.
다음에 도 7h의 공정에서 도 7g의 구조는 도 5의 건식 에칭 장치(30)의 회화(ashing)실로 진행하고 레지스트 패턴(45)은 회화 처리에 의해 제거된다.
본 실시예의 방법에 의하면 도 7e의 플라즈마 조사 공정에서 레지스트 패턴 (45)의 표면에 경화층이 형성되고 그 결과 도 7f, 7g의 공정에서 건식 에칭을 행하여도 레지스트 패턴(45)에 마모면이 생기지는 않는다. 또한 상기 도 7e의 플라즈마 조사 공정에서 비퇴적성의 Ar가스 플라즈마, Ar과 CF4의 혼합 가스 플라즈마 혹은 N2가스 플라즈마를 사용함으로써 레지스트 패턴(45)의 크기가 변화하여 패턴폭이 변화하는 식각 이동의 문제, 혹은 이것에 관련하여 생기는 패턴 밀도에 의한 패턴폭의 변화의 문제가 회피된다.
본 실시예의 상기 공정에서 도 7f나 도 7g의 건식 에칭 공정에서 사용된 동일한 처리 챔버에서 도 7e의 플라즈마 노광 공정을 행하는 것도 또한 가능하다.
본 실시예에서 사용된 레지스트 패턴(45)은 DUV 파장에서 감광성을 갖는 DUV 레지스트막으로부터 형성되므로 본 실시예의 공정은 KrF 엑시머 레이저나 ArF 엑시머 레이저에 의해 만들어진 DUV 방사를 사용하는 고 해상도 노광 공정에 적합하다.
또한 상기 반사 방지막(44)으로서는 SiON외에 SiO2, TiN, C 등도 사용 가능하다.
[제 2실시예]
도 8a -8c는 본 발명의 제 2 실시예에 의한 폴리실리콘 게이트를 갖는 반도체 장치의 제조 공정을 나타낸다.
도 8a를 참조하면 반도체 장치는 Si기판(51) 상에 형성되고, 도 8b의 공정에서 Si기판(51) 상에는 열산화에 의해 게이트 산화막(52)이 형성된다.
다음에 도 8c의 공정에서 상기 게이트 산화막(52)상에 폴리 실리콘막(53)이 전형적으로는 CVD법에 의해 퇴적되고, 상기 폴리 실리콘막(53)상에 레지스트 패턴 (54)이 레지스트막의 노광 및 현상 공정에 의해 형성된다. 다만 도 8d에서 반사 방지막의 도시는 간략화를 위해 생략되었다.
다음에 도 8e의 공정에서 상기 레지스트 패턴(54)은 Ar등의 희가스 플라즈마 마, 희가스와 불소계 가스의 혼합 가스 플라즈마, 혹은 N2가스 플라즈마에 노광되고 , 그 결과 상기 레지스트 패턴(54)의 표면상에 이전 실시예와 유사하게 경화층이 형성된다.
플라즈마 노광 공정 동안에 도시되지 않은 반사 방지막은 레지스트 패턴(54)에 따라 패터닝된다.
다음에 도 8f의 공정에서 폴리 실리콘막(53)과 그 아래의 게이트 산화막(52)이 상기 레지스트 패턴(54)을 에칭 마스크로 사용하고, Cl2와 O2를 에칭 가스로 사용하는 건식 에칭 공정에 의해 패터닝되고, 도 8g의 게이트 구조는 레지스트 패턴 (45)을 회화한 후에 Si기판(51)상에서 얻어진다.
본 실시예에서 경화층은 도 8e의 플라즈마 노광 공정의 결과로 레지스트 패턴(54)에서 형성되고, 레지스트 패턴(54)에서 마모면의 형성 문제가 효과적으로 제거된다. 그로 인해 게이트 전극 패턴(53)은 제어된 패턴폭으로 형성되고, 이러한 게이트 전극 패턴(53)을 갖는 반도체 장치는 조정된 게이트 길이에 의해 특성화된다. 도 8e의 플라즈마 노광 공정이 비퇴적성 가스에서 행해지므로 식각 이동의 문제는 일어나지 않는다.
[제 3실시예]
도 9a -9f는 본 발명의 제 3 실시예에 의한 콘텍트 홀을 가진 반도체 장치의 제조 공정을 나타낸다.
도 9a를 참조하면 Si기판(61)은 유기 SOG막이나 CVD-SiO2막으로 이루어진 층간 절연막(62)에 의해 피복되고, 레지스트막(63)은 도시되지 않은 반사 방지막을 개재하여 도 9b의 공정에서 층간 절연막(62)상에 형성된다. 또한 레지스트막(63)은 레지스트막(63)에서 레지스트 개구부(63A)를 형성하기 위해 DUV 노광 및 현상 공정을 받게 된다.
다음에 도 9d의 공정에서 상기 레지스트막(63)은 Ar등의 희가스 플라즈마, 희가스와 불소계 가스의 혼합 가스 플라즈마, 혹은 N2가스 플라즈마에 노광되어 상기 레지스트 패턴(63)의 표면에는 경화층이 형성된다. 또한 상기 플라즈마노광 공정은 레지스트 개구부(63A)에 대응하여 반사 방지막의 패터닝을 실시한다.
또한 도 9e의 공정에서 상기 층간 절연막(62)이 상기 레지스트 패턴(63)을 마스크로 사용하고, 그 결과 상기 층간 절연막(62)중에 상기 레지스트 개구부(63A)에 대응한 콘텍트홀(62A)이 형성된다.
상기 레지스트 패턴(63)을 앳싱 처리에 의해 제거함으로써 원하는 접촉 구조가 도 9F에 나타낸 바와 같이 얻어진다.
본 실시예에서 레지스트 패턴(63)은 도 9d의 공정에서 상기 플라즈마 노광 공정으로 인하여 마모가 거의 없고, 콘텍트홀(62A)은 정확히 제어된 직경으로 형성된다. 도 9d의 공정에서 비퇴적성의 플라즈마 가스를 사용함으로써 레지스트 개구부 (63A) 크기의 변화에 의해 생기는 식각 이동의 문제는 성공적으로 회피된다.
또한 본 발명은 이러한 특정의 실시예에 한정되지 않고 다양한 변형, 변경이 본 발명의 범위를 벗어나지 않는 범위내에서 이루어질 수 있다.
본 발명에 의하면 건식 에칭하기 전에 레지스트 패턴을 희가스 플라즈마, 희가스와 불소계 가스의 혼합가스 플라즈마, 혹은 N2가스 플라즈마중 어느 하나에 단순히 조사함으로써 레지스트 패턴의 표면 상에 건식 에칭 공정에 대한 내성을 갖는레지스트층이 형성된다. 그 결과 건식 에칭후에 레지스트 패턴은 거의 원상대로 남아 있고 레지스트 패턴의 마모는 효과적으로 억제된다. 또한 이것에 수반하여 도체층의 패터닝의 결과 얻어지는 도체 패턴은 원하는 설계된 폭으로 조정된다. 상기 플라즈마 조사시에 플라즈마로서 희가스 플라즈마, 희가스와 불소계 가스의 혼합가스 플라즈마, 혹은 N2가스 플라즈마를 사용함으로써 CHF3와 O2의 플라즈마가 같은 목적으로 사용될 때 발생하기 쉬운 레지스트 패턴상의 탄소계 폴리머의 퇴적의 문제가 효과적으로 억제된다. 이 때문에 레지스트 패턴폭의 증가가 성공적으로 억제된다. 본 발명은 DUV 파장에서 감광성을 갖는 레지스트 패턴을 사용시에 특히 효과적이다.

Claims (6)

  1. (a)도체층상에 레지스트 패턴을 형성하는 공정과,
    (b)상기 레지스트 패턴에 희가스 플라즈마, 희가스와 불소계 가스의 혼합 가스 플라즈마, 혹은 N2가스 플라즈마를 조사하는 공정과,
    (c)상기 공정(b)후에, 상기 레지스트 패턴을 마스크로서 사용하여 상기 도체층을 건식 에칭하는 공정을 포함하고,
    상기 공정(b)과 동시에 수행되는 반사 방지막을 제거하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 제 1항에 있어서,
    상기 레지스트 패턴을 형성하는 공정은 상기 레지스트막을 원자외광에 의해 노광하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제 1항에 있어서,
    상기 레지스트막은 원자외 파장에서 감광성을 갖는 KrF 혹은 ArF 레지스트를 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  4. 제 1항에 있어서,
    상기 도체층 상에는 SiON, SiO2, TiN 및 C로 구성된 군으로부터 선택된 반사 방지막이 형성되어 있는 것을 특징으로 하는 반도체 장치의 제조방법.
  5. 제 1항에 있어서,
    상기 공정(b)은 제 1 챔버중에서 실행되고, 상기 공정(c)은 상기 제 1 챔버에 진공 수송로에 의해 접속된 제 2 챔버 중에서 실행되는 것을 특징으로 하는 반도체 장치의 제조방법.
  6. 제 1항에 있어서,
    상기 공정(b)과 상기 공정(c)은 동일한 챔버 중에서 연속하여 실행되는 것을 특징으로 하는 반도체 장치의 제조방법.
KR1019990017712A 1998-09-09 1999-05-18 건식 에칭 방법 및 건식 에칭 방법을 이용한 반도체 장치의 제조방법 KR100293975B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-255622 1998-09-09
JP10255622A JP2000091318A (ja) 1998-09-09 1998-09-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20000022632A KR20000022632A (ko) 2000-04-25
KR100293975B1 true KR100293975B1 (ko) 2001-06-15

Family

ID=17281318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990017712A KR100293975B1 (ko) 1998-09-09 1999-05-18 건식 에칭 방법 및 건식 에칭 방법을 이용한 반도체 장치의 제조방법

Country Status (4)

Country Link
US (1) US6136723A (ko)
JP (1) JP2000091318A (ko)
KR (1) KR100293975B1 (ko)
TW (1) TW580733B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100603844B1 (ko) * 1999-08-26 2006-07-24 엘지.필립스 엘시디 주식회사 액정표시소자의 화소전극의 제조방법.
KR100533967B1 (ko) * 2001-12-17 2005-12-07 주식회사 하이닉스반도체 불화아르곤 노광원을 이용한 패턴 형성 방법
US7125496B2 (en) * 2001-06-28 2006-10-24 Hynix Semiconductor Inc. Etching method using photoresist etch barrier
CN1277293C (zh) * 2001-07-10 2006-09-27 东京毅力科创株式会社 干蚀刻方法
US20040253823A1 (en) * 2001-09-17 2004-12-16 Taiwan Semiconductor Manufacturing Co. Dielectric plasma etch with deep uv resist and power modulation
US7270761B2 (en) * 2002-10-18 2007-09-18 Appleid Materials, Inc Fluorine free integrated process for etching aluminum including chamber dry clean
KR100858874B1 (ko) 2002-12-26 2008-09-17 주식회사 하이닉스반도체 불화아르곤 노광원을 이용한 반도체소자 제조방법
TW587279B (en) * 2003-03-12 2004-05-11 Macronix Int Co Ltd Method for forming bi-layer photoresist and application thereof
WO2004102279A2 (en) * 2003-05-19 2004-11-25 Koninklijke Philips Electronics N.V. Method of manufacturing an electronic device
JP2005268454A (ja) * 2004-03-17 2005-09-29 Nec Electronics Corp 半導体装置およびその製造方法
WO2005106936A1 (ja) * 2004-04-30 2005-11-10 Ebara Corporation 基板の処理装置
JP4447419B2 (ja) * 2004-09-29 2010-04-07 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US7390753B2 (en) * 2005-11-14 2008-06-24 Taiwan Semiconductor Mfg. Co., Ltd. In-situ plasma treatment of advanced resists in fine pattern definition
US20090065820A1 (en) * 2007-09-06 2009-03-12 Lu-Yang Kao Method and structure for simultaneously fabricating selective film and spacer
JP4972594B2 (ja) * 2008-03-26 2012-07-11 東京エレクトロン株式会社 エッチング方法及び半導体デバイスの製造方法
JP5250476B2 (ja) * 2009-05-11 2013-07-31 株式会社日立ハイテクノロジーズ ドライエッチング方法
KR101082134B1 (ko) 2010-03-16 2011-11-09 삼성모바일디스플레이주식회사 드라이 에칭 장치를 이용한 터치 스크린 패널의 제작방법
JP5674375B2 (ja) * 2010-08-03 2015-02-25 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6736314B2 (ja) * 2015-06-30 2020-08-05 エイブリック株式会社 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01288853A (ja) * 1988-05-17 1989-11-21 Fujitsu Ltd ドライエッチング方法
JPH01304730A (ja) * 1988-06-01 1989-12-08 Mitsubishi Electric Corp 半導体製造装置
JPH0794467A (ja) * 1993-09-22 1995-04-07 Sony Corp ドライエッチング方法
US5807790A (en) * 1996-05-07 1998-09-15 Advanced Micro Devices, Inc. Selective i-line BARL etch process
US5920796A (en) * 1997-09-05 1999-07-06 Advanced Micro Devices, Inc. In-situ etch of BARC layer during formation of local interconnects

Also Published As

Publication number Publication date
JP2000091318A (ja) 2000-03-31
TW580733B (en) 2004-03-21
US6136723A (en) 2000-10-24
KR20000022632A (ko) 2000-04-25

Similar Documents

Publication Publication Date Title
KR100293975B1 (ko) 건식 에칭 방법 및 건식 에칭 방법을 이용한 반도체 장치의 제조방법
US6030541A (en) Process for defining a pattern using an anti-reflective coating and structure therefor
KR100232187B1 (ko) 반사방지막 식각방법
JP4420592B2 (ja) 半導体素子の微細パターン形成方法
CN1881078B (zh) 形成抗蚀刻保护层的方法
JP3161040B2 (ja) 半導体装置の製造方法
WO2020014179A1 (en) Patterning scheme to improve euv resist and hard mask selectivity
US6989219B2 (en) Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks
US8815496B2 (en) Method for patterning a photosensitive layer
US6100010A (en) Photoresist film and method for forming pattern thereof
US6835651B2 (en) Wiring forming method
US6933236B2 (en) Method for forming pattern using argon fluoride photolithography
US5322764A (en) Method for forming a patterned resist
KR100327771B1 (ko) 이온충격공정을견디기위해화학처리된포토레지스트
KR0131719B1 (ko) 반도체소자의 금속배선 제조방법
EP0104235A4 (en) METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS.
US7887875B2 (en) Method to reduce photoresist poisoning
KR20020058310A (ko) 반도체소자의 패터닝 방법
US20040157168A1 (en) Method of improving pattern profile of thin photoresist layer
KR100770540B1 (ko) 반도체 소자 제조 방법
KR100562290B1 (ko) 반도체 소자 제조 방법
KR20070021506A (ko) 반도체 소자의 제조방법
KR20020056016A (ko) 미세패턴 형성방법
KR20030021372A (ko) 반도체 제조용 노광 마스크의 제조방법
KR970048996A (ko) 반도체 소자의 미세패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040323

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee