TW580733B - Dry etching process and a fabrication process of a semiconductor device using such a dry etching process - Google Patents
Dry etching process and a fabrication process of a semiconductor device using such a dry etching process Download PDFInfo
- Publication number
- TW580733B TW580733B TW088108086A TW88108086A TW580733B TW 580733 B TW580733 B TW 580733B TW 088108086 A TW088108086 A TW 088108086A TW 88108086 A TW88108086 A TW 88108086A TW 580733 B TW580733 B TW 580733B
- Authority
- TW
- Taiwan
- Prior art keywords
- photoresist
- pattern
- photoresist pattern
- plasma
- dry etching
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 122
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000001312 dry etching Methods 0.000 title abstract description 73
- 230000008569 process Effects 0.000 title abstract description 67
- 239000004020 conductor Substances 0.000 claims abstract description 27
- 239000000203 mixture Substances 0.000 claims abstract description 15
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 8
- 239000011737 fluorine Substances 0.000 claims abstract description 8
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 151
- 230000003667 anti-reflective effect Effects 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 229910052681 coesite Inorganic materials 0.000 claims description 8
- 229910052906 cristobalite Inorganic materials 0.000 claims description 8
- 230000005855 radiation Effects 0.000 claims description 8
- 229910052682 stishovite Inorganic materials 0.000 claims description 8
- 229910052905 tridymite Inorganic materials 0.000 claims description 8
- 206010034972 Photosensitivity reaction Diseases 0.000 claims description 5
- 230000036211 photosensitivity Effects 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000001035 drying Methods 0.000 claims description 2
- 239000008267 milk Substances 0.000 claims description 2
- 210000004080 milk Anatomy 0.000 claims description 2
- 235000013336 milk Nutrition 0.000 claims description 2
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 1
- 239000010408 film Substances 0.000 description 75
- 239000010410 layer Substances 0.000 description 63
- 239000000758 substrate Substances 0.000 description 16
- 238000012545 processing Methods 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 14
- 238000005530 etching Methods 0.000 description 14
- 230000000875 corresponding effect Effects 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 8
- 230000002079 cooperative effect Effects 0.000 description 7
- 238000011161 development Methods 0.000 description 7
- 238000006073 displacement reaction Methods 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 238000004380 ashing Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical class FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- 229910002708 Au–Cu Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910052693 Europium Inorganic materials 0.000 description 1
- 206010073306 Exposure to radiation Diseases 0.000 description 1
- 229910052778 Plutonium Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- OGPBJKLSAFTDLK-UHFFFAOYSA-N europium atom Chemical compound [Eu] OGPBJKLSAFTDLK-UHFFFAOYSA-N 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- OYEHPCDNVJXUIW-UHFFFAOYSA-N plutonium atom Chemical compound [Pu] OYEHPCDNVJXUIW-UHFFFAOYSA-N 0.000 description 1
- 239000013074 reference sample Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 229910052716 thallium Inorganic materials 0.000 description 1
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
0733 A7 B7 五、發明説明（ 本發明大致而言係關於一種半導體裝置之製造，而更 特定言之，係有關乾蝕刻之技藝及一種使用一乾蝕刻方法 之半導體裝置的製造方法。 就縮小的半導體裝置及積體電路之製造技術中的發展 而言，不但是致力於縮小閘電極圖案，且亦致力於縮小使 用於該等半導體裝置之各式互連圖案。而使用於一多層互 連結構之最上層的Α1佈線圖案也不例外。 當藉由微影形成此極微小之佈線圖案時，一般實行的 方法是於光阻薄膜之曝光程序期間，在一欲被形成圖案之 導體薄膜與一光阻薄膜之間設置一 siN或si0N之抗反射薄 膜，以避免於該光阻薄膜中形成光學駐波。在如此曝光之 光阻薄膜的顯影程序之後，藉由對該導體薄膜施用一乾蝕 刻程序，同時使用一自該光阻薄膜形成之光阻圖案作為一 蝕刻光罩而形成該佈線圖案。 另一方面，於近來使用之形成極微小佈線圖案之方法 中，所謂的次微米元件，其係實行用以減低光阻薄膜之厚 度，並在一減壓環境且同時使用一高密度電漿下，進行乾 蝕刻程序。 另一方面，此於一高密度電漿中且在一減壓環境下進 行之乾蝕刻程序，由於傾向在用於蝕刻光罩之光阻圖案中 產生如第1A與1B圖所呈現之平面（facet)或凸出部，因而 產生問題。咸信此一平面係由作用於光阻圖案之邊緣部分 上之電漿的濺鍍效應所形成。 本紙張尺度適财家縣（CNS ) A4· ( 21GX297公着 f請先閱讀背面之注意事項 "'裝 :寫本 訂 -4 - 0733 A7 B7 五、發明説明（2 ) 參照第1A圖，一 Si〇2薄膜12係形成於一 Si底材11上， 而一 A1層13係形成於該Si〇2薄膜12上而作為一互連層。再 者，該A1層13係被一 SiON之抗反射薄膜14覆蓋，而一光 阻薄膜15係沈積於該抗反射薄膜14上。由於一曝光與顯影 程序之結果，該光阻薄膜15係接著根據欲形成於八丨層^中 之佈線圖案的形狀而被形成圖案。藉此，該光阻薄膜1 5係 形成一參考標號亦為15之光阻圖案。 接著，於第1Β圖之步驟中，第1Α圖之結構係被導入 一乾姓刻裝置中，同時使用該光阻圖案15作為一蝕刻光 罩，進而該抗反射薄膜14與底下之Α1層13係連續地形成圖 案，以形成所欲之佈線圖案。 於前述Α1層13之顯影圖案程序中，可發現到，由於濺 鍍效應結合前述乾蝕刻程序，使得光阻圖案丨5係形成有平 面15a與15b。而更特別地，使用於乾餘刻程序之電漿係作 用於第1A圖之光阻圖案15的邊緣部分上，而由於光阻圖 案15被電漿腐餘，進而形成平面Ua與15b。當此等平面i5a 與15b形成於光阻圖案15上時，光阻圖案15係於其邊緣部 分變薄，故以乾蝕刻程序所形成之導體圖案的寬度亦必然 會變小。由於光阻圖案15係被使用兩次，第一次用於形成 抗反射薄膜14圖案，而第二次用於形成八丨層13圖案，平面 15a與15b之形成的問題可對形成八丨層13圖案造成深厚的影 響，特別是影響所獲得之導體圖案的寬度。 為了抑制光阻平面的形成，已建議於乾蝕刻程序前施 用一固化程序。舉例而言，日本早期公開專利公告號第‘ (請先閱讀背面之注意事項寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 I i — ·
580733 A7 ____ B7_五、發明説明（3 ) 304730號係描述將此一預固化程序施用至一於紫外光或近 紫外光波長帶，如Hg之g-line波長(436nm)或Mine波長 (365nm)内具有光敏性之UV光阻圖案上，其中該預固化程 序係於使用該UV光阻作為蝕刻光罩之乾蝕刻程序前被施 用至該UV光阻上。 第2 A-2C圖顯示一包含一習知UV光阻圖案之預固化程 序的微影程序之實例，其中對應於前述部分之該等部分係 以相同的參考標號表示，並省略其相關描述。 參照第2A圖，其顯示一對應於第ία圖之步驟的程序， 光阻圖案15係由UV光阻薄膜之UV曝光與顯影程序所形 成，而第2A圖之結構係合併於第2B圖步驟中，乾餘刻裝 置之#刻室内。於該乾蝕刻裝置内，具有波長約3〇〇11111之 深紫外光（DUV)幅射係藉由引入一於導入蝕刻室之^^與 〇2混合氣體内的電衆所產生。 形成光阻薄膜之UV光阻具有式（1)之結構： (請先閲讀背面之注意事¥ π寫本頁) 裝·
1T 經濟部智慧財產局員工消費合作社印製
而由於曝光至前述duv幅射下，係於苯環中發生疋電子 之激發。因此，於光阻中之Cl基係被去除，而此去除之 CH3基係產生一架橋反應，以形成具有式（2)之結構：
本紙張尺度適用中國國家襟準（CNS ) Α4規格（2ΐ〇Χ297公釐 580733 A7 B7 五、發明説明（4 )
(請先閲讀背面之注意. -b裝！ 事項寫本ί 另一方面，前述以DUV幅射之預固化UV光阻圖案的 程序係無法被施用至目前用於超細小、次微米或次-四分 之一微米半導體元件之製造的曝光程序中。必須注意的 是，目前進步的曝光程序一般係使用ArF激元層或KrF激 元層作為DUV曝光幅射之來源，同時該UV光阻對該激光 雷射的波長不具有足夠的光敏性。前述的激光雷射於DUV 波長帶係產生強的光幅射。 為了達成於該DUV波長中之曝光程序，一般實行係 使用具有下式（3)或式（4)之組合物之所謂的化學放大光 阻’其中式（3)表示藉由ArF激光雷射（193nm)曝光之光阻 的結構，同時式（4)表示藉由KrF激光雷射（248nm)曝光之 光阻的結構。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 訂 經濟部智慧財產局員工消費合作社印製 580733 A7 B7 五、發明説明（
CH-CH —CH 叫4d
ch-ch, cr、cr (3) 6\人。r2
t I
CH-CH： (4) C请先閱讀背面之注意事項寫本頁) 装· 經濟部智慧財產局員工消費合作社印製 相對於式（1)之uv光阻，必須注意的是，前述化學放 大光阻不包含一如與苯環之π電子鍵結的CH3基團。易言 之，别述化學放大光阻與習知uv光阻之固化機構係不相 同。因此，即使將第2B圖之預固化程序施用至前述式（3) 或式（4)之化學放大光阻上，亦不可能獲得所欲的預固化 效果。 為了避免於DUV光阻中平面形成之問題，於日本早 期公開專利公告號第7-94467號中係建議，在一約1〇]^¥加 速能下’將Ar+離子植入程序施用至第⑸圖固化步驟中的 光阻圖案15上。再者，前述日本早期公開專利公告號第7_ 94467號係描述將一引入於CHF3與〇2混合氣體中之電製施 木紙張尺度適用中國國家標準（CNS ) Α4規格（210x297公釐） 580733 A7
經濟部智慧財產局員工消費合作社印製 用至第2B圖步驟中光阻圖案15之表面的程序。 第3圖顯示對應於第2c圖所執行之步驟的乾蝕刻程 序’同時使用根據前述日本早期公開專利公告號所教示之 化學放大光阻取代光阻圖案15。 參照第3圖，光阻圖案15係藉由將Αγ+離子植入程序執 行於光阻圖案15上，而於對應於第2Β圖步驟之步驟中被 置於一預固化程序下。於第3圖所例示之實施例中，其上 的Α1層13與SiON抗反射薄膜14係在高頻率電漿，同時使 用BCI3與Cl2作為蝕刻氣體之存在下形成圖案。 如第3圖所示，光阻圖案15包含，於其頂面與側壁， 由Ar+離子植入之抵抗層15A，其中該抵抗層15A具有一對 乾姓刻程序之抵抗力，因此，可成功地排除參照第1B圖 所解釋之平面形成問題。 另一方面，上述的程序係具有一缺點，由於必須在如 同10keV大的加速能下執行Ar+離子植入程序，因此，光 阻圖案15必須在執行乾蝕刻程序前，連同底材起被導 入離子植入裝置中。然而，使用這樣分離的離子植入程序 係增加了製造的步驟，且因此增加半導體元件之製造花 費。 根據前述日本早期公開專利公告號第7-94467號的另 一教示，如前面所述，藉由將化學放大光阻圖案15曝光於 CHF3與〇2之電漿下，可避免使用分離的離子植入程序。 於此情況下，一類似於抵抗層15Α之抵抗層亦形成於頂面 與側壁上。藉此，可有效地避免平面的問題。根據此程序， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事 項寫· 政- 訂_ 580733 A7 B7 五、發明説明（7 ) 抗反射薄膜14係於光阻圖案1 5之電漿加工期間被形成圖 案。 另一方面，前述藉由電漿程序於光阻圖案15中形成抵 抗層15的程序係具有一缺點，與chF3之沈積特性有關， 一氟碳化合物，其中當施用該電漿程序時，一碳聚合物化 合物係傾向沈積於光阻圖案i 5的表面上。因此，產生蝕刻 位移的問題，其中所獲得佈線圖案之寬度傾向超過當如此 加工之光阻圖案15使用作為第2C圖或第3圖之乾蝕刻程序 中的姓刻光罩時，佈線圖案所需或所設計的寬度。甚者， 此姓刻位移的程度係傾向於依據形成於底材上之佈線圖案 的密度來改變。 因此，習知程序具有一缺點，其中難以藉由使用一導 體層之乾蝕刻程序，同時使用於DUV波長具有光敏性之 化學放大光阻圖案，使得所獲得的佈線圖案具有無關於佈 線圖案之圖案密度的設計寬度，來形成所需的佈線圖案， 發明概沭 因此’本發明之一目的在於提供一新穎與有用之半導 體元件的製造方法，其中排除前述該等問題。 本發明其他與特定之目的在於提出一種半導體元件之 製造方法’其中於DUV波長具有光敏性之光阻圖案中的 平面係被有效地抑制，並可形成具有不依據圖案密度之控 制圖案寬度的導體圖案。 本發明之另一目的在於提供一種製造半導體元件之方 法，其包含下列步驟： (請先閲讀背面之注意事項寫本頁) 裝·
、1T 經濟部智慧財產局員工消費合作社印製
210X297公釐） -10- 580733 A7 ---_____ B7 五、發明説日~— — * — 0)於一導體層上形成一光阻圖案； ㈨將該光阻圖案曝光至下列任一種：_稀有氣體之 電漿、-稀有氣體與-I氟氣趙之混合物的電聚 與一乂之電漿；及 ’ (C)於步驟（b)後，對該導體層施用一乾蝕刻程序同 時使用該光阻圖案作為光罩； 其中該方法進一步包含一移除一抗反射薄膜之步驟， 該移除該抗反射薄膜之步驟係與該步驟（b)同時執行。 根據本發明，一對乾蝕刻程序具有抵抗力之抵抗層係 僅藉由於乾蝕刻程序前，將該光阻圖案曝光至下列任一 種：一稀有氣體之電漿、一稀有氣體與一含氟氣體之混合 物的電漿與一 N2之電漿，而形成於光阻圖案之表面上。 藉此，於乾蝕刻程序後，光阻圖案仍維持大致完整，同時 有效地抑制光阻圖案之平面。藉此，由導體層所形成之導 體圖案係具有一經所需或設計寬度控制之寬度。藉由使用 一稀有氣體之電漿、一稀有氣體與一含氟氣體或乂之混 合物，傾向於當使用CHF3與02之電漿作為相同目的時， 可有效地避免碳質聚合物沈積於光阻圖案上之問題。藉 此’光阻圖案寬度之增加亦被成功地抑制。當使用一於 DUV波長具有光敏性光阻圖案時，本發明係特別有效。 本發明之其他目的與進一步之特徵將由下列詳細描述 並伴隨附圖閱讀而變得清楚。 圖式簡箪說明 第1A與1B圖係顯示一習知乾蝕刻程序及其問題·， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項^?^寫本頁) 政· 經濟部智慧財產局員工消費合作社印製 11- 580733 A7 B7 五、發明説明（ 經濟部智慧財產局員工消費合作社印製 第2 A至2 C圖係顯示另一習知乾餘刻程序； 第3圖係說明一習知乾钮刻程序之機構； 第4圖係說明本發明之原理； 第5圖係顯示使用於本發明之乾餘刻裝置； 第6A至6D圖係進一步說明本發明之原理； 第7A至7H圖係顯示根據本發明第一實施例之半導體 元件的製造方法； 第8A至8G圖係顯示根據本發明第二實施例之半導體 元件的製造方法； 第9 A至9F圖係顯示根據本發明第三實施例之半導體 元件的製造方法；及 第10A至10D圖係對應於第6A至6D圖，以說明本發明 之原理。 較佳實施例之詳細說明 【原理】 第4圖係顯示本發明之原理。 參照第4圖，一 Si底材21係具有一被一 Si02薄膜22覆 蓋之頂面，而一具有一TiN/Ti堆疊結構之阻擋層23 A係以 約70nm的厚度形成於該Si02薄膜22上。該阻擋層23A係被 一厚度約400nm之Au-Cu合金的導體層23B所覆蓋，而一 TiN/Ti堆疊結構之頂阻擋層23C係以約70nm的厚度進一步 形成於該導體層23B。該等層23A至23C係一起形成一傳導 層23 ’而一 SiON之抗反射層薄膜24係以約30nm的厚度形 成於該傳導層23上。再者，一於DUV波長具光敏性之光 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意. 事項 裝-- :寫本頁) 訂 -12- 580733 A7 B7
阻薄膜25係沈積於該抗反射薄膜24上。該光阻薄膜25可具 有一具前述式（3)或式（4)之組成物。 如此形成的光阻薄膜25係於一使用KrF激光雷射或 ArF激光雷射作為幅射來源之曝光裝置内而置於曝光程序 下，而於如此曝光之光阻薄膜25的顯影程序後，一對應於 該導體圖案之DUV光阻圖案係被形成。如此形成的光阻 圖案亦以參考標號25表示。 於本發明中’於光阻圖案25之形成步驟後，如此獲得 的結構係被合併成第5圖所示，由一負載機構3丨與一真空 傳輸室32所構成之單一晶圓加工裝置3〇的第一乾蝕刻室。 必須注意的是，該真空傳輸室32包含一用於將晶圓傳輸至 加工的傳輸臂33。 於該第一乾姓刻室34中，係設有一雙頻平行板反應離 子餘刻（RIE)裝置，而光阻圖案25係於前述第一乾餘刻室34 内被曝光至一電漿下。於該乾蝕刻室34之電漿程序期間， 该抗反射薄膜24係被形成圖案，同時使用該光阻圖案25作 為一蝕刻光罩。 於該乾蝕刻室34内之電漿加工後，晶圓係由前述真空 傳輸室而向前前進至第二乾蝕刻室35，其中該乾蝕刻室35 係被供給一 CL與BC13之蝕刻氣體混合物，而該傳導層23 係在該乾姓刻室35内，於前述蝕刻氣體混合物之氣體電漿 中’而置於一乾蝕刻程序。必須注意的是，第4圖之結構 係表示於該乾蝕刻室35内乾蝕刻已完成之狀態。且必須注 意的是’前述抗反射薄膜24之乾蝕刻程序或該傳導層23之 本紙張尺度適用中國國家標準（CNS ) A4^格（210X297公釐） (請先閲讀背面之注意事項寫本頁} •裝· 訂 經濟部智慧財產局員工消費合作社印製 -13- 580733 A7 ----— _______ B7 五、發明説明（u ) - ~ 乾姓刻程序係在-如丁⑽之減壓下，同時供以6崎之微 波功率與45W之RF功率，使用一設於室35内之ecr乾㈣ 裝置來執行。藉A，C1!與BC13係分別以147cc/min與 63cc/min之流速被供應。 第6A至6D圖係顯示藉由於該乾蝕刻室35内執行乾蝕 刻程序所獲得之正確結構，其中第6八至仍圖表示在不同 的電漿條件下加工於該第一乾蝕刻室34内之不同的樣品。 更特定地，第6A圖顯示去除該乾蝕刻室34内光阻圖 案25之電漿加工的例子。易言之，第从圖表示一用於比 較之參考樣品。於第6A圖之結構中，必須注意的是，該Si〇N 之抗反射薄膜24亦被省略。 參照第6 A圖，所例示之明亮部分係表示一建構一直 線與具圖案寬度0.3 /z m之空間圖案的凹槽，且可發現到 於一凹槽與一相鄰凹槽間係形成有一對應於該傳導圖案23 之導體圖案。再者，於該導體圖案上係形成有一對應於該 光阻圖案之暗的光阻圖案。由於在乾蝕刻室35内之乾蝕刻 程序’光阻圖案2 5係顯示一顯著的平面。 另一方面，第6B圖係顯示於乾蝕刻室34中，光阻圖 案25被曝光於一 CF4與Ar之混合氣體電漿的實例。更特別 的是，第6B圖之結果係用於電漿加工程序係在25mT〇rr之 壓力下，同時對平行板RIE裝置之上部電極供應一 25〇〇w 之電功率與對下部電極供應1400W之電功率下，於乾餘刻 室34内執行的例子。於電漿加工期間，〇174與^係分別以 100cc/min與300cc/min之流速被供應。於第二乾钮刻室35 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 請先閲讀背面之注意事項 寫本頁) •裝· 經濟部智慧財產局員工消費合作社印製 -14- 580733 A7 B7 五、發明説明（12 ) 内之乾蝕刻程序係以類似於上述之方式進行。 參照第6B圖，可發現到於傳導圖案23上之光阻圖案25 係具有一平坦的頂面，顯示實質上無平面的形成。因此， 藉由使用光阻圖案25所形成的傳導圖案23係具有所需或所 設計之圖案寬度。第6B圖之結果清楚地顯示一有效的抵 抗層係形成於光阻圖案25之表面上。 第6C圖顯示該SiON抗反射塗層24被去除之結果，其 中第6C圖之結果係對應於光阻圖案25係於乾蝕刻室34内 曝光於Ar之氣體電漿下的實例。必須注意的是，於乾蝕 刻室34内之電聚加工係於5〇mTorr之壓力下，同時對上部 電極供應一 2500W之電功率與對下部電極供應1400W之電 功率下執行。於電漿加工程序期間，Ar係以300cc/min之 流速被供應至乾餘刻室34。於乾餘刻室35内之傳導層23的 乾姓刻程序係以類似於上述之方式進行。 參照第6C圖，仍存在於導體圖案23上之光阻圖案25 係呈現一顯示硬化的抵抗層存在之側邊延伸部分，且於光 阻圖案25中亦未有平面形成之跡象。由於抵抗層之形成， 光阻圖案25係實質上避免被腐蝕，而在光阻圖案25之存在 下所形成的導體圖案23係顯示一與所需或所設計圖案寬度 完全一致的寬度。 第6D圖顯示該Si〇N抗反射塗層24被去除，且光阻圖 案25係於乾姓刻室34内曝光於队之氣體電漿下的結果。 必須注意的是’於乾蝕刻室34内之電漿加工係於750mTorr 之壓力下，同時供應一 l〇0〇W之電功率下執行。於電漿加 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公羡） (請先閲讀背面之注意事項寫本頁) -装.
，1T 經濟部智慧財產局員工消費合作社印製 -15- 580733 A7
-16- 580733 A7 B7 五、發明説明（14 ) 應一 2500W之電功率與對下部電極供應14〇〇界之電功率 下，於乾餘刻至34内執行的例子。於電漿加工期間，cp4 與Ar係分別以100cc/min與300cc/min之流速被供應。於第 二乾蝕刻室35内之乾蝕刻程序係以類似於上述之方式進 行。 參照第10B圖，可發現到於傳導圖案23上之光阻圖案 25係具有一平坦的頂面’其顯示實質上無平面的形成。因 此，藉由使用光阻圖案25所形成之傳導圖案23係具有所需 或所設計之圖案寬度。第10B圖之結果清楚地顯示一有效 的抵抗層係形成於光阻圖案25之表面上。 對應於第6C圖之第10C圖係顯示該SiON抗反射塗層24 被去除之結果，其中第10C圖之結果係對應於光阻圖案25 係於乾蝕刻室34内曝光於Ar之氣體電漿下的實例。必須 注意的是，於乾蝕刻室34内之電漿加工係於5〇mTorr之壓 力下，同時對上部電極供應一 2500W之電功率與對下部電 極供應1400W之電功率下執行。於電漿加工程序期間，Ar 係以300cc/min之流速被供應至乾蝕刻室34。於乾蝕刻室35 内之傳導層23的乾蝕刻程序係以類似於上述之方式進行。 參照第10C圖，仍存在於導體圖案23上之光阻圖案25 係呈現一顯示硬化的抵抗層存在之側邊延伸部分25c，且 於光阻圖案25中亦未有平面形成之跡象。由於抵抗層之形 成，光阻圖案25係實質上避免被腐蝕，而在光阻圖案25之 存在下所形成的導體圖案23係顯示一與所需或所設計圖案 寬度完全一致的寬度。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項3寫本頁) 裝. 訂 經濟部智慧財產局員工消費合作社印製 17- 580733 A7 B7 五、發明説明（ 15 經濟部智慧財產局員工消費合作社印製 第1〇D圖顯示該SiON抗反射塗層24被去除，且光阻圖 案25係於乾蝕刻室34内曝光於N2之氣體電漿下的結果。 必須注意的是，於乾蝕刻室34内之電漿加工係於75〇mT〇rr 之壓力下，同時供應一 10⑼W之電功率下執行。於電漿加 工私序期間，&係以600cc/min之流速被供應至乾蝕刻室 34。於乾蝕刻室35内之傳導層23的乾蝕刻程序係以類似於 上述之方式進行。 參照第10D圖’可以發現，仍存在於導體圖案23上之 光阻圖案25係具有一平坦的頂面，且於傳導層23之乾蝕刻 程序後’亦未有平面形成之跡象。因此，如此形成的導體 圖案23係具有一所需或所設計的圖案寬度。 再者’一有關第4圖結構的比較研究係被進行，其係 藉由施用描述於前述曰本早期公開專利公告號第7_94467 號中的方法來形成一具有寬度〇·24// m之直線-空間圖案及 一隔離的圖案，與藉由施用本發明之方法來形成一類似的 直線-空間圖案及隔離的圖案。於藉由施用前述日本早期 公開專利公告號第7-94467號中的方法時，執行於第5圖第 一乾餘刻室34中之電漿曝光程序係於一 chf3與〇2之混合 氣體電漿中進行。更特別地，執行於乾蝕刻室34中之電漿 曝光程序係在25mT〇rr之壓力下，同時對上部電極供應一 2500W之電功率與對下部電極供應14〇〇w之電功率下執 行。於電漿曝光程序期間，chf3與〇2係分別#8〇cc/min 與20cc/min之流速被供應至乾蝕刻室34内。 根據前述的比較研究，可發現到，於前述習知方法與
(請先閲讀背面之注意事項 HI寫本頁 訂 .線 I I · -18- 16580733 A7 B7 五、發明説明（ 經濟部智慧財產局員工消費合作社印製 本發明之方法之任一者中所形成的直線·空間圖案係具有 設計的圖案寬度。另一方面，於隔離的圖案之情形，則可 發現到，隔離的圖案係根據習知方法所形成時，圖案尺寸 係增加超過所需或所設計的圖案尺寸。圖案尺寸所增加的 值可達+0.06至+0.08//111。此比較實驗的結果顯示，由於 使用於乾蝕刻室34内氟碳氣體之沈積特性，而發生於光阻 圖案25之侧邊增長，而此光阻圖案25之側邊增長係導致前 述隔離圖案的姓刻位移。 於本發明之情形中，其中電漿曝光程序係於乾蝕刻室 34内藉由使用一非沈積氣體，如Ar、CF4*N2來執行，並 沒有發生該蝕刻位移問題，且所獲得的圖案具有一精確地 與所需或所設計圖案寬度一致的圖案尺寸。 藉由將本發明之電漿曝光方法施用至光阻圖案25上， 不但可避免於光阻圖案25中之平面的問題，亦可避免圖案 寬度的偏差問題。 【第一實施例】 第7 A至7H圖係顯示根據本發明第一實施例之半導體 元件的製造方法。 參照第7A圖，一於其上攜載一半導體元件，如M〇SFET (未示出）之底材41係被一 Si02或一有機SOG之間層絕緣薄 膜42所覆蓋，而於第7B圖之步驟中，一傳導層43係藉由 連績沈積分別典型地具有70nm、400nm與70nm之一 TiN/Ti 結構之阻擋層43a、一 Al-Cu合金層43b與其他TiN/Ti結構 之阻擋層43c，而形成於該間層絕緣薄膜42上。 (請先閲讀背面之注意事項寫本頁) ρΐ 裝. 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -19- 580733 A7 _____B7 五、發明説明（17 ) 接著，於第7C圖之步驟中，一具厚度約3〇nmiSi〇N 或SiN之抗反射薄膜44係形成於該傳導層43上，而一具有 刖述式（3)或式（4)之DUV光阻的光阻薄膜45係於第7D圖之 步驟中形成於該抗反射薄膜44上。光阻薄膜45係接著於第 7D圖之步驟中被曝光至由尺怀激光雷射或ArF激光雷射所 產生之DUV波長幅射下，而一參考標號亦定為45之光阻 圖案係於第7E圖之步驟中藉由以一鹼性顯影溶液執行顯 影程序而形成。 隨後，於第7E圖之步驟中，攜載如此形成之光阻圖案 45的底材41係被導入第5圖之乾蝕刻裝置的乾蝕刻室34 内，而該光阻圖案45係被曝光至任一由Ar、Ar與CF4之混 合物或A之電漿。由於第7E圖之電漿曝光程序，於該光 阻圖案45之表面上係形成一抵抗層。 接著，於第7F圖之步驟中，第7E圖之結構係被合併 於第5圖之乾餘刻裝置30的乾餘刻室35中，而抗反射薄膜44 係於CL與BCI3之混合氣體電漿中，同時使用前述光阻圖 案45作為一姓刻光罩，而被置於一圖案形成程序。 隨後’於第7G圖之步驟中，傳導層43係藉由使用類 似於前述之CL與BCI3之混合氣體電漿，同時使用光阻圖 案45作為一姓刻光罩，而於相同的乾姓刻室35内被置於一 圖案形成程序。由於該乾蝕刻程序，係獲得所需的導體圖 案。 接著，於第7H之步驟中，第7G圖之結構係被前進至 一第5圖之乾蝕刻裝置30的灰化室中，且該光阻圖案係藉 本紙張尺度適用中國國家標準（CNS ) a4規格（210X 297公釐） (請先閲讀背面之注意事項3寫本頁) 訂 -線 經濟部智慧財產局員工消費合作社印製 -20- 580733 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（18 ) 由一灰化程序而被移除。 根據本發明之前述方法，一抵抗層係於第7]5圖之電漿 曝光程序中被形成於光阻圖案45之表面上，而甚至當乾蝕 刻程序執行於第7F圖或第7G圖之步驟中時，光阻圖案45 亦不會有平面形成。由於一非沈積性氣體，如Ar、Ar與CF4 之混合物或N2係使用於第7E圖之電漿曝光程序中，由光 阻圖案之尺寸改變，或取決於圖案密度之圖案寬度改變所 造成的姓刻位移問題係可被成功地避免。 於本實施例之前述方法中，亦可將第7E圖之電漿曝光 程序執行在使用於第7F圖或第7G圖之乾蝕刻程序的相同 加工室中。 由於使用於本實施例之光阻圖案45係由一於DUV波長 具光敏性之DUV光阻薄膜所形成，本實施例之方法係適 於使用以KrF激光雷射或ArF激光雷射所產生之DUV幅射 的高解析曝光程序。 必須注意的是，該抗反射薄膜44係不限於SiON，亦 可使用其他材料，如Si02、TiN或C。 【第二實施例】 第8A至8C圖係顯示根據本發明第二實施例之具多晶 矽閘極之半導體元件的製造方法。 參照第8A圖，該半導體元件係被建構於一 si底材51 上’而一閘極氧化薄膜52係於第8B圖之步驟中藉由該si底 材51之熱氧化程序而形成於該Si底材51上。 接著，於第8C圖之步驟中，一多晶石夕薄膜53係典型 (請先閲讀背面之注意事項API、寫本頁} .裝· -訂 線 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公慶） -21- 經濟部智慧財產局員工消費合作社印製 問 接 580733 五、發明説明（19 ) 地藉由一 CVD方法而形成於 ,“ / 該閘極氧化薄膜52上,而一光 阻圖案54係藉由一光 、’光或顯影程序而形成於該
多晶矽薄膜53上。於第8D 固Y為了喃化起見，抗反射 薄膜之例示說明係被省略。 隨後，於第8Ε圖之舟縣. 園之乂驟中，光阻圖案54係曝光至一稀 有氣體（如Ar)之電漿，或一豨右 稀有乳體與一含氟氣體之氣體 混合物，或-ν2氣趙之„，而類似於前述實施例，一 抵抗層係形成於該光阻圖案54之表面上。於電漿曝光程序 期間，未例示說明之抗反射薄膜係根據光阻圖㈣而被形 成圖案。 接著，於第8F圖之步驟中，該多晶石夕薄膜辦底下的 閘極氧化薄膜52係藉由使用Cl2與〇2作為㈣氣體，同時 使用光阻圖案45作為一姓刻光罩之乾㈣程序而被形成圖 案’而於灰化該光阻圖案45後，於該Si底材51上係獲得第 8G圖之閘極結構。 於本實施例中，由於第把圖之電漿曝光程序，一抵 抗層係形成於該光阻圖案54中，而於光阻圖案54中之平面 形成問題係被有效地排除。藉此，該閘電極圖案53係形成 有一控制的圖案寬度，而具有此一閘電極圖案53之半導體 元件係以一控制的閘長為特徵。由於第8E圖中之電漿曝 光程序係於一非沈積性氣體中執行，故沒有蝕刻位移之 題。 【第三實施例】 第9A至9F圖係顯示根據本發明第三實施例之具一 本紙張又度適用中國國家標準（CNS ) A4規格（21〇χ297公廣）
-22· 580733 A7 B7 五、發明説明（ 經濟部智慧財產局員工消費合作社印製 觸孔之半導體元件的製造方法。 參照第9A圖，一 Si底材61係被一有機s〇G薄膜或 CVD-Si〇2薄膜之間層絕緣薄膜62所覆蓋，而一光阻薄膜〇 係於第9B圖之步驟中由未例示說明之抗反射薄膜而形成 於該間層絕緣薄膜62上。再者，光阻薄膜63係被置於一 DUV曝光與顯影程序，以形成一於光阻薄膜〇中之光阻 開口 63A 〇 接著，於第9D圖之步驟中，如此形成圖案之光阻薄 膜63係被置於一電漿曝光程序，其中該光阻薄膜〇係曝光 至一稀有氣體（如Ar)之電漿，或一稀有氣體與一含氟氣體 之氣體混合物的電漿，或—A氣體之電漿，而於該光阻 圖案63上係形成一抵抗層。再者，前述電漿曝光程序達成 形成一對應於光阻開口 63A之抗反射薄膜圖案。 再者，於第9E圖之步驟中，該間層絕緣薄膜62係被置 於一乾蝕刻程序，同時使用該光阻圖案63作為一光罩，而 於該間層絕緣薄膜62中係形成一對應於光阻開口 63 A之接 觸孔62 A。 藉由以一灰化程序而移除該光阻圖案63，而獲得第9F 圖所需之接觸結構。 於本實施例中，由於第9D圖步驟中之電漿曝光程序， 光阻圖案63係實質上免除平面形成，而接觸孔62 a係以一 準確控制的直徑形成《藉由於第9J)圖步驟中使用非沈積 性電漿氣體’由光阻開口 63 A之尺寸改變所導致之蝕刻位 移的問題係被成功地避免。 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公慶） (請先閲讀背面之注意事項 -- 寫本頁) 訂
1 - -23· 580733 A7 ______B7 五、發明説明（21) 再者’本發明並非限制於上述所描述的實施例，不同 的變化與修飾可在不偏離本發明之範圍下達成。 元件標號對照： 經濟部智慧財產局員工消費合作社印製 33 傳輸臂 11 Si底材 34 第一乾蝕刻室 12 Sicv薄膜 35 第二乾蝕刻室 13 A1層 36 灰化室 14 抗反射薄膜 42 間層絕緣薄膜 15 光阻薄膜（圖案） 43 傳導層 15a、 15b 平面（facet) 43a 阻擋層 21 Si底材 43b Al-Cu合金層 22 Si02薄膜 43c 阻擋層 23 傳導層 44 抗反射薄膜 23A 阻擋層 45 光阻薄膜（圖案） 23B 導體層 51 Si底材 23C 頂阻擋層 52 閘極氧化薄膜 24 抗反射薄膜 53 多晶矽薄膜 25 光阻薄膜（圖案） 54 光阻圖案 25a 頂面 61 Si底材 25b 平坦的頂面 62 間層絕緣薄膜 25c 側邊延伸部分 62A 接觸孔 31 負載機構 63 光阻薄膜（圖案） 32 真空傳輸室 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項 — 寫本頁) 、π
-24-，
Claims (1)
- 六、申請專利範圍 第謝_號專利申請案申請專利範圍修正本 h 一種製造半導體元件之方法，其包含下列步驟： ⑷於一導體層上形成一光阻圖案； 一^料光阻圖案^至下靠—種電聚中： I稀有氣體之電漿、-稀有氣體與-含氟氣體之混合 的電漿與—N2之電漿，且不會在該導體層中造成實 質的韻刻；及 ^成貫 ⑷於步驟（b)後，對該導體層施用—乾钱刻程 序，同時使用該光阻圖案作為光罩； 其中該方法進一步包含一移除一抗反射薄膜之步 —亥移除。亥抗反射薄膜之步驟係與該步驟⑻同時執 行0 I如申請專利範圍第1項之方法，其中該形成該光阻圖案 之该步驟係包含-以深紫外線幅射曝光該光阻薄膜之 步驟。 申明專利㈣第1項之方法，其中該光阻薄膜包含一 於深紫外線波長具有光敏性之KrF或ArF光阻。 4·如申請專利範圍第！項之方法，其中該導體層於其上攜 載一選自包含SiON、Si〇2、丁抗反射薄臈。 士：玥專利靶圍第1項之方法，其中該步驟⑻係於第 ▲,中進行，而該步驟（c)係於以真空傳輸途徑連接至 該第一室之第二室中進行。 ★申胡專利範圍第1項之方法，其中該步驟⑻與該步 驟（C)係連續地於—般室中進行。 580733 ABCD 六、申請專利範圍 7. -種:造半導體元件之方法’其包含下列步驟： a於一導體層上形成一光阻圖案；-：氣曝…列任- 物的電將斑* #有乳體與-含氟氣體之混合 物的電漿與一 N2之電漿；及 σ ⑷於步驟㈨後’對該導體層施用 時使用該光阻圖案作為光罩，該乾_程。 在不含S之環境下進行； 序係 其中該方法進一步包含-移除一抗反射薄膜之牛 =該移除該抗反射薄膜之步驟係與該步驟（b)同時^ 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐）-26-
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10255622A JP2000091318A (ja) | 1998-09-09 | 1998-09-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW580733B true TW580733B (en) | 2004-03-21 |
Family
ID=17281318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW088108086A TW580733B (en) | 1998-09-09 | 1999-05-18 | Dry etching process and a fabrication process of a semiconductor device using such a dry etching process |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6136723A (zh) |
| JP (1) | JP2000091318A (zh) |
| KR (1) | KR100293975B1 (zh) |
| TW (1) | TW580733B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI404140B (zh) * | 2009-05-11 | 2013-08-01 | Hitachi High Tech Corp | 乾蝕刻方法 |
| TWI682440B (zh) * | 2015-06-30 | 2020-01-11 | 日商艾普凌科有限公司 | 半導體裝置的製造方法 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100603844B1 (ko) * | 1999-08-26 | 2006-07-24 | 엘지.필립스 엘시디 주식회사 | 액정표시소자의 화소전극의 제조방법. |
| US7125496B2 (en) * | 2001-06-28 | 2006-10-24 | Hynix Semiconductor Inc. | Etching method using photoresist etch barrier |
| KR100533967B1 (ko) * | 2001-12-17 | 2005-12-07 | 주식회사 하이닉스반도체 | 불화아르곤 노광원을 이용한 패턴 형성 방법 |
| WO2003007357A1 (fr) * | 2001-07-10 | 2003-01-23 | Tokyo Electron Limited | Procede de gravure a sec |
| US20040253823A1 (en) * | 2001-09-17 | 2004-12-16 | Taiwan Semiconductor Manufacturing Co. | Dielectric plasma etch with deep uv resist and power modulation |
| US7270761B2 (en) * | 2002-10-18 | 2007-09-18 | Appleid Materials, Inc | Fluorine free integrated process for etching aluminum including chamber dry clean |
| KR100858874B1 (ko) | 2002-12-26 | 2008-09-17 | 주식회사 하이닉스반도체 | 불화아르곤 노광원을 이용한 반도체소자 제조방법 |
| TW587279B (en) * | 2003-03-12 | 2004-05-11 | Macronix Int Co Ltd | Method for forming bi-layer photoresist and application thereof |
| WO2004102279A2 (en) * | 2003-05-19 | 2004-11-25 | Koninklijke Philips Electronics N.V. | Method of manufacturing an electronic device |
| JP2005268454A (ja) * | 2004-03-17 | 2005-09-29 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| WO2005106936A1 (ja) * | 2004-04-30 | 2005-11-10 | Ebara Corporation | 基板の処理装置 |
| JP4447419B2 (ja) * | 2004-09-29 | 2010-04-07 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US7390753B2 (en) * | 2005-11-14 | 2008-06-24 | Taiwan Semiconductor Mfg. Co., Ltd. | In-situ plasma treatment of advanced resists in fine pattern definition |
| US20090065820A1 (en) * | 2007-09-06 | 2009-03-12 | Lu-Yang Kao | Method and structure for simultaneously fabricating selective film and spacer |
| JP4972594B2 (ja) * | 2008-03-26 | 2012-07-11 | 東京エレクトロン株式会社 | エッチング方法及び半導体デバイスの製造方法 |
| KR101082134B1 (ko) * | 2010-03-16 | 2011-11-09 | 삼성모바일디스플레이주식회사 | 드라이 에칭 장치를 이용한 터치 스크린 패널의 제작방법 |
| JP5674375B2 (ja) * | 2010-08-03 | 2015-02-25 | 東京エレクトロン株式会社 | プラズマ処理方法及びプラズマ処理装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01288853A (ja) * | 1988-05-17 | 1989-11-21 | Fujitsu Ltd | ドライエッチング方法 |
| JPH01304730A (ja) * | 1988-06-01 | 1989-12-08 | Mitsubishi Electric Corp | 半導体製造装置 |
| JPH0794467A (ja) * | 1993-09-22 | 1995-04-07 | Sony Corp | ドライエッチング方法 |
| US5807790A (en) * | 1996-05-07 | 1998-09-15 | Advanced Micro Devices, Inc. | Selective i-line BARL etch process |
| US5920796A (en) * | 1997-09-05 | 1999-07-06 | Advanced Micro Devices, Inc. | In-situ etch of BARC layer during formation of local interconnects |
-
1998
- 1998-09-09 JP JP10255622A patent/JP2000091318A/ja active Pending
-
1999
- 1999-05-18 KR KR1019990017712A patent/KR100293975B1/ko not_active IP Right Cessation
- 1999-05-18 TW TW088108086A patent/TW580733B/zh active
- 1999-05-26 US US09/318,613 patent/US6136723A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI404140B (zh) * | 2009-05-11 | 2013-08-01 | Hitachi High Tech Corp | 乾蝕刻方法 |
| TWI682440B (zh) * | 2015-06-30 | 2020-01-11 | 日商艾普凌科有限公司 | 半導體裝置的製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000022632A (ko) | 2000-04-25 |
| KR100293975B1 (ko) | 2001-06-15 |
| US6136723A (en) | 2000-10-24 |
| JP2000091318A (ja) | 2000-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW580733B (en) | Dry etching process and a fabrication process of a semiconductor device using such a dry etching process | |
| TW498407B (en) | UV-enhanced silylation process to increase etch resistance of ultra thin resists | |
| JP4420592B2 (ja) | 半導体素子の微細パターン形成方法 | |
| US11437238B2 (en) | Patterning scheme to improve EUV resist and hard mask selectivity | |
| TWI379354B (en) | Method of etching extreme ultraviolet light(euv) photomasks | |
| JP4953825B2 (ja) | 取外し可能ハードマスクを用いたレチクル製造 | |
| TW533505B (en) | Process for forming sub-lithographic photoresist features | |
| US7384728B2 (en) | Method of fabricating a semiconductor device | |
| US7846843B2 (en) | Method for manufacturing a semiconductor device using a spacer as an etch mask for forming a fine pattern | |
| JP5690882B2 (ja) | 炭素質ハードマスクによる二重露光パターニング | |
| US6861367B2 (en) | Semiconductor processing method using photoresist and an antireflective coating | |
| US6811959B2 (en) | Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks | |
| KR20100134418A (ko) | 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법 | |
| TW541591B (en) | Method for etching a surface and for etching a substrate for semiconductor devices | |
| JPH06342744A (ja) | ａ−Ｃによる反射防止 | |
| KR20040013584A (ko) | 반도체 소자 제조 방법 | |
| TWI229905B (en) | Method for controlling critical dimension by utilizing resist sidewall protection | |
| TWI285915B (en) | Method of treating surface of photoresist layer and method of forming patterned photoresist layer | |
| JPH10303183A (ja) | パターンの形成方法 | |
| TW445532B (en) | Method to enhance etching selectivity between photo resist layer and etched layer | |
| TWI292587B (en) | Composite photoresist for pattern transferring | |
| TW426981B (en) | Method of defining conduction wire | |
| KR20030002665A (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR20030086838A (ko) | 이온주입 마스크 형성방법 | |
| KR20080009581A (ko) | 반도체 장치의 형성 방법 |