JPH0794467A - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JPH0794467A
JPH0794467A JP23627193A JP23627193A JPH0794467A JP H0794467 A JPH0794467 A JP H0794467A JP 23627193 A JP23627193 A JP 23627193A JP 23627193 A JP23627193 A JP 23627193A JP H0794467 A JPH0794467 A JP H0794467A
Authority
JP
Japan
Prior art keywords
etching
film
resist mask
antireflection film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP23627193A
Other languages
English (en)
Inventor
Namisato Akiba
波里 秋庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP23627193A priority Critical patent/JPH0794467A/ja
Publication of JPH0794467A publication Critical patent/JPH0794467A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 SiON(酸化窒化シリコン)反射防止膜を
積層した被エッチング材料層の異方性エッチングを行
う。 【構成】 バリヤメタル2、Al−1%Si層3、Si
ON反射防止膜4がこの順に積層されてなるAl系多層
膜のエッチングを行う前に、斜め回転イオン注入により
レジスト・マスク6の表面を表面硬化層7で被覆し、エ
ッチング耐性を高める。あるいは、フルオロカーボン系
のガスを用いたプラズマ照射により、SiON反射防止
膜4のエッチングと表面硬化層7の形成を同時に行って
も良い。 【効果】 SiON反射防止膜のエッチング中にO*
放出されても、レジスト・マスク6のエッジが横方向に
後退しないので、寸法変換差が抑制され、異方性形状が
得られる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造等の微
細加工分野において行われるドライエッチング方法に関
し、特に酸素を含有する反射防止膜と積層された被エッ
チング材料層の異方性エッチングを実現する方法に関す
る。
【0002】
【従来の技術】半導体装置の高集積化が加速度的に進行
するに伴い、その最小加工寸法も急速に縮小されてい
る。たとえば、現状で量産ラインに移行されている16
MDRAMの最小加工寸法は約0.5μmであるが、次
世代の64MDRAMでは0.35μm以下(サブハー
フミクロン)、次々世代の256MDRAMでは0.2
5μm以下(クォーターミクロン)に縮小されるものと
みられている。
【0003】この微細化度は、マスク・パターンを形成
するフォトリソグラフィ技術に依存するといっても過言
ではない。現行の0.5μmクラスの加工には、高圧水
銀ランプのg線(波長436nm)やi線(波長365
nm)等の可視〜近紫外光源が用いられているが、0.
35μm〜0.25μmクラスでは遠紫外領域のエキシ
マ・レーザ光、たとえば波長248nmのKrFエキシ
マ・レーザが必要となる。
【0004】ところが、エキシマ・レーザ光は単一波長
の光であるため、レジスト膜内における多重干渉により
定在波効果が発生し易くなっている。これにより、ウェ
ハ面の段差の上下でレジスト・パターンの寸法が変化し
たり、レジスト・パターン側壁面にひだ状の凹凸が形成
される等の問題が生じている。そこで、下地材料層から
の反射光を弱めるための反射防止膜が必須となる。
【0005】反射防止膜の構成材料としては、従来から
アモルファス・シリコン、TiN、TiON等が多く用
いられてきたが、近年、SiON(酸化窒化シリコン)
が遠紫外領域において良好な光学特性を有することが示
され、エキシマ・レーザ・リソグラフィへの適用が期待
されている。たとえば、W(タングステン)−ポリサイ
ド膜やAl系材料膜の反射率をSiON膜で抑制した微
細電極加工が、典型的なプロセスとなる。
【0006】
【発明が解決しようとする課題】ところで、かかるフォ
トリソグラフィによりレジスト・マスクのパターニング
が終了した後には、次工程のエッチング工程において当
然、反射防止膜もエッチングされることとなる。ここ
で、エッチング中にSiONから放出される酸素系活性
種により、レジスト・マスクの後退、あるいはこれに伴
う下地材料層の形状劣化が生ずる虞れがあることが明ら
かとなってきた。この問題を、図4ないし図6を参照し
ながら説明する。
【0007】図4は、エッチング開始前のウェハの状態
を示したものである。すなわち、層間絶縁膜11上にA
l系多層膜15が積層され、さらにこの上にエキシマ・
レーザ・リソグラフィにより約0.25μmのパターン
幅を有するレジスト・マスク16が形成されている。こ
こで、上記Al系多層膜15は、下層側から順にバリヤ
メタル12、Al−1%Si層13、SiON反射防止
膜14が順次積層されたものである。さらに上記バリヤ
メタル12は、たとえばTi膜/TiON膜/Ti膜の
3層構造を有するものである。
【0008】このAl系多層膜15を塩素系ガスを用い
てエッチングすると、エッチングの進行に伴ってパター
ンの側壁面上には、レジスト・マスク16のフォワード
・スパッタにより供給される分解生成物に由来するカー
ボン系ポリマーが堆積し、側壁保護膜17が形成され
る。この結果、ジャストエッチング終了時には図5に示
されるように、異方性形状を有するAl系配線パターン
が形成される。なお、図中、エッチング後の各材料層
は、元の符号に添字aを付して示してある。
【0009】しかし、ここまでの過程では、SiON反
射防止膜14のエッチング中に放出されるO* やイオン
・スパッタ作用によりレジスト・マスク16も徐々に後
退するので、SiON反射防止膜14aの端面がテーパ
ー化した状態で露出している。
【0010】ところで、SiONの元素組成比はおおよ
そSi:O:N=2:1:1であり、SiO2 に比べて
Siリッチである。つまり、SiON反射防止膜14
は、塩素系プラズマに対する耐性が弱い。したがって、
この状態でオーバーエッチングを行うと、SiON反射
防止膜14aのうちレジスト・マスク16のエッジから
外へ露出した部分がプラズマ中のイオンにスパッタさ
れ、活性なO* が大量に放出されてしまう。このO
* は、カーボン系の側壁保護膜17をCOx の形で除去
し、側壁保護効果を低下させる。
【0011】この結果、Al−1%Si層13aの側壁
面が浸触され、図6に示されるようにアンダーカットを
生じたAl−1%Si層13bが形成されてしまう。こ
のように、Al系配線パターンの異方性形状が劣化する
と、配線抵抗が設計値から外れる他、層間絶縁膜のカバ
レッジ(被覆性)が劣化したり、アフターコロージョン
が増大する等の深刻な問題を招く。
【0012】かかる異方性形状の劣化は、上述のSiO
N反射防止膜14に限らず、酸素を容易に放出し得る他
の反射防止膜を用いた場合にも、またAl系多層膜15
のみならずW−ポリサイド膜等の他の配線材料層をエッ
チングの対象とした場合にも、同様に起こり得る現象で
ある。そこで本発明は、酸素を含有する反射防止膜と積
層された積層膜系のエッチングにおいて、該反射防止膜
に由来する異方性の劣化を防止する方法を提供すること
を目的とする。
【0013】
【課題を解決するための手段】本発明のドライエッチン
グ方法は、上述の目的を達するために提案されるもので
あり、酸素を含有する反射防止膜で表面を被覆された被
エッチング材料層をレジスト・マスクを介してエッチン
グする際に、少なくとも前記被エッチング材料層のエッ
チングに先立ち、前記レジスト・マスクの少なくともパ
ターン側壁面の硬化処理を行うものである。
【0014】ここで、上記被エッチング材料層とは、フ
ォトリソグラフィの解像度を向上させるために反射防止
膜を必要とする反射率の比較的高い材料層であり、典型
的にはW−ポリサイド膜、Al系多層膜等の配線材料層
である。上記硬化処理は、反射防止膜をエッチングした
後に行っても良いが、下地の被エッチング材料層への影
響を避ける観点からは、反射防止膜をエッチングする前
に行うか、あるいは反射防止膜のエッチングと同時に行
うことが特に有効である。
【0015】上記硬化処理の手段としては、イオン注入
またはプラズマ照射を挙げることができる。イオン注入
やプラズマ照射によりレジスト・マスクの表面が硬化
し、O* に対する耐性が高まる現象は、たとえば高ドー
ス量注入やプラズマ・エッチングを経たレジスト・マス
クがアッシングされにくくなる現象を通じて良く知られ
ている。本発明では、この現象をレジスト・マスクの横
方向の後退を防止するために利用するのであるから、少
なくともパターン側壁面を硬化させなければならない。
【0016】かかる硬化をイオン注入により行う場合に
は、たとえば斜め回転イオン注入技術を適用する。この
とき用いられるイオン種やドース量は、後工程における
アッシングを著しく困難とせず、また不要な汚染を招か
ない範囲で適宜選択することができる。特に好適なイオ
ン種は、Ar+ ,Si+ 等の不活性イオンである。この
イオン注入は、反射防止膜のエッチング前に行うことが
特に好ましい。これは、イオンの投影飛程を該反射防止
膜の膜厚よりも小さく設定することにより、下地の被エ
ッチング材料層への悪影響が回避されるからである。
【0017】一方、かかる硬化をプラズマ照射により行
う場合には、これを反射防止膜のエッチングの前後いず
れで行っても良い。ただし、下地の被エッチング材料層
に対する影響を回避する観点からは、反射防止膜のエッ
チング前に行うか、あるいはこのプラズマ処理を反射防
止膜のエッチングを兼ねて行うことが特に望ましい。な
お、エッチング終了後に硬化したレジスト・マスクを除
去するには、H2 プラズマ処理でレジスト・マスクを脆
弱化させた後、通常のO2 プラズマ・アッシングまたは
3 アッシングを行う等の方法を用いれば良い。
【0018】ここで、前記酸素を含有する反射防止膜の
構成材料としては、今後のエキシマ・レーザ・リソグラ
フィに対応させる観点から、SiON系材料が特に好適
である。このSiON系材料には、成膜時のガス組成に
応じてHが含まれていても良い。
【0019】
【作用】本発明では、少なくとも被エッチング材料層の
エッチングに先立ち、前記レジスト・マスクの少なくと
もパターン側壁面が硬化されるので、該被エッチング材
料層のエッチング中にレジスト・マスクの横方向の後退
が生じなくなる。これにより、反射防止膜の端面の露出
が防止されるので、SiONのように酸素を含む反射防
止膜を用いた場合にも、酸素系活性種の放出が起こらな
くなる。したがって、被エッチング材料層の側壁面上に
既に形成された側壁保護膜がオーバーエッチング中に除
去されることもなくなり、良好な異方性形状を維持する
ことができる。
【0020】上記硬化はイオン注入やプラズマ照射によ
り行われるが、これは、取り込まれたイオンによりレジ
スト高分子が架橋構造をとることや、エッチング生成物
がレジスト構造中に取り込まれることにより進行する。
しかも、かかる硬化を起こしたレジスト・マスクは、酸
素系化学種に対する耐性が高い。したがって、硬化処理
後または硬化処理と同時に反射防止膜のエッチングを行
う場合にも、該反射防止膜から放出される酸素系活性種
によりレジスト・マスクが後退することはない。
【0021】
【実施例】以下、本発明の具体的な実施例について説明
する。
【0022】実施例1 本実施例は、Al系配線加工において、SiON反射防
止膜を含むAl系多層膜をエッチングする前に、イオン
注入を行ってレジスト・マスクの表面を硬化させた例で
ある。このプロセスを、図1ないし図3を参照しながら
説明する。
【0023】まず、図1に示されるように、SiO2
間絶縁膜1上にAl系多層膜5が積層され、さらにその
上にレジスト・マスク6が形成された5インチ径のウェ
ハを用意した。ここで、上記Al系多層膜5は、下層側
から順にバリヤメタル2、Al−1%Si層3、SiO
N反射防止膜4が順次積層されたものである。上記バリ
ヤメタル2は、たとえばTi膜/TiON膜/Ti膜の
3層構造を有する。上記SiON反射防止膜4は、プラ
ズマCVD法により約30nmの厚さに成膜されてい
る。また上記レジスト・マスク6は、一例としてポジ型
化学増幅系レジスト材料(シプレー社製:商品名XP8
843)を用い、KrFエキシマ・レーザ・リソグラフ
ィにより約0.25μmのパターン幅に形成されたもの
である。
【0024】このウェハに対し、Ar+ の斜め回転イオ
ン注入を、一例としてとイオン加速電圧10keV、ド
ース量1×1015/cm2 の条件で行った。これによ
り、図1に示されるように、レジスト・マスク6の側壁
面から上面にわたって表面硬化層7が形成された。なお
このときのAr+ は、レジスト・マスク6で被覆されな
い領域にも注入されるが、上記のイオン注入条件はAr
+ の投影飛程がSiON反射防止膜4の膜厚を超えない
ように設定されている。したがって、下地のAl−1%
Si層3が影響を受けないことはもちろんであるが、後
工程におけるSiON反射防止膜4のエッチング速度を
増大させる効果も得られる。
【0025】次に、このウェハをRFバイアス印加型有
磁場マイクロ波プラズマ・エッチング装置にセットし、
一例として下記の条件でAl系多層膜5をエッチングし
た。 BCl3 流量 60 SCCM Cl2 流量 90 SCCM ガス圧 2.1 Pa マイクロ波電流 30 mA(2.45 G
Hz) RFバイアス・パワー 50 W(2 MHz)
【0026】上記のガス組成はAlエッチング用の標準
的な塩素系ガス組成であるが、SiON反射防止膜4や
Ti系のバリヤメタル2も一括してエッチングすること
ができる。図2には、このエッチングがAl−1%Si
層3の中途部まで進行した状態を示す。ここではレジス
ト・マスク6が表面硬化層7により強化されているた
め、プラズマからのイオン照射、あるいはSiON反射
防止膜4のエッチング中に放出されるO* に対して高い
耐性を示す。したがって、レジスト・マスク6の横方向
の後退が生じず、エッチングは寸法変換差を生ずること
なく進行した。
【0027】なおこのエッチング過程では、該レジスト
・マスク6からの炭素系ポリマー供給による側壁保護効
果は余り期待できないが、SiO2 層間絶縁膜1に対し
て十分な選択性が確保できる範囲でRFバイアスを印加
している。このため、Al系多層膜5のエッチングが終
了した後には、図3に示されるように、良好な異方性形
状を有するAl系配線パターン5aを形成することがで
きた。なお、図中、エッチング後の各材料は、エッチン
グ前の各材料層の符号に添字aを付して表した。
【0028】また、この異方性形状は、オーバーエッチ
ング中にも維持された。
【0029】エッチング終了後には、H2 プラズマ処理
により上記表面硬化層7を脆弱化させた後、O2 ガスを
用いたマイクロ波ダウンフロー・アッシングを行った。
これにより、残渣を発生させることなくレジスト・マス
ク6を除去することができた。
【0030】実施例2 本実施例は、同様のAl系配線加工において、SiON
反射防止膜のエッチングを行いながらレジスト・マスク
の表面を硬化させた例である。まず、実施例1で用いた
ものと同じウェハ、すなわちSiO2 層間絶縁膜1上に
Al系多層膜5と所定の形状にパターニングされたレジ
スト・マスク6が形成されたウェハを用意し、これをマ
グネトロン・エッチング装置にセットし、一例として下
記の条件でSiON反射防止膜4をエッチングした。
【0031】 CHF3 流量 75 SCCM O2 流量 10 SCCM ガス圧 2.1 Pa RFパワー 300 W(13.56 MH
z)
【0032】上記のエッチング・ガス組成は、典型的に
はSiO2 系材料のエッチングに用いられるものであ
る。上記SiON反射防止膜4はSiが構成元素の約5
割を占め、SiO2 とSiの中間的なエッチング特性を
有する。このため、上述のようにフルオロカーボン系ガ
スを用いた場合には、炭素系ポリマーの堆積効果により
塩素系ガスを用いた場合に比べてエッチング時間が延長
する。しかし、この間にレジスト・マスク6の表面には
十分なプラズマ照射が行わることとなり、表面硬化層7
が形成される。
【0033】このようにして表面硬化層7が形成された
後は、実施例1で上述したようなBCl3 /Cl2 混合
ガスを用いてAl−1%Si層3およびバリヤメタル2
をエッチングした。ここでは、レジスト・マスク6の横
方向の後退が防止されているために、エッチングが寸法
変換差を生ずることなく異方的に進行した。エッチング
終了後には、H2 プラズマ処理とダウンフロー・アッシ
ングを組み合わせて行うことにより、残渣を発生させる
ことなくレジスト・マスク6を除去することができた。
【0034】以上、本発明を2例の実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではなく、たとえばサンプル・ウェハの構成、イオ
ン注入条件、使用するエッチング装置、エッチング条件
等の詳細が適宜変更可能であることは言うまでもない。
【0035】
【発明の効果】以上の説明からも明らかなように、本発
明では少なくとも被エッチング材料層のエッチングが始
まる以前にレジスト・マスクの側壁面を硬化させること
によりそのエッチング耐性を高めているので、酸素を含
む反射防止膜のエッチングに伴ってO* が発生してもレ
ジスト・マスクが後退しない。したがって、寸法変換差
を抑制し、良好な異方性形状を達成することができる。
【0036】本発明は特に、エキシマ・レーザ・リソグ
ラフィ用の反射防止膜として有望なSiONを用いてA
l系多層膜の加工を行う場合のような、次世代以降の配
線加工プロセスに典型的に適用することができ、その産
業上の利用価値は著しく高いものである。
【図面の簡単な説明】
【図1】本発明を適用したAl系配線加工において、A
l系多層膜のエッチング前にイオン注入を行うことによ
り、レジスト・マスクの表面に表面硬化層を形成した状
態を示す模式的断面図である。
【図2】図1のAl系多層膜中、Al−1%Si層が途
中までエッチングされた状態を示す模式的断面図であ
る。
【図3】図2のAl系多層膜のエッチングが終了し、A
l系配線パターンが形成された状態を示す模式的断面図
である。
【図4】従来のAl系配線加工において、エッチング前
のウェハの状態を示す模式的断面図である。
【図5】図4のレジスト・マスクの後退に伴ってSiO
N反射防止膜の端面が露出した状態を示す模式的断面図
である。
【図6】図5のAl−1%Si層にアンダカットが生じ
た状態を示す模式的断面図である。
【符号の説明】
1 ・・・SiO2 層間絶縁膜 2 ・・・バリヤメタル 3 ・・・Al−1%Si層 4 ・・・SiON反射防止膜 5 ・・・Al系多層膜 5a・・・Al系配線パターン 6 ・・・レジスト・マスク 7 ・・・表面硬化層

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 酸素を含有する反射防止膜で表面を被覆
    されてなる被エッチング材料層をレジスト・マスクを介
    してエッチングするドライエッチング方法において、 少なくとも前記被エッチング材料層のエッチングに先立
    ち、前記レジスト・マスクの少なくともパターン側壁面
    の硬化処理を行うことを特徴とするドライエッチング方
    法。
  2. 【請求項2】 前記硬化処理は、前記反射防止膜のエッ
    チングに先立って行われることを特徴とする請求項1記
    載のドライエッチング方法。
  3. 【請求項3】 前記硬化処理は、イオン注入により行わ
    れることを特徴とする請求項1または請求項2に記載の
    ドライエッチング方法。
  4. 【請求項4】 前記硬化処理は、プラズマ照射により行
    われることを特徴とする請求項1または請求項2に記載
    のドライエッチング方法。
  5. 【請求項5】 前記プラズマ照射が前記反射防止膜のエ
    ッチングを兼ねて行われることを特徴とする請求項4記
    載のドライエッチング方法。
  6. 【請求項6】 前記反射防止膜は、SiON系材料から
    なることを特徴とする請求項1ないし請求項5のいずれ
    か1項に記載のドライエッチング方法。
JP23627193A 1993-09-22 1993-09-22 ドライエッチング方法 Withdrawn JPH0794467A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23627193A JPH0794467A (ja) 1993-09-22 1993-09-22 ドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23627193A JPH0794467A (ja) 1993-09-22 1993-09-22 ドライエッチング方法

Publications (1)

Publication Number Publication Date
JPH0794467A true JPH0794467A (ja) 1995-04-07

Family

ID=16998313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23627193A Withdrawn JPH0794467A (ja) 1993-09-22 1993-09-22 ドライエッチング方法

Country Status (1)

Country Link
JP (1) JPH0794467A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997050117A1 (en) * 1996-06-26 1997-12-31 Advanced Micro Devices, Inc. Method of etching conductive lines through an etch resistant photoresist mask
KR19990003895A (ko) * 1997-06-26 1999-01-15 김영환 선폭 균일도를 향상시킨 사진 식각 방법
US6025268A (en) * 1996-06-26 2000-02-15 Advanced Micro Devices, Inc. Method of etching conductive lines through an etch resistant photoresist mask
US6136723A (en) * 1998-09-09 2000-10-24 Fujitsu Limited Dry etching process and a fabrication process of a semiconductor device using such a dry etching process
JP2003051443A (ja) * 2001-06-28 2003-02-21 Hynix Semiconductor Inc 半導体素子の微細パターン形成方法
KR100418120B1 (ko) * 2001-12-22 2004-02-14 동부전자 주식회사 반도체소자의 제조방법
KR100513568B1 (ko) * 1996-11-04 2005-11-28 어플라이드 머티어리얼스, 인코포레이티드 기판에대한포토리소그래픽처리의정확도를개선시키는방법및장치
US7390753B2 (en) * 2005-11-14 2008-06-24 Taiwan Semiconductor Mfg. Co., Ltd. In-situ plasma treatment of advanced resists in fine pattern definition

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997050117A1 (en) * 1996-06-26 1997-12-31 Advanced Micro Devices, Inc. Method of etching conductive lines through an etch resistant photoresist mask
US6025268A (en) * 1996-06-26 2000-02-15 Advanced Micro Devices, Inc. Method of etching conductive lines through an etch resistant photoresist mask
KR100513568B1 (ko) * 1996-11-04 2005-11-28 어플라이드 머티어리얼스, 인코포레이티드 기판에대한포토리소그래픽처리의정확도를개선시키는방법및장치
KR19990003895A (ko) * 1997-06-26 1999-01-15 김영환 선폭 균일도를 향상시킨 사진 식각 방법
US6136723A (en) * 1998-09-09 2000-10-24 Fujitsu Limited Dry etching process and a fabrication process of a semiconductor device using such a dry etching process
JP2003051443A (ja) * 2001-06-28 2003-02-21 Hynix Semiconductor Inc 半導体素子の微細パターン形成方法
KR100418120B1 (ko) * 2001-12-22 2004-02-14 동부전자 주식회사 반도체소자의 제조방법
US7390753B2 (en) * 2005-11-14 2008-06-24 Taiwan Semiconductor Mfg. Co., Ltd. In-situ plasma treatment of advanced resists in fine pattern definition

Similar Documents

Publication Publication Date Title
US6645851B1 (en) Method of forming planarized coatings on contact hole patterns of various duty ratios
US5750441A (en) Mask having a tapered profile used during the formation of a semiconductor device
US20060124587A1 (en) Method for fabricating semiconductor device using ArF photolithography capable of protecting tapered profile of hard mask
KR100272644B1 (ko) 드라이에칭방법
JP3161040B2 (ja) 半導体装置の製造方法
JP3441011B2 (ja) アモルファスカーボンを用いた半導体装置製造方法
JPS63104338A (ja) 複合絶縁層に傾斜のついた開口を形成する方法
US20050181604A1 (en) Method for structuring metal by means of a carbon mask
KR100293975B1 (ko) 건식 에칭 방법 및 건식 에칭 방법을 이용한 반도체 장치의 제조방법
US6103457A (en) Method for reducing faceting on a photoresist layer during an etch process
US6989219B2 (en) Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks
JP3511802B2 (ja) 金属配線の形成方法
JPH0794467A (ja) ドライエッチング方法
JPH0845906A (ja) パターン形成方法及び該パターン形成方法を用いた半導体装置の製造方法
JP3326663B2 (ja) 半導体装置の製造方法
JP3279016B2 (ja) ドライエッチング方法
JPH03174724A (ja) パターン形成方法
US6162586A (en) Method for substantially preventing footings in chemically amplified deep ultra violet photoresist layers
KR20070003336A (ko) 반도체 소자의 미세 패턴 형성 방법
JP3277652B2 (ja) ドライエッチング方法
JP3725811B2 (ja) 半導体装置の製造方法
JPH09167733A (ja) パターン形成方法
JP2000277494A (ja) 有機系反射防止膜のエッチング方法および半導体装置の製造方法
JP3453614B2 (ja) 半導体素子の微細パターン間隙の形成方法
JP3344027B2 (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001128