JP3725811B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3725811B2
JP3725811B2 JP2001313410A JP2001313410A JP3725811B2 JP 3725811 B2 JP3725811 B2 JP 3725811B2 JP 2001313410 A JP2001313410 A JP 2001313410A JP 2001313410 A JP2001313410 A JP 2001313410A JP 3725811 B2 JP3725811 B2 JP 3725811B2
Authority
JP
Japan
Prior art keywords
etching
layer
photoresist
auxiliary mask
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001313410A
Other languages
English (en)
Other versions
JP2003124190A (ja
Inventor
聡 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2001313410A priority Critical patent/JP3725811B2/ja
Priority to US10/268,626 priority patent/US6794758B2/en
Publication of JP2003124190A publication Critical patent/JP2003124190A/ja
Priority to US10/911,458 priority patent/US6974778B2/en
Priority to US11/249,908 priority patent/US7064081B2/en
Application granted granted Critical
Publication of JP3725811B2 publication Critical patent/JP3725811B2/ja
Priority to US11/412,165 priority patent/US7241634B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32138—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only pre- or post-treatments, e.g. anti-corrosion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体装置の製造方法に関し、特に、配線などをパタニングする技術に関する。
【０００２】
【従来の技術】
図５A〜図６Ｂは、フォトリソグラフィ法を用いて半導体装置の配線を形成する従来の方法を説明するための適部断面図である。従来の方法では、まず、図５Ａに示すように、配線層３に覆われた半導体基板１を用意する。
【０００３】
つぎに、図５Ｂに示すように、配線層３の上に所定パターンのフォトレジスト７ａを形成し、フォトレジスト７ａをマスクとしてエッチングを行うことにより、図６Ａに示すように、配線層３をパタニングする。この後、フォトレジスト７ａを除去することにより、図６Ｂに示すように、所望のパターンの配線３ａを形成することができる。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記のような従来の配線の形成方法には、つぎのような問題点があった。配線３ａの許容電流値を確保しつつ（すなわち、配線３ａの電気抵抗値を上昇させることなく）半導体装置の集積度を高めるためには、図６Ｂに示す配線３ａの厚さａを厚くするとともに、配線３ａの幅ｂおよびそれらの配列ピッチを小さくすればよい。このようにすれば、配線３ａの断面積を減らすことなく配線部の平面投影面積を小さくすることができる。
【０００５】
しかし、配線３ａの厚さａを厚くするためには、フォトレジスト７ａの厚さを厚くしておかなければならない。なぜなら、配線層３をエッチングする際、当該エッチングによってフォトレジスト７ａ自身の厚さおよび幅も減ずるからである。すなわち、配線３ａの厚さａ（言い換えれば、エッチング時間）に見合った厚さのフォトレジスト７ａが必要になるのである。
【０００６】
ところが、フォトレジスト７ａの厚さを厚くすると、つぎのような問題が生ずる。まず、フォトレジスト７ａを形成するための露光時間が長くなるので、露光によるフォトレジスト７ａの変形が生じやすい。また、露光の際、フォトレジストの厚さ方向において焦点が合いにくい部分が多くなり、解像度の低下をきたす。さらに、現像後に行うベーキングによって、フォトレジスト７ａに発泡や変形が生じやすい。これらの結果、フォトレジスト７ａの形状が設計通りにならず、配線３ａの形状不良を招きやすいという問題が生ずる。
【０００７】
また、エッチング後にフォトレジスト７ａを除去する際、フォトレジスト７ａが残留しやすい。したがって、このようにして製造された半導体装置の動作の信頼性が低下するという問題が生ずる。
【０００８】
この発明は、このような問題点を解決し、長いエッチング時間をかけてパタニングする必要のある配線層等の被パタニング層を有する場合であっても、パタニングされた被パタニング層の形状不良が少ない半導体装置の製造方法を提供することを目的とする。さらに、動作の信頼性の高い半導体装置の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段、発明の作用および効果】
請求項１の半導体装置の製造方法においては、パタニングされる予定の被パタニング層が形成された半導体基板を用意し、被パタニング層を覆うように補助マスク層を形成し、補助マスク層の上部に補助マスク層に接するように所定パターンのフォトレジストを形成し、フォトレジストをマスクとして、フォトレジストに対するエッチング速度が補助マスク層に対するエッチング速度よりも小さい第１のエッチングを行うことにより、補助マスク層をパタニングして補助マスクを形成し、第１のエッチングにおいて形成された補助マスクおよび残留しているフォトレジストをマスクとして、フォトレジストに対するエッチング速度が、被パタニング層に対するエッチング速度よりも小さく、かつ、補助マスクに対するエッチング速度よりも大きい第２のエッチングを行うことにより、被パタニング層をパタニングするようにしている。
【００１０】
第１のエッチングにおいては、フォトレジストに対するエッチング速度が補助マスク層に対するエッチング速度よりも小さい。このため、第１のエッチングにおいて形成された補助マスクおよび残留しているフォトレジストの合計厚さ、すなわち、第２のエッチングのためのマスクの厚さを、もとのフォトレジストの厚さより厚くすることができる。
【００１１】
さらに、第２のエッチングにおいては、フォトレジストに対するエッチング速度が、被パタニング層に対するエッチング速度よりも小さく、かつ、補助マスクに対するエッチング速度よりも大きい。
【００１２】
したがって、フォトレジストの厚さが同等であれば、フォトレジストのみを用いて第２のエッチングに相当するエッチングを行う従来の方法に比べ、より長時間のエッチングが可能となる。このため、たとえば、従来より長いエッチング時間をかけてパタニングする必要のある被パタニング層を有する場合であっても、従来と同様の厚さのフォトレジストを用いることが可能となる。
【００１３】
すなわち、従来より長いエッチング時間をかけてパタニングする必要のある被パタニング層、たとえば、従来より厚い被パタニング層を有する場合であっても、パタニングされた被パタニング層の形状不良が少ない半導体装置を実現することが可能となる。また、請求項１の半導体装置の製造方法においては、補助マスク層の厚さＬを下記の不等式、 ＴＬ＊ＲＬ < ＝Ｌ < ＝Ａ＊Ｇ−（Ｕ＋Ｍ） を満足するよう決定すること、を特徴とする。ただし、上記不等式において、Ｇ：第２のエッチング前におけるフォトレジスト間の最小間隙、 Ｕ：フォトレジストの厚さ、 Ｍ：被パタニング層の厚さ、 Ａ：被パタニング層をパタニングする際の許容最大アスペクト比、 ＴＬ：補助マスクの幅を第２のエッチングによって所定許容量ｄｗ減少させるのに要する時間 ( ここに、所定許容量ｄｗ；第２のエッチングによってパタニングされた被パタニング層の幅が第２のエッチング前のフォトレジストの幅より小さくなる量である ) 、 ＲＬ：第２のエッチングにおける補助マスクのエッチング速度の最小値、である。したがって、上記不等式を満足するように補助マスク層の厚さＬを決定することで、第２のエッチングによってパタニングされた被パタニング層の幅が第２のエッチング前のフォトレジストの幅より所定許容量以上小さくならず、かつ、第２のエッチングにおいて被パタニング層にノッチング等のパタニング不良等が生じないようにすることが可能となる。なお、この明細書において、「Ｐ＊Ｑ」は、「ＰとＱとの積」を表すものとし、「Ｐ<＝Ｑ」は、「ＰがＱより小さいかＰとＱとが等しい」ことを表すものとする。
【００１４】
請求項２の半導体装置の製造方法においては、第１のエッチングにおいて、被パタニング層に対するエッチング速度が補助マスク層に対するエッチング速度よりも小さいことを特徴とする。したがって、第１のエッチングにおいては被パタニング層がエッチングされにくい。このため、第１のエッチングにおいて補助マスク層のみをエッチングするよう制御することが容易となる。
【００１６】
また、請求項３の半導体装置の製造方法においては、所定許容量は、第２のエッチング前のフォトレジストの幅の１／２０以上で１／１０以下の量であり、許容最大アスペクト比Ａが２．２であることを特徴とする。
【００１７】
したがって、上記不等式を満足するように補助マスク層の厚さＬを決定することで、第２のエッチングによってパタニングされた被パタニング層の幅が第２のエッチング前のフォトレジストの幅より所定許容量以上小さくならず、かつ、第２のエッチングにおいて被パタニング層にノッチング等のパタニング不良等が生じないようにすることが可能となる。
【００１８】
請求項４の半導体装置の製造方法においては、被パタニング層は配線層であり、補助マスク層は絶縁膜であることを特徴とする。
【００１９】
したがって、従来より厚い配線を有する場合であっても、配線の形状不良の少ない半導体装置を製造することが可能となる。さらに、上記絶縁膜は、最終製品において残留していてもフォトレジストのように半導体装置の動作の信頼性を損ねることもない。このため、動作の信頼性の高い半導体装置を実現することが可能となる。
【００２０】
請求項５の半導体装置の製造方法においては、配線層は、アルミニウムを含む金属により構成され、絶縁膜は、シリコンを含む絶縁物により構成され、第１のエッチングは、フッ素系ガスを用いるドライエッチングであることを特徴とする。
【００２１】
したがって、第１のエッチングにおける絶縁膜に対する選択性がきわめて高い。このため、第１のエッチングにおいては、フォトレジストおよび配線層はほとんどエッチングされない。すなわち、フォトレジストの厚さをほとんど減ずることなく絶縁膜のエッチングを行うことができる上、配線層をエッチングすることなく絶縁膜のみをエッチングするよう制御することがきわめて容易である。
【００２２】
請求項６の半導体装置の製造方法においては、配線層は、アルミニウムを含む金属により構成され、絶縁膜は、シリコンを含む絶縁物により構成され、第２のエッチングは、塩素系ガスを用いるドライエッチングであることを特徴とする。
【００２３】
したがって、第２のエッチングにおいては、配線層のエッチングに際しフォトレジストもある程度エッチングされるものの、絶縁膜はほとんどエッチングされない。このため、比較的薄い絶縁膜であっても、第２のエッチングのマスクとして役立つ。すなわち、フォトレジストの厚さをより薄くすることが可能となる。
【００２７】
【発明の実施の形態】
図１は、この発明の一実施形態による半導体装置の製造方法を用いて製造された半導体装置であるＩＣ（集積回路）の配線部の構成を示す断面図である。図１に示すように、当該配線部は、半導体基板１１上に設けられた所定パターンの配線１３ａ、１３ａ、…と、絶縁膜１５ａ、１５ａ、…とを備えている。この実施形態においては、配線１３ａ、１３ａ、…はアルミニウムにより構成されており、絶縁膜１５ａ、１５ａ、…はシリコン酸化物により構成されている。
【００２８】
絶縁膜１５ａ、１５ａ、…は、配線１３ａ、１３ａ、…をパタニングする際マスクとして利用された絶縁膜が残留したものであり、配線１３ａ、１３ａ、…の上に、これらに接して設けられている。したがって、配線１３ａ、１３ａ、…と絶縁膜１５ａ、１５ａ、…とは、同じパターンとなっている。
【００２９】
半導体基板１１上に形成された，配線１３ａ、１３ａ、…および絶縁膜１５ａ、１５ａ、…を覆うように、パッシベーション膜１９が形成されている。パッシベーション膜１９の構成は特に限定されるものではないが、たとえば、シリコン窒化膜やシリコン酸化膜が用いられる。
【００３０】
図２Ａ〜図３Ｂは、図１に示す半導体装置の配線部を形成するプロセスを説明するための適部断面図である。図１〜図３Ｂを用いて、当該半導体装置の配線部を形成するプロセスを説明する。
【００３１】
まず、図２Ａに示すように、半導体基板１１上に配線層１３および絶縁膜１５をこの順に積層したものを用意する。配線層１３は、半導体基板１１の表面に、たとえば、スパッタリング法等を用いてアルミニウムを堆積させることにより形成する。
【００３２】
配線層１３の厚さは特に限定されるものではないが、たとえば、１マイクロメートル以上で４マイクロメートル以下とすることができる。より好ましくは、２マイクロメートル以上で３マイクロメートル以下とすることができる。
【００３３】
絶縁膜１５は、配線層１３の表面に、たとえば、ＣＶＤ（Chemical Vapor Deposition（化学的気相成長））法等を用いてシリコン酸化物を堆積させることにより形成する。絶縁膜１５の厚さは、この実施形態においては、０．３マイクロメートルとしている。絶縁膜１５の厚さについては、後に詳述する。
【００３４】
その後、図２Ｂに示すように、絶縁膜１５の表面に所定パターンのフォトレジスト１７ａを形成する。フォトレジスト１７ａは、たとえば、感光性樹脂の塗布、パターンの露光、現像、ベーキング等の工程を経て形成される。
【００３５】
フォトレジスト１７ａの厚さは特に限定されるものではないが、たとえば、露光時における解像度の低下やレジストの変形があまり大きくなく、ベーキング時の発泡や変形がそれほど大きくない程度の厚さにすることが好ましい。したがって、一般的には、フォトレジスト１７ａの厚さは薄い方が好ましい。一方、感光性樹脂は、配線層１３のエッチング中にそのエッチング断面を保護する反応生成物の材料でもあるから、ある程度の量（厚さ）が要求される。
【００３６】
このような観点から、フォトレジスト１７ａの厚さは、たとえば、２マイクロメートル以上で４マイクロメートル以下とすることができる。より好ましくは、２．５マイクロメートル以上で３マイクロメートル以下とすることができる。
【００３７】
また、感光性樹脂の組成はとくに限定されるものではないが、たとえば、樹脂（ノボラック樹脂:Novolac resin）２０〜２４パーセント、感光剤（Photoactive compounds）８〜９パーセント、色素成分（Dye）２パーセント、溶剤（２−ヘプタノン:2-Heptanone）６５〜７０パーセントからなるポジレジストを用いることができる。
【００３８】
つぎに、フォトレジスト１７ａをマスクとして第１のエッチングであるフッ素系ガスを用いたドライエッチングを行うことにより、図３Ａに示すように、絶縁膜１５をパタニングして補助マスク１５ａを形成する。フッ素系ガスを用いたドライエッチングは特に限定されるものではないが、たとえば、エッチングガスとしてＣＦ4、ＣＨＦ3、Ａｒを用いたＲＩＥ（反応性イオンエッチング）法等により行うことができる。
【００３９】
この場合、第１のエッチングにおけるエッチングレート（エッチング速度）は、たとえば、シリコン酸化物に対して約４５００オングストローム／分、アルミニウムに対して約５０オングストローム／分、フォトレジストに対して約１０００オングストローム／分である。したがって、第１のエッチングにおいては配線層１３およびフォトレジスト１７ａはほとんどエッチングされない。
【００４０】
つぎに、第１のエッチングにおいて形成された補助マスク１５ａおよび残留しているフォトレジスト１７ａをマスクとして、第２のエッチングである塩素系ガスを用いたドライエッチングを行うことにより、図３Ｂに示すように、配線層１３をパタニングして配線１３ａを形成する。塩素系ガスを用いたドライエッチングは特に限定されるものではないが、たとえば、エッチングガスとしてＣｌ2、ＢＣｌ3、Ｈｅを用いたＥＣＲ（Electron Cyclotron Resonance）法等により行うことができる。
【００４１】
この場合、第２のエッチングにおけるエッチングレート（エッチング速度）は、たとえば、アルミニウムに対して約１１０００オングストローム／分、シリコン酸化物に対して約６００〜１５００オングストローム／分、フォトレジストに対して約４２００オングストローム／分である。したがって、第２のエッチングにおいてはフォトレジスト１７ａがある程度（配線層１３の３８パーセント程度）エッチングされるものの、補助マスク１５ａはほとんどエッチングされない（配線層１３の１４パーセント程度）。
【００４２】
このため、フォトレジスト１７ａの厚さが従来と同程度であっても、従来より厚い配線層１３をパタニングすることができる。
【００４３】
なお、第２のエッチングとしての塩素系ガスを用いたドライエッチングとしては、上記のＥＣＲ法によるもの以外に、たとえばＲＩＥ法によるものでもよく、適宜、変更することができる。ただし、ＥＣＲ法を用いれば、イオンの加速パワーとラジカルの発生パワーとを独立して制御できるため、配線層のエッチング速度に対するフォトレジスト１７ａのエッチング速度をより低いものとでき、都合がよい。
【００４４】
つぎに、残留しているフォトレジスト１７ａを、たとえば、アッシング（灰化処理）により除去（剥離）し、その後、図１に示すように、ＣＶＤ（Chemical Vapor Deposition（化学的気相成長））法等を用いてパッシベーション膜１９を形成する。
【００４５】
アッシングに際しては、第２のエッチング後の残留フォトレジスト１７ａの量が少ないため、短時間で除去することができる。また、補助マスク１５ａはシリコン酸化膜であるため除去する必要がない。このため、アッシング時間が長くなることもない。
【００４６】
さて、上述のように、この実施形態においては、絶縁膜１５の厚さを０．３マイクロメートルとしているが、この根拠について説明する。図４Ａ，Ｂは、それぞれ、図３Ａ，Ｂを拡大した図面である。
【００４７】
図４Ａ，Ｂに示すように、この実施形態においては、第２のエッチング前におけるフォトレジスト１７ａ間の最小間隙をＧ、フォトレジスト１７ａの厚さをＵ、配線層１３の厚さをＭ、配線層１３をパタニングする際の許容最大アスペクト比をＡ、第２のエッチングによってパタニングされた配線１３ａの幅が第２のエッチング前のフォトレジスト１７ａの幅Ｗより所定許容量ｄＷだけ小さくなると仮定した場合において前記補助マスク１５ａの幅を第２のエッチングによって当該所定許容量ｄＷ減少させるのに要する時間をＴＬ、第２のエッチングにおける補助マスク１５ａのエッチング速度の最小値をＲＬとしたとき、補助マスク層１５の厚さＬが、下記の不等式、ＴＬ＊ＲＬ＜＝Ｌ＜＝Ａ＊Ｇ−（Ｕ＋Ｍ）を満足するように決定している。
【００４８】
これについてもう少し詳しく説明する。第２のエッチングに際し、アスペクト比（Ｕ＋Ｌ＋Ｍ）／Ｇが許容最大アスペクト比Ａを超えると、配線１３ａの下部にノッチング等によるパタニング不良が生ずる。アスペクト比（Ｕ＋Ｌ＋Ｍ）／Ｇが許容最大アスペクト比Ａを超えないためには、補助マスク層１５の厚さＬが、上式のＡ＊Ｇ−（Ｕ＋Ｍ）以下でなければならない。
【００４９】
たとえば、Ｕ＝２．７（マイクロメートル）、Ｍ＝２．７（マイクロメートル）、Ｇ＝２．７（マイクロメートル）、Ａ＝２．２とすると、Ｌ＜＝０．５４となる。
【００５０】
一方、第２のエッチングによって、配線１３ａの幅が第２のエッチング前のフォトレジスト１７ａの幅Ｗよりも小さくなるが、この小さくなる量を所定許容量ｄＷ以下に抑えるためには、第２のエッチングによる補助マスク１５ａの減少量を上記ｄＷ以下に抑えなければならない。補助マスク１５ａの減少量を上記ｄＷ以下に抑えるためには、補助マスク層１５の厚さＬが、上式のＴＬ＊ＲＬ以上でなければならない。
【００５１】
ここで、補助マスク１５ａの幅が第２のエッチングによって所定許容量ｄＷ減少した後、配線１３ａの幅がｄＷだけ小さくなると仮定すると、第２のエッチングの総エッチング時間ＴＴ＝ＴＬ＋（第２のエッチングにおいて配線１３ａの幅が所定許容量ｄＷ減ずるのにかかる時間ＴＭ） となる。すなわち、ＴＬ＝ＴＴ−ＴＭ となる。
【００５２】
たとえば、Ｍ＝２．７（マイクロメートル）とすると、第２のエッチングにおける総エッチング時間ＴＴは、オーバーエッチ時間をジャストエッチ時間と同時間とすれば、ＴＴ＝２７０００／１１０００＊６０＊２、すなわち、約２９４秒となる。
【００５３】
一方、所定許容量ｄＷを、幅Ｗの１／１０〜１／１５程度、たとえば０．２マイクロメートルと仮定すると、第２のエッチングにおいて配線１３ａの幅が所定許容量ｄＷ減ずるのにかかる時間ＴＭは、経験上１１０秒程度となる。
【００５４】
したがって、ＴＬ＝２９４−１１０＝１８４秒となる。また、上述のように、第２のエッチングにおける補助マスク１５ａのエッチング速度の最小値ＲＬ＝６００（オングストローム／分）であるから、ＴＬ＊ＲＬ＝１８４＊６００／６０／１００００、すなわち、約０．１８マイクロメートルとなる。
【００５５】
以上の結果より、補助マスク層１５の厚さＬは、０．１８マイクロメートル＜＝Ｌ＜＝０．５４マイクロメートル を満足すれば良いことになる。この実施形態においては、このような結果を踏まえ、補助マスク層１５の厚さＬ＝０．３マイクロメートルとしている。
【００５６】
このように、この実施形態においては、アルミニウムにより構成された配線層１３が形成された半導体基板１３を用意し、配線層１３を覆うようにシリコン酸化物により構成された絶縁膜１５を形成し、絶縁膜１５の上部に絶縁膜１５に接するように所定パターンのフォトレジスト１７ａを形成し、フォトレジスト１７ａをマスクとして、フッ素系ガスを用いるドライエッチングである第１のエッチングを行うことにより、絶縁膜１５をパタニングして補助マスク１５ａを形成し、第１のエッチングにおいて形成された補助マスク１５ａおよび残留しているフォトレジスト１７ａをマスクとして、塩素系ガスを用いるである第２のエッチングを行うことにより、配線層１３をパタニングするようにしている。
【００５７】
第１のエッチングにおいては、フォトレジスト１７ａに対するエッチング速度が絶縁膜１５に対するエッチング速度に比し極めて小さい。このため、第１のエッチングにおいて形成された補助マスク１５ａおよび残留しているフォトレジスト１７ａの合計厚さ、すなわち、第２のエッチングのためのマスクの厚さを、もとのフォトレジスト１７ａの厚さよりかなり厚くすることができる。
【００５８】
さらに、第２のエッチングにおいては、フォトレジスト１７ａに対するエッチング速度が、配線層１３に対するエッチング速度よりもかなり小さく、かつ、補助マスク１５ａに対するエッチング速度よりもかなり大きい。
【００５９】
したがって、フォトレジストの厚さが同程度であれば、フォトレジストのみを用いて第２のエッチングに相当するエッチングを行う従来の方法に比べ、かなり長時間のエッチングが可能となる。このため、たとえば、従来よりかなり長いエッチング時間をかけてパタニングする必要のある配線層を有する場合であっても、従来と同様の厚さのフォトレジストを用いることが可能となる。
【００６０】
すなわち、従来よりかなり厚い配線層を有する場合であっても、パタニングされた配線層の形状不良が、従来の方法と同じぐらい少ない半導体装置を実現することが可能となるのである。
【００６１】
なお、上述の実施形態においては、補助マスクとなる絶縁膜がシリコン酸化物により構成される場合を例に説明したが、補助マスクとなる絶縁膜はこれに限定されるものではない。たとえば、補助マスクとなる絶縁膜がシリコン窒化物やシリコン窒化酸化物により構成される場合にも、この発明を適用することができる。さらに、補助マスク層が絶縁膜以外の層により構成される場合にも、この発明を適用することができる。
【００６２】
また、上述の実施形態においては、配線層がアルミニウムにより構成される場合を例に説明したが、この発明はこれに限定されるものではない。たとえば、配線層がアルミニウム以外の金属や金属以外の物質により構成される場合にもこの発明を適用することができる。さらに、被パタニング層が配線層以外の層により構成される場合にも、この発明を適用することができる。
【００６３】
また、上述の実施形態においては、第１のエッチングとしてフッ素系ガスを用いたドライエッチングを例に説明したが、この発明はこれに限定されるものではない。たとえば、第１のエッチングとして、フッ素系ガス以外のガスを用いたドライエッチングやウェットエッチングを行うようにすることもできる。さらに、これらを組み合わせて、第１のエッチングとすることもできる。
【００６４】
また、上述の実施形態においては、第２のエッチングとして塩素系ガスを用いたドライエッチングを例に説明したが、この発明はこれに限定されるものではない。たとえば、第１のエッチングとして、塩素系ガス以外のガス、例えば臭素系のガスを用いたドライエッチングやウェットエッチングを行うようにすることもできる。さらに、これらを組み合わせて、第２のエッチングとすることもできる。
【図面の簡単な説明】
【図１】 この発明の一実施形態による半導体装置の製造方法を用いて製造された半導体装置であるＩＣ（集積回路）の配線部の構成を示す断面図である。
【図２】 図２Ａないし図２Ｂは、図１に示す半導体装置の配線部を形成するプロセスを説明するための適部断面図である。
【図３】 図３Ａないし図３Ｂは、図１に示す半導体装置の配線部を形成するプロセスを説明するための適部断面図である。
【図４】 図４Ａは、図３Ａを拡大した図面である。図４Ｂは、図３Ｂを拡大した図面である。
【図５】 図５Ａないし図５Ｂは、フォトリソグラフィ法を用いて半導体装置の配線を形成する従来の方法を説明するための適部断面図である。
【図６】 図６Ａないし図６Ｂは、フォトリソグラフィ法を用いて半導体装置の配線を形成する従来の方法を説明するための適部断面図である。

Claims (6)

  1. パタニングされる予定の被パタニング層が形成された半導体基板を用意し、
    被パタニング層を覆うように補助マスク層を形成し、
    補助マスク層の上部に補助マスク層に接するように所定パターンのフォトレジストを形成し、
    フォトレジストをマスクとして、フォトレジストに対するエッチング速度が補助マスク層に対するエッチング速度よりも小さい第１のエッチングを行うことにより、補助マスク層をパタニングして補助マスクを形成し、
    第１のエッチングにおいて形成された補助マスクおよび残留しているフォトレジストをマスクとして、フォトレジストに対するエッチング速度が、被パタニング層に対するエッチング速度よりも小さく、かつ、補助マスクに対するエッチング速度よりも大きい第２のエッチングを行うことにより、被パタニング層をパタニングする、
    半導体装置の製造方法であって、
    前記補助マスク層の厚さＬを下記の不等式、
    ＴＬ＊ＲＬ < ＝Ｌ < ＝Ａ＊Ｇ−（Ｕ＋Ｍ）
    を満足するよう決定すること、
    を特徴とする半導体装置の製造方法、
    ただし、上記不等式において、
    Ｇ：前記第２のエッチング前における前記フォトレジスト間の最小間隙、
    Ｕ：フォトレジストの厚さ、
    Ｍ：前記被パタニング層の厚さ、
    Ａ：被パタニング層をパタニングする際の許容最大アスペクト比、
    ＴＬ：前記補助マスクの幅を第２のエッチングによって所定許容量ｄｗ減少させるのに要する時間 ( ここに、所定許容量ｄｗ；第２のエッチングによってパタニングされた被パタニング層の幅が第２のエッチング前のフォトレジストの幅より小さくなる量である ) 、
    ＲＬ：第２のエッチングにおける補助マスクのエッチング速度の最小値、
    である。
  2. 請求項１の半導体装置の製造方法において、
    前記第１のエッチングにおいて、前記被パタニング層に対するエッチング速度が前記補助マスク層に対するエッチング速度よりも小さいこと、
    を特徴とするもの。
  3. 請求項１〜２のいずれかの半導体装置の製造方法において、
    前記所定許容量は、前記第２のエッチング前のフォトレジストの幅の１／２０以上で１／１０以下の量であり、
    前記許容最大アスペクト比Ａが２．２であること、
    を特徴とするもの。
  4. 請求項１〜３のいずれかの半導体装置の製造方法において、
    前記被パタニング層は配線層であり、
    前記補助マスク層は絶縁膜であること、
    を特徴とするもの。
  5. 請求項４の半導体装置の製造方法において、
    前記配線層は、アルミニウムを含む金属により構成され、
    前記絶縁膜は、シリコンを含む絶縁物により構成され、
    前記第１のエッチングは、フッ素系ガスを用いるドライエッチングであること、
    を特徴とするもの。
  6. 請求項４〜５のいずれかの半導体装置の製造方法において、
    前記配線層は、アルミニウムを含む金属により構成され、
    前記絶縁膜は、シリコンを含む絶縁物により構成され、
    前記第２のエッチングは、塩素系ガスを用いるドライエッチングであること、
    を特徴とするもの。
JP2001313410A 2001-10-11 2001-10-11 半導体装置の製造方法 Expired - Lifetime JP3725811B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001313410A JP3725811B2 (ja) 2001-10-11 2001-10-11 半導体装置の製造方法
US10/268,626 US6794758B2 (en) 2001-10-11 2002-10-10 Wiring with insulation pattern
US10/911,458 US6974778B2 (en) 2001-10-11 2004-08-04 Semiconductor device manufactured with auxillary mask and method for producing the same
US11/249,908 US7064081B2 (en) 2001-10-11 2005-10-12 Semiconductor device and method for producing the same
US11/412,165 US7241634B2 (en) 2001-10-11 2006-04-26 Semiconductor device and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001313410A JP3725811B2 (ja) 2001-10-11 2001-10-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003124190A JP2003124190A (ja) 2003-04-25
JP3725811B2 true JP3725811B2 (ja) 2005-12-14

Family

ID=19131884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001313410A Expired - Lifetime JP3725811B2 (ja) 2001-10-11 2001-10-11 半導体装置の製造方法

Country Status (2)

Country Link
US (4) US6794758B2 (ja)
JP (1) JP3725811B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157377B2 (en) * 2004-02-13 2007-01-02 Freescale Semiconductor, Inc. Method of making a semiconductor device using treated photoresist
US8065166B2 (en) * 2007-10-30 2011-11-22 Onemednet Corporation Methods, systems, and devices for managing medical images and records
JP6091242B2 (ja) * 2013-02-18 2017-03-08 三菱電機株式会社 炭化珪素半導体装置の製造方法
CN110783263B (zh) * 2019-08-26 2022-12-16 上海新微技术研发中心有限公司 半导体结构的形成方法
US20240153962A1 (en) * 2021-04-29 2024-05-09 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, manufacturing method thereof, and display apparatus

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0294439A (ja) 1988-09-29 1990-04-05 Nec Corp 半導体装置の製造方法
US5382545A (en) * 1993-11-29 1995-01-17 United Microelectronics Corporation Interconnection process with self-aligned via plug
US5461003A (en) * 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
JPH08181146A (ja) 1994-12-22 1996-07-12 Sony Corp 半導体装置の製造方法
JP3369957B2 (ja) 1998-03-25 2003-01-20 三洋電機株式会社 半導体装置の製造方法
JP3266109B2 (ja) * 1998-08-05 2002-03-18 株式会社村田製作所 電子デバイスの作製方法
JP2000091311A (ja) 1998-09-16 2000-03-31 Seiko Epson Corp 半導体装置の製造方法
US6140023A (en) * 1998-12-01 2000-10-31 Advanced Micro Devices, Inc. Method for transferring patterns created by lithography
JP4201421B2 (ja) 1999-02-17 2008-12-24 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3519641B2 (ja) 1999-08-18 2004-04-19 シャープ株式会社 金配線を有する半導体装置およびその製造方法
JP2001196376A (ja) 2000-01-14 2001-07-19 Seiko Epson Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20030075800A1 (en) 2003-04-24
US20060194440A1 (en) 2006-08-31
US7064081B2 (en) 2006-06-20
US7241634B2 (en) 2007-07-10
US20060035468A1 (en) 2006-02-16
US20050006779A1 (en) 2005-01-13
US6974778B2 (en) 2005-12-13
US6794758B2 (en) 2004-09-21
JP2003124190A (ja) 2003-04-25

Similar Documents

Publication Publication Date Title
US7199429B2 (en) Semiconductor device having an organic anti-reflective coating (ARC) and method therefor
US20080160765A1 (en) Method for forming pattern in semiconductor device
US6589880B2 (en) Fine pattern formation method and semiconductor device or liquid crystal device manufacturing method employing this method
US20080230516A1 (en) Method for forming fine patterns using etching slope of hard mask layer in semiconductor device
JP3511802B2 (ja) 金属配線の形成方法
US7241634B2 (en) Semiconductor device and method for producing the same
US6465346B2 (en) Conducting line of semiconductor device and manufacturing method thereof using aluminum oxide layer as hard mask
JPH07201986A (ja) 半導体装置の製造方法
JP2932488B2 (ja) ドライエッチング方法
JP3906037B2 (ja) 半導体装置の製造方法
JP2004031892A (ja) アモルファスカーボンを用いた半導体装置の製造方法
JP3585039B2 (ja) ホール形成方法
US6287752B1 (en) Semiconductor device, method of manufacturing a semiconductor device, and method of forming a pattern for semiconductor device
JP2004363371A (ja) 電子デバイスの製造方法
US20080280216A1 (en) Method of forming a hard mask pattern in a semiconductor device
KR100912958B1 (ko) 반도체 소자의 미세 패턴 제조 방법
JPH11238732A (ja) 配線構造およびボンディングパッド開口の形成法
JPH05206125A (ja) 半導体装置の製造方法
KR20050068363A (ko) 하드 마스크를 이용한 미세 패턴 형성 방법
KR19990065142A (ko) 실리콘을 포함하는 물질층의 버티컬 프로파일 패턴 형성 방법
JP2001237420A (ja) 半導体装置のゲート電極の形成方法
JPH0722396A (ja) ドライエッチング方法
JP2004235297A (ja) 半導体装置の製造方法
JPH0481323B2 (ja)
JPH07111265A (ja) 配線の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050922

R150 Certificate of patent or registration of utility model

Ref document number: 3725811

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110930

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110930

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120930

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120930

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130930

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250